（信息与通信工程专业论文）sopc技术在雷达目标识别系统设计中的应用.pdf

国防科学技术大学研究生院学位论文 摘要 本文以某雷达目标识别处理系统为研究背景，在大规模f p g a 上设计实现了基于s o p c 技术的高性能雷达目标识别平台。 整个系统利用目标回波的多普勒频谱与高分辨一维距离像信息对目标进行识别。由于 在实际系统中前端送达的数据流量大、目标识别算法复杂、系统实时性要求高。因而高效、 实时的完成目标识别流程和复杂的识别算法是该系统的设计目标。 s o p c 系统结合了嵌入式系统与f p g a 优点，为高性能数字信号处理系统提供了新的 实现方法。本系统结合雷达目标识别算法的特点，运用软硬件协同设计技术，实现了基于 s o p c 的雷达目标识别平台，达到了高效、实时的设计目标。 论文根据系统需求，通过分析识别流程和识别算法，对系统进行软硬划分，确定了系 统实现方案。详细阐述了整个硬件平台搭建过程以及算法p 的设计方法和设计流程。给出 了利用自定义指令加速复杂算法运算的实现方法和设计流程。针对s o p c 系统特点进行了 系统软件设计。利用s i g n l t a pi i 嵌入式逻辑分析技术，分别对算法i p 和整个硬件系统进行 了调试。对设计和调试中遇到的问题进行了分析并给出解决的方法。最后，总结了论文的 工作，并指出了进一步研究的内容。 【关键字】：s o p c ，f p g a , 软硬件协同设计，数字信号处理，目标识别 第1 页 国防科学技术火学研究生院学位论文 a b s t r a c t t h ea r t i c l e d e s i g n e d a n dr e a l i z e dah i g h - p e r f o r m a n c e s i g n a l p r o c e s s i n gh a r d w a r e p l a t f o r mi naf p g a ( f i e l dp r o g r a m m a b l eg a t ea r r a y ) ，b a s e do ns o p ct e c h n o l o g y a i m i n ga tt h e m u l t i - f u n c t i o ns i g n a l - p r o c e s s i n gs y s t e mf o rm i l l i m e t e r - w a v er a d a ri nf l i g h te n v i r o n m e n t t h es y s t e mh a sat i g h tc o o p e r a t i o nw i t ht h ef o r e p a r t r a d a ri nt i m e ，a n du t i l i z e st h e i n f o r m a t i o no fh i g h - d i s t i n g u i s h e de c h oa n dd o p p l e rf r e q u e n c yt o c l a s s i f yt h et a r g e t t h e c o m p l e xt i m i n go ff o r e p a r t r a d a r , a n dt h ec o m p l e x i t yo f t a r g e t c l a s s i l y i n ga l g o r i t h m ，s ot h ea i m o fs y s t e md e s i g ni se f f i c i e n c ya n dr e a lt i m ep e r f o r m a n c e s o p c ( s y s t e mo nap r o g r a m m a b l ec h i p ) s y s t e mc o m b i n et h ea d v a n t a g eo fe m b e d d e d s y s t e mw i t ht h a to ff p g a o f f e r san e wm e t h o dt oi m p l e m e n th i g hp e r f o r m a n c ed i g i t a ls y s t e m t h e p a p e r , i n t e g r a t i n g t h ef e a t u r e o f t a r g e t sr e c o g e n i s ea l g o r i t h m ，e m p l o y s t h e h a r d w a r e s o f t w a r ec o - d e s i g nm e t h o d ，i m p l e m e n tad e s i g no fr a d a rt a r g e t sr e c o g n i s es y s t e m f u r t h e r m o r e ，i tp r o d u c e sac o m p l e t ef l o w ，m e t h o d s ，a n dk e yt e c h n o l o g yo f s o p cd e s i g n a c c o r d i n gt o t h es y s t e mn e e d ，t h ep a p e ra n a l y z e dt h e p r o c e s sa n da l g o r i t h mo f t a r g e t - r e c o g n i t i o n ，c a r r yo nt h es o rh a r dd e m a r c a t i o nt ot h es y s t e m e x p o u n dt h ew h o l ep r o c e s s o fh a r d w a r ea n da l g o r i t h mi pd e s i g n m a k eu s eo ft h eu s e rd e f i n f i i o ni n s t r u c t i o nt oa c c e l e r a t i n g t h e e x e c u t i n go fc o m p l i c a t e da l g o r i t h m u s i n gt h eb u i r i nl o g i ca n a l y z e st e c h n i q u eo ft h e s i g n l t a pi it oa n a l y z e dt h el o g i cp r o b l e mc o n t a c t e dw i t ha n dg i v et h es o l u t i o nt ot h e m f i n a l l y , s u m m a r i z e dt h ea r t i c l ep o i n t e do u tt h ec o n t e n t so f t h ef u r t h e rr e s e a r c h k e y w o r d s ：s o p c ，f p g a , t a r g e t - r e c o g n i z e ，d i g i t a ls i g n a lp r o c e s s i n g ，h a r d w a r e s o f t w a r e c o - d e s i g n 第1 i 页 里堕型堂垫查丕堂塑壅生堕兰垡堡苎 表2 2 1 表3 2 1 表3 2 2 表3 2 3 表3 2 4 表3 2 5 表3 2 6 表目录 编程到闪存中的通用内容类型 用户自定义指令端口 c o r d i c 算法的操作模式 用户操作码、类型和操作 d m a 的寄存器 d m a 软件子程序 d m a 软件子程序的参数 4 0 4 0 盯 国防科学技术人学研究生院学位论文 图目录 图1 2 1 面向数字信号处理应用的s o p c 系统设计流程 图2 1 1 开发板外观 图2 1 _ 2d s p 块 图2 1 3s t r a t i xp l l 原理框图 图2 1 4 硬件加速器 图2 2 1q u a r t u si i 软件的典型设计流程 图2 2 2s o p cb u i l d e r 的图形用户界面 图2 2 3d s pb u i l d e r 的设计流程 图2 2 4n i o s i ii d e 新工程向导 图2 2 5 高亮显示c 源代码 图2 2 6n i o si ii d e 调试器断点 图2 2 7i j 存编程器接口 图3 1 1 目标识别的算法流程图 图3 1 2 二次分类识别流程 图3 2 1 系统结构 图3 2 2n i o sc p u 中的用户自定义逻辑 图3 2 3 用户自定义逻辑接口规范 图3 2 4 硬件乘法累加模块的s i m u l i n i ( 设计模型 图3 2 5 硬件乘法累加模块的功能仿真结果 图3 2 6 硬件除法模块的s i m u l i n k 设计模型 图3 2 7 硬件乘法累加模块的功能仿真结果 图3 2 8c o r d i c 流水线结构实现方式 图3 2 9 接口封装后平方根模块的s i i i u l i n r 设计模型 图3 2 1 0 平方根模块的功能仿真结果 圈3 2 1 l 相关算法i p 的s i m u l i n i ( 设计模型 图3 2 1 2 滑动相关模块内部结构1 图3 2 1 3 滑动相关模块内部结构2 图3 2 1 4 滑动相关模块后仿真图 o 一 舟 一 n 堙 h 塔 拍 埔 加 n m 拍 嬲 勰 驷 拶 如 ” n ” 舛 弘 国防科学技术大学研究生院学位论文 图4 1 1 使用s i g n a l t a pi i 调试f p g a 设计的流程4 1 图4 1 2s i g n a l t a p1 i 捕获的s d r a m 传输信号4 2 图4 1 3 监测d m a 传输波形一4 3 图4 1 4 乘法累加模块的运算结果4 4 图4 1 5 除法器手工布局情况4 4 图4 1 6 优化后算法i p 的适配结果4 5 v 独创性声明 本人声明所里交的学位论文是我本人在导师指导下进行的研究工作及取得 的研究成果尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表和撰写过的研究成果，也不包含为获得国防科学技术大学或其它 教育机构的学位或证书而使用过的材料与我一同工作的同志对本研究所做的任 何贡献均已在论文中作了明确的说明并表示谢意 学位论文题目q 匹拉盎查重达旦拯迟到丞蕴邀垃生数廑题 学位论文作者签名： g 拯1 日期：九m 垆年，月p 日 学位论文版权使用授权书 本人完金了解国防科学技术大学有关保留、使用学位论文的规定本人授权 国防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子 文档，允许论文被查阅和借阅；可以将学位论文的全部或部分内容编入有关数据 库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文 ( 保密学位论文在解密后适用本授权书) 学位论文题目：咝技苤垄置鲨垦拯迟到丕蕴遮j 土生鲍应用 学位论文作者签名： 嚣轾1 日期：加弘年77 月扣日 作者指导教师签名：j 毒杀虹 日期：3 , , - , u r 年f 1 月i 。日 璺堕型堂垫查查堂婴塑尘堡堂生笙苎 第一章绪论 1 1引言 随着雷达技术的发展，目标识别系统已成为当代武器系统中一个重要组成部份。电磁环 境复杂多变的未来战争，要求对雷达目标进行快速有效识别。相应地对目标识别系统的信 号处理能力也提出了更高地需求。传统的信号处理实现技术，已经越来越难以满足系统对 实时性、灵活性、可扩展性、体积以及功耗等的苛刻要求。 集成电路生产工艺的不断进步，电路规模和成本已经允许设计者将处理器、外围接口 以及复杂的专用逻辑电路整合到同一个芯片上，构成功能强大的、完整的系统。即所谓的 s o c ( s y s t e m0 1 1 c h i p ) ，当前s o c 设计已经成为集成电路设计的重要趋势。研究表明，与 i c 组成的系统相比，由于s o c 设计能够综合并全盘考虑整个系统的各种情况，因而可以 在同样的工艺技术条件下，实现更高性能的系统指标。s o c 技术实质上减少了p c b 板的 连线，减少了各种i c 芯片之间的连线延迟，使得系统可靠性显著增加，i 司时e m i 性能也 得到了提高。 但s o c 设计需要专业的集成电路设计队伍，并且需要昂贵的设计工具和较长的开发周 期，投入实际生产时更需巨额费用。而s o p c ( s y s t e mo i l a p r o g r a m m a b l e c h i p ，片上可编程 系统) 技术正好提供了有效的替代方案。而且，基于f p g a 的s o p c 系统具备对硬件结构进 行在线重构的能力，这种特性使得s o p c 系统具有极佳的灵活性。设计者可以自由的进行 软硬协同设计，并且可以在设计的各个阶段不受限制的修改设计而无需重新构建硬件平 台。 正是由于s o p c 技术的出现，f p g a 高效的硬件并行信号处理能力得以和软件控制的 灵活性完美的结合到一起。使得基于s o p c 技术的系统，其实时性、灵活性、可扩展性、 体积以及功耗性能较之传统d s p 技术有了极大的提高。毫无疑问，s o p c 已经成为高性能 信号处理系统设计的最佳选择。 1 2s o p c 技术与数字信号处理 1 2 1s o p c 技术概述 s o p c ( s y s t e mo nap r o g r a m m a b l ec h i p ，片上可编程系统) 是一种灵活、高效的s o c 解决方案。它将处理器、存储器、i 0 口、l v d s 、c d r 等系统设计需要的功能模块集成到 第1 页 国防科学技术人学研究生院学位论文 一个p l d 器件上，构建成一个可编程的片上系统。它是可编程系统，具有灵活的设计方式， 可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能f ”。可编程器件内，还具有 小容量高速r a m 资源。由于市场上有丰富的i p c o r e 资源可供灵活选择，用户可以构成各 种不同的系统，如单处理器、多处理器系统。有些可编程器件内还可以包含部分可编程模 拟电路。除了系统使用的资源外，可编程器件内还具有足够的可编程逻辑资源，用于实现 其他的附加逻辑。 s o p c 是p l d 和a s i c 技术融合的结果，目前0 1 3 um 的a s i c 产品制造价格仍然相当昂 贵，而集成了硬核或软核c p u 、d s p 、存储器、外围i o 及可编程逻辑的s o p c 芯片在应用 的灵活性和价格上有极大的优势。所以，有人认为s o p c 代表了半导体产业未来发展的方 向。 1 2 2s o p c 技术在数字信号处理应用中的优势 传统上为了解决数字信号处理器和纯f p g a 硬件实现在效能和费用上的矛盾，通常采 取d s p 处理器+ f p g a 的办法，这种方法在一定程度上解决了上述矛盾。但它们之| 1 日j 是板级 p c b 互连，其数据传输势必受接口及总线带宽的限制难以继续提高；同时由于在高速高带 宽情况下，信号间存在较严重的串扰，d s p 处理器与f p g a 间互连的p c b 没计也变得极为 困难。其次，d s p 处理器+ f p g a 的系统设计事实上是一种自底向上的设计，当硬件系统设 计制作完成后，如果出现系统无法满足设计要求的情况，或者因为技术协议变化等原因， 需要更改系统结构。d s p 处理器+ f p g a 的硬件就必须重新设计制作，这极大的限制了其应 用范围。 基于f p g a 实现的s o p c 技术则从很大程度上克服了上述问题e b 于可编程逻辑固有的 灵活性，s o p c 的处理器核、外围接口、信号处理算法i p 等组成部分可以自由的加以修改， 也可以任意改变它们问的连接关系。s o p c 的各个组成部分之问由芯片内部总线相连。片内 总线互联不但避免了板缴p c b 互连的信号串扰问题，而且具有板级互连不可比拟的灵活性： 其数据和地址位宽可变，互连结构可变，总线仲裁机制灵活可变。面向d s p 应用的系统由 一个可重构的软c p u 核、相关的通讯接口i p 核，加上实现d s p 算法的d s pi p 核构成。c p u 核和d s p 核之间以高速总线相连，而c p u 核将d s p 核视作外设。在c p u 核中运行的软件可 以以调用外设的方法实现复杂的d s p 算法，而复杂的算法控制流程可以在c p u 核中以软件 实现阻】。或者采用自定义指令集的方式，在c p u 核中加入用户逻辑，当程序运行到自定义 指令时，出用户逻辑直接给出运算结果。这样系统就在灵活性和实时性上都达到了要求。 第2 页 国防科学技术大学研究生院学位论文 1 2 3 s o p c 系统的设计流程 s o p c 系统基于大规模的f p g a ，同时又是一个嵌入式系统。其设计技术不仅包括可编 程系统设计技术，而且涵盖了嵌入式设计的全部内容。基于s o p c 的系统丌发是一个软硬 件协同设计的过程，一个很重要的问题是在设计过程中如何同步和集成软件和硬件。这就 需要采用软硬协同设计的方法。在协同设计的整个流程中涉及到三个主要的问题：统一的 系统表示、软硬件的划分以及对软硬划分的性能评价。同时s o p c 系统设计也是基于平台 和设计重用的设计。所谓基于平台是指设计是建立在软件平台和硬件平台相结合的基础 上，以系统平台为基石的设计方法【3 1 。基于平台的设计其特点是高效、可重用、节省时间 和成本。一方面，它极大地提高了系统设计的灵活性和快速的设计迭代周期，使整个丌发 过程变得更加可控：另一方面，由于s o p c 将整个系统集成到了单个芯片中，使得传统上 基于逻辑分析仪和数字示波器的调试手段基本失效，因此必需有一种新的替代调试手段。 而且系统的复杂性对设计工具和集成开发环境提出了更高的要求。它必须使l p 资源的可 重用性和设计实现的一致性得到有效保证，从而让s o p c 的设计者从烦琐的内部时序调试 中解放出来。 对于面向数字信号处理应用的s o p c 系统设计而言，算法分析和算法1 p 核的设计是系 统设计中非常关键的步骤。通过分析算法各部分所耗c p u 时间，将大量占用c p u 执行时间 的算法用硬件并行实现或者采用自定义指令加速算法的执行。算法i p 核的设计除了要高 效的实现对复杂算法的硬件并行运算，还须注意i p 与c p u 核以及外部存储器的通讯问题， 避免成为系统性能瓶颈【1 4 】。常见的系统设计流程如图1 2 1 。 一：二鼍嚼一“! j 一 一一 r 一上一 l 一一一 r 一主一 l d s i 蛙碰件_ 蚺设计l配i m o s 戟c n ，攮l r 一。一t 一i _ 厂一o l 量0 卜r m l r 一一1 f 一一二。二。： 图i 2 i 面向数字信号处理应用的s o p c 系统设计流程 第3 页 园防科学技术人学研究生院学能论文 在设计流程中，设计者编写在n i o si i 嵌入处理器上运行的c 代码。为了优化d s p 算 法的实现，设计者可以使用由m a t l a b 和s i m u l i n k 工具开发的专用d s p 指令。这些专用指 令通过a 1 t e r a 另外一整套开发工具提供了完整的设计平台，包括d s pb u i l d e r 、s o p c b u i l d e r 和q u a r t u si i 软件，允许用户在系统设计中提高性能，并获得软、硬件综合设计 的灵活性。 1 3论文的主要工作 本文主要做了以下工作： 1 结合系统需求，在分析了目标识别流程和识别算法的基础上，详细阐述了软硬协同 设计、系统软硬划分以及硬件平台的组建流程； 2 在深入理解f p g a 芯片s t r a t i x 的结构及性能特点的基础上，结合识别算法的特点， 设计了相关算法p ，并进行了性能优化； 3 基于识别算法特点，应用自定义指令对算法软件处理加速，同时给出了c p u 软核 用户逻辑与自定义指令的实现过程，探讨了关键技术。 4 对s o p c 系统的软件编程进行了研究，针对系统硬件编写了的识别系统软件，并进 行了调试： 第4 页 里堕型兰! 燮尘兰塑壅尘堕鲎竺丝奎 第二章s o p c 的开发平台与开发环境 2 1s o p c 系统的开发平台 s o p c 系统的开发平台包括硬平台和软平台。硬平台指s o p c 系统的硬件实现载体包 括主f p g a 芯片及由f p ( 认和电路组成的开发板( 或用户目标板) ；软平台主要指n 1 0 sc p u 软核。 2 1 1 开发板简介 本系统是在n i o s 开发板上进行设计r 丌发的。图2 1 1 为n i o s 丌发板外观。 图2 1 1 开发板外观 n i o s 丌发板包括以下组成部分：一片s t r s f i x1 s 4 0 器件，8m bf i s h 存储器，1m b 静 态r a m ，1 6m bs d r a m ，一片e m p 7 1 2 8 ，以太网m a c p h y 控制器，两个扩展接头( 每 个有4 1 个引脚与c y c l o n e 器件的1 0 引脚连接，最高输入电压5v ) ，c f 卡接口，软、硬件 调试连接器，两个r s 一2 3 2 d b 9 串口，四个连接c y c l o n ei o 引脚的按钮，八个l e d 连接 第5 页 国防科学技术大学研究生院学位论文 c y c l o n e1 0 引脚的按钮，两个七段数码管，j t a g 接口，5 0 m 晶振和电源复位电路【1 翻。 n i o s 刀：发板为基于a l t e r a s t r s t i x e 器件的嵌入式系统开发提供了个丌发平台。丌发板 上已经带有了一个3 2 b i t n i o s 处理器的参考设计【”1 。软、硬件开发人员可以参照这个设计 中的软、硬件，尽快开始设计自己的软、硬件。 系统上电后，板子上的配置逻辑会引导f p g a 使用存储在f l a s h 中的硬件配置。当器 件配置好后，在f p g a 中设计的n i o s 处理器就执行从f l a s h 存储器中导入的程序代码【”1 。 参考设计为下载新的出用户定义的软、硬件配置数据提供了方便的下载工具。下载可 以通过串口、j t a g 下载电缆或以太网线进行。 2 1 2s t r a t i x 芯片介绍 s t r a t i x 器件系列基于1 5v 、o 1 3p a n 全铜工艺，具有多达7 90 4 0 个逻辑单元( l e ) 、 7m b 嵌入式存储器、优化的数字信号处理( d s p ) 块和高性能i o 能力。s t r a t i x 器件是设 计复杂的高性能系统的理想选择。 i 高性能架构加快模块化设计 s t r a t i x 器件采用了具有d i r e c t d r i v e 技术的m u l t i t r a c k 互连线，它由不同长度的性 能优化的稚线组成，实现不同设计模块之间的通信。d i r e c t d r i v e 技术确保任何功能无论 在器件中的什么位簧都具有一致的布线资源。这项技术避免了因设计改变而重新进行系统 优化的过程，简化了模块设计的系统集成过程，使设计者可以自由添加、修改和移动设计 的不同部分，而不会对设计性能造成不利影响。 快速区域时钟网络( f a s tr e g i o n a lc l o c kn e t w o r k s ) 可以提供高扇出信号。这些时钟 网络由独立的输入管脚或外设i o 总线的信号驱动。此架构使得每个器件中有多达4 0 个 时钟网络，任何节点可以由多达2 2 个独立时钟驱动。 2 t r i m a t r i x 存储器 s t r a t i x 器件具有t r i m a t r i x 存储结构，t r i m a t r i x 存储器包括三种大小的嵌入式r a m 块：5 1 2b 的m 5 1 2 块，4k b 的m 4 k 块和5 1 2k b 的m - r a m 块，能够实现复杂设计中的各种 存储功能。t r i m a t r i x 存储器结构提供了多达7 的r a m 和高达4t b s 的器件存储 带宽， 使得s t r a t i x 器件系列成为大存储量应用的可行方案。 在存储带宽要求苛刻的应用中，可使用m 5 1 2r a m 块作为f i f o 功能和时钟域缓冲； m r a m 块可满足诸如i p 包缓冲和系统高速缓冲等大缓冲应用对现场可编程门阵列( f p g a ) 第6 页 国防科学技术大学研究生院学位论文 的需求；m 4 k 块则是中等大小存储应用的理想选择，比如异步传输模式( a t m ) 信元处理等。 每个m 5 1 2 块和m 4 k 块分别有1 8 位和3 6 位宽的数据端口，具有较大的f p g a 存储带宽，使 之成为需大量访问存储资源的应用中的理想选择。 3 d s p 块 s t r a t i x 器件使用d s p 块实现大计算量应用所需的大数据吞吐量。实际上在3 3 3m h z 速度下，s t r a t i x 器件中d s p 块的数据吞吐量可达到每个d s p 块2 6 7g m a c s ( 亿次乘加运 算) ，并且布线阻塞最小。另外，最大容量的s t r a t i x 器件e p l s 8 0 中有2 2 个d s p 块，能 够实现高达5 8 6g m a c s 钧吞吐量【1 1 。 s t r a t i xd s p 块由硬件乘法器、加法器、减法器、累加器和流水线寄存器组成，如图 2 1 2 所示。 图2 1 2d s p 块 每个d s p 块为高达3 3 3m s p s ( m e g as a m p l e sp e rs e c o n d ，兆样值每秒) 的最大性能进 行了优化，能够高效地实现高精度的d s p 功能。例如，1 8 0 阶5m s p sf i r 滤波器可以通 过加法一累加电路( a d d a c c u m u l a t ec i r c u i t r y ) 在单个d s p 块中实现。而且，这些d s p 块 优化后可以和s t r a t i x 器件中的专用存储结构接口连接，实现大存储量的d s ，应用。 加法器减法器累加器单元可以根据工作模式配置为一个加法器、一个减法器或一个 累加器。这个单元能够自动地在加法器和减法器功能之间切换，根据需求配置为9 位、1 8 位或3 6 位加法器。在累加器模式下，该单元可以作为5 2 位累加器。 4 用于系统时钟管理的p l l 每个a l t e r as t r a t i x 器件具有多达1 2 个锁相环( p l l ) 和4 8 个独立系统时钟，可以作 为中央时钟管理器满足系统时序需求。这些器件首次具有只有高端分立p l l 器件y j 具备的 第7 页 国防科学技术人学研究生院学位论文 p l l 特性，如扩频时钟、时钟切换、频率合成、可编程相移、可编程延迟、外部反馈和可 编程带宽。s t r a t i x 器件还提供p l l 重配置功能，用户可以无需重新编程整个器件，只改 变p l l 的配置。图2 1 3 是s t r a t i xp l l 的原理框图。 图2 1 3s t r a t i xp l l 原理框图 每个s t r a t i x 器件有两个具有专用输出的p l l ，能够管理板级系统时序。它总共有1 6 个单端或8 个差分输出。这些输出可为系统中的其他器件提供时钟无需扳上有其他时钟 源。用户可以组合s t r a t i xp l l 提供的功能，如可编程相移、外部反馈和延迟，来补偿板 级偏移和延迟。 2 1 3n i o s 软核介绍 n i o si i 系列嵌入式处理器使用3 2 位的指令集结构( i s a ) ，完全与二进制代码兼容， 它是建立在第一代1 6 位n i o s 处理器的基础上的，定位于广泛的嵌入式应用。n i o stt 处 理器系列包括了三种内核快速的( n i o si i d 、经济的( n i o sl l e ) 和标准的( n i o si i f ) 内核，每种都针对不同的性能范围和成本。使用a l t e r a 的q u a r t u si i 软件、s o p cb u i i d e r 工具以及n i o si i 集成开发环境( i d e ) ，用户可以轻松地将n i o si i 处理器嵌入到他们的 系统中。它与2 0 0 0 年上市的原产品n i o s 相比，最大处理性能提高3 倍，c p u 内核部分的 面积最大可缩小i 2 8 1 。随着n i o si i 软核处理器的推出，用户可以创建一个定制的片上 系统，或者更精确地说，是一个可编程单芯片系统。 设计人员通常都会选择一个比实际所需的性能要高的处理器( 意味着更高的成本) ，从 而为设计保留一个安全的性能上的余量。n i o si i 系统的性能是可以根据应用柬裁减的， 与固定的处理器相比，在较低的时钟速率下具备更高的性能。n i o s 【i 的以下特性可以提 升系统的性能。 ( 1 ) 多c p u 内核。开发者可以选择最快的n i o s i i 内核( n i o si i f 以获得高性能，还可 第8 页 国坊科学技术大学研究生院学位论文 以通过添加多个处理器来获得所需的系统性能。 ( 2 ) f p g a 系列支持。n i o si i 处理器可以工作在所有近来a l t e r a 推出的f p g a 系列上。 尤其是在s t r a t ixi i 器件上，n i o si i f 内核超过2 0 0d m i p s 的性能仪占用1 8 0 0 个逻辑 单元。 ( 3 ) 多处理器系统。许多开发人员使用n i o s 来扩充外部的处理器，为保持系统的性能 并分担处理任务。另外，设计者也可以在一片f p b a 内部实现多个处理器内核。通过将多 个n i o si i ，f 内核集成到单个器件内以获得较高的性能，而不用重新设计印刷电路板 ( p c b ) 。n i o si i 的i d e 也可以支持这种多处理器在单一f p g a 上的开发，或多个f p g a 共 享一条j t a g 链。 ( 4 ) 定制指令。用户定制指令是一个扩展处理器指令的方法，最多可以定制2 5 6 个用 户指令。定制指令处理器还是处理复杂的算术运算和加速逻辑的最佳途径。例如，将一个 在6 4k 字的缓冲区实现的循环冗余码校验( c r c ) 的逻辑块作为一个定制的指令，要比用软 件实现快2 7 倍。 ( 5 ) 硬件加速。通过将专用的硬件加速器( 见图2 1 4 ) 添加到f p g a 中作为c p u 的协处理 器，c p u 就可以并发地处理大块的数据。例如上面提到的c r c ，通过专用的硬件加速器处 理一个6 4k 字的缓冲区，比用软件快5 3 0 倍。s o p cb u i l d e r 设计工具中包含一个引入向 导，用户可以用这个向导将加速逻辑和d m a 通道添加到系统中。 m a s t e t s 图2 1 4 硬件加速器 第9 页 国防科学技术大学研究生院学位论文 2 2s o p c 系统的开发环境“h 1 2 2 1 硬件开发环境 2 2 1 1q u a r t u si i 设计软件 q u a r t u s l l 是丌发f p g a 的c a d 软件。通过它可以将写好的r t lv e r i l o g 或者是v h d i ， 或原理图转换成门级网表，之后便可以作门级仿真( g a t e l e v e ls i m u l a t i o n ) 或经 q u a r t u si i 对应芯片上的查找表布局布线( p k ) 将门级网表转换成以s o f 文件，就可立即 下载到芯片上达到实体验证( s i l i c o np r o o f ) 。所以q u a r t u s i i 提供了f p g a 设计者从前、 端到后端一个完整设计流程的软件工具，再辅以h l t e r a 提供的硬件( m a x 、h e x 、a p e x 、 s t r a t i x 等) ，可立即设计到芯片。另外a l t e r a 可与其他厂商的工具( 如m e n t o r 的 e x e m p l a rl e o n a r d o 综合器) 配合，将“r t l 设计转到对应的f p g a 硬件电路上，间接提供 了硬件快速验证流程。q u a r t u sl l 的主要功能包含下列各项： ( 1 ) 设计输入( d e s i g ne n t r i e s ) ，：提供电路图、a h d l 、v h d l 及e d i f 设计输入方式。 ( 2 ) 设计编译( d e s i g nc o m p i l a t i o n ) ：具备时序编译、多片划分( m u n i - c h i pp a r t i t i o n ) 功能。 ( 3 ) 版图编辑( f l o o r p l a ne d i t o r ) ：观看c p l d f p g a 布局与柿线结果：并可进行人工 柿局。 ( 4 ) 设计验证( d e s i g nv e r i f i c a t i o n ) ：提供w a v e f o r me d i t o t 可用来编辑波形图，进 行功能或时序仿真，并提供t i m i n ga n a l y z e r 进行静态时序分析。 ( 5 ) 器件编程( d e vi c ep r o g r a m m i n g ) ：使用a lt e r a 的烧录硬件进行c p l d f p g a 器件 烧录。 q u a r t u si i 软件包括芯片级定时分析，并可以输出标准格式文件，使工程师能够利用 第三方的工具进行板级定时分析。信号完整性和电磁兼容性是高速系统的两个关键要求。 工程师可以获得q u a r t u si i 中的输入，输出缓存器信息规范( i b i s ) 模型，这些模型是依据 设计中的每报引脚的i o 标准设置定制的 2 1 。第三方工具可用这些模型对电路板进行全面 分析，作为顺从性验证的依据。对于许多手持式设备来说，功耗是一个重要因素。q u a r t u sl l 的p o w e rg a u g e 分析工具利用设计师的仿真文件，将功耗估算值与客户专用的设计文件和 操作参数联系起来进行分析和优化。 q u a r t u si i 设计软件提供了一个完善的多平台设计环境，与以往的e d a 工具相比，它 第l o 页 国防科学技术大学研究生院学位论文 更适合于设计团队基于模块的层次化设计方法。图2 2 1 给出了q u a r t u si i 软件的典 型设计流程 图2 2 1q u a r t u si i 软件的典型设计流程 2 2 1 2 系统级开发工具s o p cb u i l d e r s o p cb u i l d e r 是a l t e r a 公司推出的一种可加快在p l d 内实现嵌入式处理器相关设计 的工具。它是一个革命性的系统级开发工具，其功能与p c 应用程序中的“引导模板”类 似，旨在提高设计者的效率。设计者可确定所需要的处理器模块和参数，并据此创建一个 处理器的完整存储器映射。设计者还可以选择所需的i p 外围电路，如存储器控制器、i o 控制器和定时器等模块。 s o p cb u i l d e r 可以快速地开发定制新方案，重建已经存在的方案，并为其添加新的功 能提高系统的性能。通过自动集成系统组件，s o p c b u i l d e r 允许用户将工作的重点集中 第1 i 页 国防科学技术大学研究生院学位论文 到系统级的需求上，而不是从事把一系列的组件装配在一起这种普通的、手工的工作。所 有版本的a l t e r aq u a r t u si i 的设计软件都已经包含了s o p cb u i d e r 。设计者采用s o p c b u i l d e r ，能够在一个工具内定义一个从硬件到软件的完整系统，而花费的时间仅仅是传 统s o c 设计的几分之一。 s o p cb u i l d e r 具有以下功能特点： 1 具有直观的图形用户界面( g u l ) 利用图形用户界面，用户可以快速方便地定义和连接复杂的系统。如图2 2 2 所示， 用户可从左边的库中添加所需的部件，然后在右边的表中配景它们。 图2 2 2s o p cb u i l d e r 的图形用户界面 2 自动生成和集成软件与硬件 s o p cb u i l d e r 会生成每个硬件部件以及连接部件的片内总线结构，仲裁和中断逻辑。 它也会产生系统可仿真的r t l 描述以及为特定硬件配置设计的测试平台，能够把硬件系统 综合到单个网表中。另外，s o p cb u i l d e r 还能够生成c 和汇编头文件，这些头文件定义了 存储器映射、中断优先缴和每个外设寄存器空间的数据结构。这样的自动生成过程可以帮 助软件设计者处理硬件潜在的变化性。如果硬件改变了，s o p cb u i l d e r 会自动更新这些头 文件。s o p cb u i l d e r 也会为系统中现有的每个外设生成定制的c 和汇编函数库”i 。例如， 如果系统包括一个u a r t ，s o p cb u i l d e r 就会访问u a r t 的寄存器并定义一个c 结构，生成 第1 2 页 国防科学技术大学研究生院学位论文 通过u a r t 发送和接收数据的c 和汇编例程。 3 丌放性 s o p cb u i l d e r 开放了硬件和软件接口，允许第三方像a 1 t e r a 一样有效地管理s o p c 部 件，用户可以根据需要将自己设计的部件添加到s o p cb u i l d e r 的列表中。 2 2 2 算法i p 开发环境 在系统的设计过程中，设计重用( d e s i g nr e u s e ) 的概念越来越重要。这主要是因为随 着设计需求的增长，设计者开发产品的复杂度也呈指数增长，于是人们通过重用 i p ( i n t e l l e c t u a lp r o p e r t y ) 来减轻设计的难度并提高设计效率。 d s pb u i l d e r 是a l t e r a 就推出的一个数字信号处理i p 开发工具，它在q u a r t u si 【f p g a 设计环境中集成了m a t h w o r k s 的m a t l a b 和s i m u l i n kd s p 开发软件f 6 】。a 1 t e r a 的d s p 系统 体系解决方案是一项具有开创性的解决方案，它将f p g a 的应用领域从多通道高性能信号 处理扩展到很广泛的基于主流d s p 的应用。 d s pb u il d e r 具备一个友好的- 丌发环境，它可以通过帮助设计师创建一个d s p 设计的 硬件表示来缩短d s p 开发的周期。现有的m a t l a b 功能和s i m u l i n k 块与a i t e r m 的d s p b u i l d e r 块和a l t e r a 的知识产权( i p ) m e g a c o r e 功能块组合在一起，从而把系统级的设计 和d s p 算法的实现连接在一起。d s pb u i i d e r 允许系统、算法和硬件设计共享一个通用的 开发平台。 在d s pb u i l d e r 中，设计者可以使用d s pb u i l d e r 中的块来为s i m u l i n k 中的系统模 型创建一个硬件。d s pb u i i d e r 中包含了按位和按周期精确的s i m u l i n k 块，这些块覆盖了 最基本的操作，例如运算和存储功能。通过使用m a g e c o r e 功能，复杂的功能也可以被集 成进来。 d s pb u i l d e r 的s i g n a l c o m p i l e r 块读入s i m u l i n k 模型文件( m d l ) ，该模型文件是用 d s pb u i i d e r 和m e g a c o r e 块生成的，然后生成v h d l 文件和t