（信息与通信工程专业论文）基于fpga的前向纠错算法和电路设计.pdf

摘要 本文研究数字音频无线传输中的前向纠错( f e c ) 算法和电路的设计及实现。 在本文中介绍了一种基于a l t e r a 公司的f p g a c y c l o n e 芯片的实现方案。选用硬 件描述语言v e f i l o g h d l ，在开发工具q u a r t u s i l 4 2 中完成软核的综合、布局碌线、 汇编，在m o d e l s i m 中进行肘序仿真验证，最终下载到开发板中进行电路验证及 测试。 文章首先介绍了本前向纠错系统采用的方案，然后从总体规划的角度介绍 了整个系统的内部结构、模块划分及所采用的设计方法和编程风格。之后对各个 模块的设计进行了详细的描述，并给出了测试数据、实现结果及时序仿真波形图， 并对设计的硬件下载验证进行了详细描述。 本文对f e c 中的主要功能模块，诸如r e e d s o l o m o n 编解码，交织与解交 织，以及与外围的接口电路等给出了基本算法以及基于f p g a 及硬件描述语言的 解决方法。 在系统方案设计过程中，对模块如何合理划分及各个模块之间如何协同工作 做了仔细的推敲，按照自上而下的设计方法将各个模块逐一细化，各模块之间通 过端1 3 信号通信进行连接，模块内部则由状态机控制时序。在代码架构时，尽量 贴近硬件的实现方式，充分考虑f p g a 芯片内部资源的合理开销及v e r i l o g h d l 的可并发执行的设计理念，力求做到面积小面速度块，以满足产品成本、性能和 实用性的要求。对于以后的s o c ( s y s t e mo nc h i p ) 集成，具有一定的参考价值。 关键词：r e e d s o l o m o n 码突发错误交织v e r i l o g h d l f p g a a b s t r a c t t l l i st h e s i sr e s e a r c h e st h ea r i t h m e t i ca n dt h ec i r c u i ti m p l e m e n t a t i o no ff o r w a r d e r r o rc o r r e c t i o n ( f e e ) i nd i g i t a la u d i ow i r e l e s st r a n s m i s s i o n i ti n t r o d u c e sa n i m p l e m e n t a t i o nb a s e d o i 1a l t e r a sf p g a c y c l o n e t h i sp r o j e c tc h o o s e sv e r i l o g h d l t h ei pc o r e s s y n t h e s i s p l a c e r o u t ea n da s s e m b l ea r eb a s e do n d e v e l o p t o o l q u a r t u s l l 4 2 t h et i m i n g s i m u l a t i o ni sb a s e do nm o d e l s i m a tl a s t ，t h ei pi s d o w n l o a d e di nd e v e l o pk i t ，a n dt h ec i r c u i tv e r i f i c a t i o na n dt e s ti sd o n e f i r s t ，t h et h e s i si n t r o d u c e st h ep l a no f t h ef e cs y s t e m t h e ni ti n t r o d u c e st h e m a s t e rp l a n ，i n c l u d i n gt h ea r c h i t e c t u r eo ft h es y s t e m ，t h em o d u l ed i v i d i n g ，t h ed e s i g n m e t h o da n dt h ec o d i n gs t y l e a f t e rt h a t ，t h et h e s i sg i v e so u tt h ed e t a i lo fe a c hm o d u l e a l s o 、m t lt h e t e s t i n g d a t a ，t h e i m p l e m e n t i n g r e s u l t sa n dt h e t i m i n g s i m u l a t i o n w a v e f o r m a n di tg i v e sad e t a i l e dd e s c r i b eo ft h ed o w n l o a d i n ga n dv e r i f i c a t i o no n h a r d w a r e t h i st h e s i sg i v e sb a s i ca r i t h m e t i ca n ds o l u t i o n sb a s e do nf p g aa n dh d lt ot h e k e y f u n c t i o n a lm o d u l e so ff e c ，s u c h a sr e e d s o l o m o n c o d e c ，i n t e r l e a v e r , d e i m e r l e a v e ra n d p e r i p h e r a l c i r c u i t s w 1 l i l ed e s i g n i n gt h es y s t e m w es p e n tal o to ft i m ei nc o n s i d e r i n gh o wt od i v i d e a n dd e f i n ee a c hm o d u l ea n dh o wt oc o o r d i n a t ea n di n t e r c o n n e c tt h e s em o d u l e s w e f o l l o w e dt h et o p - d o w nm e t h o dt o d e s i g n f i r s tw ed e f i n e dt h et o pm o d u l e ，t h e n d i v i d e dt h e t o p m o d u l ei n t os e v e r a l i n d e p e n d e n t s m a l lu n i t s a sf o rt h e i n t e r c o n n e c t i o no fe a c hm o d u l e ，w ed e f i n e dt h ei n t e r f a c e s i g n a l t oc o m m u n i c a t e b e t w e e nt h e m ，a n dt h ei n t e r n a l t i m i n g o ft h em o d u l ew a sc o n t r o lie d b y s t a t e s m a c h i n e w h e nw ew a sc o n s t r u c t i n gt h ec o d e ，w ep a y e dm u c ha t t e n t i o nt oh a r d w a r e r e s o u r c es p e n d i n ga n dc o n c u r r e n te x e c u t a b l ea b i l i t yo ft h ev e r i l o g h d lt om a k et h e d e s i g nc l o s et ot h eh a r d w a r ew o r k i n gw a y ，s ow e c o u l dg e tah i g hs p e e dw i t hal o w h a r d w a r es p e n d i n gt os a t i s f yt h ed e m a n do f t h ec o s t ，p e r f o r m a n c ea n dp r a c t i c a b i l i t y i t a l s og i v e so u ts o m er e f e r e n c ef o rt h ef u t u r es o c k e y w o r d s ：r e e d s o l o m o nc o d e ，b u r s t e r r o r , i n t e r l e a v e r ，v e r i l o g h d l ，f p g a i i 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名： 童盘堑 日期：2 。年占月巧日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名；差基堑 导师签名： 日期：z 口口f 年争月2 3 日 电子科技大学硕十学位论文 1 1 课题研究目标 第一章前言 本课题来源于f r e e s c a l e 公司的科研基金项目，目标是以f p g a ( f i e l d p r o g r a m m a b l eg a t e s a r r a y ，现场可编程逻辑器件) 为硬件平台，设计并实现具有 对数字音频数据进行纠错编码功能的i pc o r e 。根据音频信号的特点，结合对常用 的的三种差错控制方法的优缺点的分析，决定采用f e c 方式进行差错控制。i p c o r e 的应用目标主要为各种消费类电子，因此要求该芯片具有价格低廉，处理速 度快，扩展性好等特性。基于以上芯片要求，数字音频f e c 模块计划采用高级 硬件描述语言v e r i l o g h d l 描述，按照t o p d o w n 和模块化方法设计为可定制的 逻辑组件，最后通过f p g a 厂商提供的程序完成综合及布局布线。 1 2 课题开发环境 本课题以w i n d o w s x p 为系统平台，采用的软件开发工具为a l t e r a q u a r m s i i 4 2 ，验证工具为m e m o rg r a p h i c sm o d e l s i m5 7 ；硬件部分使用a l t e r a 公司提供 的基于e p l c 2 0 f 4 0 0 c 7f p g a 的c y c l o n e 版n i o s i i 开发板一套。 1 3 课题研究意义 目前无线产品的广泛应用，使得无线音频，视频的高质量传输成为必要。而 蓝牙，无限局域网等无线传输技术设备较复杂成本较高，因此可开发一种简便的， 仅用于流媒体的无线传输平台。而f e c 这是此种平台中的重要部分。 本文研究在a l t c m 公司的f p g a 芯片c y c l o n e e p l c 2 0 上实现f e c 功能，选 用硬件描述语言v e r i l o g h d l ，在开发工具q u a r t u s l l 4 2 集成环境中完成软核的综 合、布局布线、芯片映射及时序仿真验证。在开发板上实现硬件仿真及性能测试。 在方案设计过程中充分考虑到f p g a 芯片内部资源的合理开销及v e r i l o g h d l 的 可并发执行的设计理念，力求做到面积小而速度块，以满足产品成本、性能和实 用性的要求。对于其他的无线传输系统开发也具有一定的参考价值。 本研究所完成设计系统的指标为： 1 当信道误码率为3 1 0 。3 时，经过前向纠错，误码率降到1 0 。以下； 2 信号源使用s ，p d i f 民用数字音频格式标准； 电子科技大学硕士学位论文 3 信号时延远小于人的分辨能力( 4 0 m s ) ； 4 芯片资源耗用不超过2 0 万门； 系统的主要特点： 1 标准化。信号来源于广泛使用的民用数字音频格式标准： 2 纠错能力强。 3 系统可以商品化。基于此方案的无线音频传输平台，可用于无线耳机，无 绳电话，无线音响系统等产品。 1 4 论文各章节内容概述 本论文的各章节内容概述安排如下： 第二章包括前向纠错的些基础知识，第三章是开发工具的相关介绍。第四 章从整个系统的角度介绍设计的总体规划，包括模块划分和各模块层次结构，采 用的设计方法和硬件描述语言的风格。第五章给出了每个模块的外围接口和内部 设计的详细叙述。第六章是各模块的仿真验证数据、时序图和测试结果系统对测 试数据纠错后所得到的结果的性能比较分析。最后第七章对该设计做出评估。 电子科技大学硕士学位论文 第二章前向纠错相关知识介绍 本文研究的方向属于差错控制领域中的前向纠错。在本章中对此方面的知 识进行了相应的介绍。 2 1 差错控制的基本分类 数字通信系统中，利用纠、检错码进行差错控制的基本方式大致分为三类 前向纠错( f e c ) 、反馈重发( a r q ) 和混合纠错。三种纠、检错方式的特点如下 2 1 1 前向纠错( f e c ，f o r w a r de r r o rc o r r e c t i o n ) 信息在发送端经纠错编码后进入信道，接收端通过纠错译码自动纠正传输 中的差错，这样的运作方式叫做前向纠错。这里前向是指差错控制过程是单方向 的，不存在差错信息的反馈。其优点在于：由于没有反向信道，时延小，实时性 好，可适用于点对点通信和点对多点的组播或广播通信。缺点在于：译码设备比 较复杂，纠错码须与信道特性相匹配，须插入较多校验元而导致码率降低。纠错 能力有限，当差错数大于纠错能力时就无法判断差错是否被纠正。因此此种方式 一般不用于数据通信网，而用于容错能力强的语音、图像通信。 2 1 2 反馈重发( a r q ，a u t o m a t i cr e p e a tr e q u e s t ) 发送端发送检错码，接受端通过译码器检测接受码组是否符合编码规律， 从而判决该码是否存在传输差错。如判定码组有差错。则通过反向信道通知发送 端将该码组重发一词，直到接受端认为正确接收为止。a r q 系统分两种，一种 是等待式，一种是连续式。其优点在于：编译码设备简单，同样冗余度下，检错 码的检错能力比纠错码的纠错能力比纠错码的纠错能力比纠错码的纠错能力高 得多。缺点主要是：需要反馈信道，收发端需要有大容量存储器，控制设备复 杂。 2 1 3 混合纠错( h e c ，h y b r i d e r r o r c o r r e c t i o n l 此法是前向纠错和反馈重发的结合。发送端发送的码建有检错和纠错两种能 力。接收端译码器接收到码字后，首先检验错误情况。如果差错不超过码的纠错 能力，则自动纠错，否则通过反馈信号给发送端一个要求重发的信息。优缺点介 电子科技大学硕士学位论文 于f e c 和a r q 之间，在卫星通信中应用较广泛。 2 2 常用的纠突发错误的方法 实际信道中产生的错误往往是突发错误或突发错误与随机错误并存，如短 波、散射和有线交换等信道中。在这类信道中应用纠随机错误码纠错效果较差， 但可将突发错误离散成随机错误，然后再用纠随机错误的码纠错，则能取得明显 效果。常用的方法有【2 】= 2 2 1 交错码 若把由g ( x ) 生成的，纠t 个随机错误或纠正b 长突发错误的【n ，k 线性分组码， 排成如图2 - 1 的码阵，每行是【n ，k 】码的一个码字共i 行、n 列，则该码阵就定义 为i i l i ，k i 】交错码的一个码字。称j 为交错次数或交错度；称每一行为交错码的行 码或子码。并规定传送时，以列的次序自左至右传输： ( a l ( n i ) a 2 ( n 1 ) a i ( n 一1 ) a l ( n - 2 ) a i ( n 一2 ) a l o a 2 0 a i o ) 。 图2 一l 交错码阵 由以上定义可知，交错码其实就是把【n ，k 分组码的i 个码字，使每个码字 相邻码元之间均相隔i 位。因此，当接收端收到交错码的码字后，若仍排成图2 - 1 的码阵，并以行为单位，按i n ，k 1 子码的方式译码，则就把信道中的错误分散到 每个行码中了。因此，若行码能纠正t 个随机错误或b 长突发错误，则【n i ，k i 交 错码就能纠正所有长度 i t 或 i b 的突发错误，如图2 1 中的阴影线所示。 交错方法实际上是一种时间扩散技术，它把信道错误的相关性减小当交错 度足够大时，就可把突发错误离散为随机错误，从而利用纠随机错误或纠较短突 发错误的码。 2 2 2 乘积码 若交错码阵中每一行是c l = 【n l ，k 1 ，d l 】线性码的一个码字，每一列是另一个 线性码c 2 = n 2 ，k 2 ，d 2 】的一个码字，如图2 - 2 所示。这样得到的交错码阵共有n 2 电子科技大学硕士学位论文 行n 】列，是一个 n l n 2 ，k l k 2 线性码的码组，它是c l 和c 2 码的直积，因而称这类交 错码为乘积码。 图2 - 2 乘积码码阵 由上图可见，乘积码由两个子码( 行码c 】和列码c 2 ) 构成。因此，有时称这 类乘积码为二维码。 若c l 码能纠正长度 b 1 的突发错误，c 2 码能纠正长度b 2 的突发错误，则 由交错码的纠突发能力可知，乘积码能纠正长为 b m a x ( b i n 2 ，b 2 n o 的突发错误。 若c 1 码能纠正t l = ( d l 1 ) 2 取整个随机错误，c 2 码能纠正t 2 = ( d 2 1 ) 2 取 整个随机错误，则可证明乘积码能纠正长为 b 5 0 m h z ； 3 具有丰富的i o 资源，能够连接多个外部设备( d a 、r f 等) ； 4 配套的开发软件容易获得和使用。 根据以上原则，x i l i n x 公司的s p a r t a 0 2 e 系列中的x c 2 v 3 0 0 e 和a l t e m 公司 的c y c l o n e 系列中的e p t c 2 0 成为候选器件。 x i l i n x 公司s p a r t a nl i e 系列f p g a x i l i n x 公司是世界上最大的f p g a 器件生产厂商之一，第一块f p g a 就是 由x i l i n x 公司发明和制造的。s p a r t a n i e 系列是x i l i n x 公司在2 0 0 2 年推出的薪 型f p g a ，采用o 1 8 微米技术制造，具有和高端器件v i r t e x - e 相同的块r a m 和4 个d l l s 设计。相比于s p a r t a n l i ，它的速度更快( 可以超过2 0 0 m h z ) ，性能更高 ( 供电电压1 8 v ，等效门数最高到6 0 万门) ，价格更低( 1 0 万f q s 1 0 ) 。 电子科技大学硕士学位论文 目前市场上提供的s p a r t a nl i e 器件主要有以下几种： 表3 - 1x i l i n xs p a r t a ni i e 系列f p g a a l t e r a 公司c y c l o n e 系列f p g a a l t e r a 公司自2 0 世纪9 0 年代以来发展很快，已经同x i l i n x 公司一起成为世 界上最大的p l d 供应厂商之一。c y c l o n e 是2 0 0 2 年推出的1 5 v 低价格s r a m 工艺p l d ( f p g a ) ，用于取代1 9 9 8 年推出的a p e x 系列。主要有e p l c 3 ，e p l c 4 ， e p i c 6 ，e p l c l 2 和e p l c 2 0 ，结构与s t r a t i x 系列类似，除e p l c 4 外均带嵌入式 存储块( e a b ) ，所有型号带1 - 2 个p l l 。 目前市场上提供的c y c l o n e 系列的f p g a 主要有： 表3 - 2a i t e r ac y c l o n e 系列f p g a 最后我们选择了a l t c r a 公司的c y c l o n e 系列中的e p l c 2 0 ( f b g a 4 0 0 封装) 。 选择该f p g a 的原因是： 1 a l t e r aq u a r t u s l l 具有更直观的开发界面，提供了多种针对c y c l o n e 的 基本i p 核，为整个芯片的开发提供了极大的方便； 2 片内r a m 容量较大，速度块，具有丰富的管脚资源。为以后对该前 象纠错编解码芯片作进一步的功能升级预留了充分的空间。 3 能够很好的利用教研室以前积累的f p g a 开发经验，以及教研室与 a l t e r a 公司的合作关系。 3 2 3 f p g a 开发板 本次设计选用了a l t e r a 公司提供的c y c l o n e 版n i o s i i 开发板，此开发板基 电子科技大学硕士学位论文 于c y c l o n e 系列的e p l c 2 0f p g a ，具有丰富的板上资源，包括s d r a m ，双口 s d r a m 等，标准接口资源，包括以太网的m a c p h y 设备，串口等，位于板上 各处的众多的i o 资源，以及l e d 和数码管用于显示。开发板外观如图3 - 2 所示。 图3 - 2c y c l o n e 版n i o s l l 开发板板上资源 在本次设计中主要用到的板上资源为多个i o 脚，用于数据的输入输出 l e d ，数码管用于显示错误的数量。 3 3 开发及验证工具 在数字系统设计的今天，片上系统( s o c ) 技术的出现已经在设计领域引起 深刻变革。随着可编程器件纷纷超越百万门级，设计者面临的产品性能与设计效 率的挑战也越来越大。设计者必须合理选择各e d a 厂家提供的加速设计的工具 软件，这样才能在较短的时间内设计出高效稳定的产品。 3 3 1a l t e r aq u a r t u s i is e r i e s _ a l t e r aq u a r t n s i ls e r i e s 简介 q u a r t u s l is e r i e s 是a l t e r a 公司集成开发的e d a 工具。 q u a r t u s l is e r i e s 支持所有a l t e r a 的芯片， q u a r t u s i ts e r i e s 采用自动化的 电子科技大学硕士学位论文 完整的集成设计环境。通过q u a r t u s i i 设计者可以轻松的从h d l 代码创建模块， 并将各个模块连接到顶层h d l 设计。 - q u a r t u s l ls e r i e s 设计流程 a l t e r a q u a r t u s l i 主要由设计输入器、设计综合器与功能仿真器和设计实现器 与验证工具组成。q u a r t u s i i 集成了a l t e r a 设计输入、实现工具和验证工具。它控 制设计流程的所有方面。通过它可以访问不同设计入口和设计执行工具，也可以 访问与设计项目有联系的文件和文档。 不管设计者选用什么样的器件，a l t e r af p g a 设计的基本方法包括三个步 骤： 1 设计输入使用a l t e r a 支持的原理图、硬件描述语言h d l 或者网表 输入建立设计； 2 设计实现通过对设计分割、布局、布线，把在设计输入阶段建立的 设计文件转换为位流( b i t s t r e a m ) 文件，以便对a l t e r a 器件编程； 设计验证使用仿真器或者在实际开发板上用a l t e m 下载电缆加载位流 文件，测试设计，确保实现后的设计能够按照预定的功能和恰当的时序正常工作。 3 3 2m e n t o rg r a p h i c sm o d e l s i m 在f p g a a d v a n t a g e 的设计流程中，设计仿真包含在设计过程的每一环节中， 以保证设计的正确性。m o d e l s i m 不仅可以完成设计的功能验证( r t l 级) ，也可 实现逻辑综合后的门级仿真以及布局布线后的功能与时序验证。 m o d e l s i m 完全支持v h d l 和v e r i l o g 标准；采用直接编辑技术，大大提高 h d l 编译和仿真速度。m o d e l s i m 是唯一支持v h d l 和v e r i l o g 混合描述的仿真 工具；它支持r t l 级和门级验证，支持v i t a l ，s d f 等；仿真器包括主控窗口、 源码窗口、仿真波形窗口、列表窗口、数据流窗口、设计结构层次窗口、过程 管理窗口等；同时支持u n i x 和w i n d o w9 x n t x p 平台，不同平台间具有相同 的用户界面和数据库。 3 4f p g a 设计方法与流程 3 4 1t o p d o w n 设计方法 传统的f p g a 设计手段是采用原理图输入的方式进行的，如图3 - 3 所示。 电子科技大学硕七学位论文 斟3 3 传统f p g a 设计方法 通过调用f p g a 厂商所提供的相应物理元件库，在电路原理图中绘制所设 计的系统，然后通过网表转换产生某一特定f p g a 厂商布局布线器所需网表，通 过布局布线，完成设计。原理图绘制完成后可采用门级仿真器进行功能验证。 实际上工程师的最初设计思想是从功能描述开始的。设计工程师首先要考 虑规划出能完成某一具体功能、满足自己产品系统设计要求的某一功能模块，利 用某种方式( 如h d l 硬件描述语言) 把功能描述出来，通过功能仿真( h d l 仿 真器) 以验证设计思路的正确性。当所设计功能满足需要时，再考虑以何种方式 ( 即逻辑综合过程) 完成所需要的设计，并能直接使用功能定义的描述。实际上 这就是自顶而下设计方法。 图3 4t 0 p i d o w l l 设计方法 t o p d o w n 设计流程如图3 - 4 所示，其核心是采用h d l 语言进行功能描述， 由逻辑综合( l o g i cs y n t h e s i s ) 把行为( 功能) 描述转换成某一特定f p g a 的工艺网 表，送到厂商的布局布线器完成物理实现。在设计过程的每一个环节，仿真器的 电于科技大学硕士学位论文 功能验证和门级仿真技术保证设计功能和时序的正确性。 与传统电原理图输入设计方法相比，t o p d o w n 设计方法具体有以下优点： l 、完全符合设计人员的设计思路，从功能描述开始，到物理实现的完成； 2 、功能设计可完全独立于物理实现； 3 、设计可再利用： 4 、易于设计的更改： 5 、设计、处理大规模、复杂电路； 6 、设计周期缩短，生产率大大提高，产品上市时间提前，性能明显提高， 产品竞争力加强。据统计，采用t o p - d o w n 设计方法的生产率可达到传统设计方 法的2 到4 倍。 3 4 2f p g a 设计流程 f p g a 设计可以分为设计输入、综合、功能仿真( 前仿真) 、实现、时序仿 真( 后仿真) 、配置下载等六个步骤。 设计输入 设计输入包括使用硬件描述语言h d l 、网表与原理图输入三种方式。h d l 设计方式是现今设计大规模数字集成电路的良好形式。h d l 语言描述在状态机、 控制逻辑、总线功能方面较强，使其描述的电路能在特定综合器作用下以具体硬 件单元较好地实现：而原理图输入在项层设计、数据通路逻辑、手工最优化电路 等方面具有图形化强、单元节俭、功能明确等特点。常用方式是以h d l 语言为 主，原理图为辅，进行混合设计以发挥二者各自特色。 在进行混合设计时，设计者应当严格遵循自顶向下和自底向上的结构化设 计方法。 自顶向下是指设计小组在设计之初对系统进行充分的分析，明确技术条件 指标，并将这些指标提炼为算法，转化为结构描述，然后将系统划分为容易实现 的子系统，划分之后在进行时序调度和资源分配，不断深入，直至最终解决问题。 自底向上则是指设计小组在系统划分的基础上按模块进行设计。每个小组 成员独立的完成各自的模块设计，进而构成整个f p g a 。小组成员中可能各自习 惯的h d l 语言不同，但对整体而言并无影响，模块在调用时只需要将被调用模 块视作黑箱，无需关心其具体设计。 一 设计综合 综合，就是针对给定的电路实现功能和实现此电路的约束条件，如速度、功 电子科技大学硕士学位论文 耗、成本及电路类型等，通过计算机进行优化处理，获得一个能满足上述要求的 最优或者接近最优的电路设计方案。 综合包括分析、综合和优化三个步骤。以h d l 描述为例，分析是采用标准 的h d l 语法规则对h d l 源文件进行分析并纠正语法错误；综合是以选定的 f p g a 结构和器件为目标，对h d l 和f p g a 网表文件进行逻辑综合；优化则是 根据用户的设计约束对速度和面积进行逻辑优化，产生一个优化的f p g a 网表文 件，以供f p g a 布局和布线工具使用。 综合与优化可以分两步独立进行，在两步之间进行约束指定，如时钟的确定、 通路与端口的延时、模块的算子共享、寄存器的扇出等。如果设计模型较大，可 以采用层次化方式进行综合，先综合下级模块，后综合上级模块。在进行上级模 块综合埋设置下级模块为d o n tt o u c h ，使设计与综合过程合理化。综合后形成 的网表可导入f p g a 设计厂商提供的可支持第三方设计输入的专用软件中，就可 进行后续的f p g a 芯片的实现。综合完成后可以输出报告文件，列出综合状态与 综合结果，如资源使用情况、综合后层次信息等。 仿真验证 从广义上讲，设计验证包括功能与时序仿真和电路验证。仿真是指使用设计 软件包对已实现的设计进行完整测试，模拟实际物理环境下的工作情况。前仿真 是指仅对逻辑功能进行测试模拟，以了解其实现的功能否满足原设计的要求，仿 真过程没有加入时序信息，不涉及具体器件的硬件特性，如延时特性；而在布局 布线后，提取有关的器件延迟、连线延时等时序参数，并在此基础上进行的时序 仿真称为后仿真，它是接近真实器件运行的仿真。 设计实现 实现是利用f p g a 厂商的实现工具把综合后逻辑映射到目标器件结构的资 源中，决定逻辑的最佳布局，选择逻辑与输入输出功能连接的布线通道进行连线， 并产生相应文件( 如配置文件与相关报告) 。通常可分为如下五个步骤。 ( 1 ) 转换( t r a n s l a t e ) ：将多个设计文件进行转换并合并到一个设计库文件 中。 ( 2 ) 映射0 证a _ p ) ：将网表中逻辑门映射成物理元素，即把逻辑设计分割到构 成可编程逻辑阵列内的可配置逻辑块与输入输出块及其它资源中的过程。 ( 3 ) 布局与布线( p l a c ea n d r o u t e ) ：布局是指从映射取出定义的逻辑和输入 输出块，井把它们分配到f p g a 内部的物理位置，通常基于某种先进的算法来完 成：布线是指利用自动布线软件使用布线资源选择路径试着完成所有的逻辑连 接。可以使用约束条件操作布线软件，完成设计规定的性能要求。在布局布线过 1 6 电子科技大学硕士学位论文 程中，可同时提取时序信息形成报告。 ( 4 ) 时序提取( t i m e s i m ) ：产生一反标文件，供给后续的时序仿真使用。 ( 5 ) 配置( c o n f i g ) ：产生f p g a 配置时的需要的位流文件。 时序分析 在设计实现过程中，在映射后需要对个设计的实际功能块的延时和估计的 布线延时进行时序分析；而在布局布线后，也要对实际布局布线的功能块延时和 实际布线延时进行静态时序分析。静态时序分析允许设计者详尽地分析所有关键 路径并得出一个有次序的报告，而且报告中含有其它调试信息。静态时序分析嚣 可以用来检查设计的逻辑和时序，以便计算各通路性能，识别可靠的路径，检测 建立和保持时间的配合。 下载验证 下载是在功能仿真与时序仿真正确的前提下，将综合后形成的位流下载到具 体的f p g a 芯片中，也叫芯片配置。因f p g a 大多支持1 e e e 的j t a g 标准，所 以使用芯片上的j t a g 口是常用下载方式。 将位流文件下载到f p g a 器件内部后进行实际器件的物理测试即为电路验 证，当得到正确的验证结果后就证明了设计的正确性。电路验证对a s i c 最后的 投片生产具有较大意义。 3 5v e r i l o g h d l 硬件描述语言 由于硬件设计的复杂性，必须有一种语言能在各个层面上糟确地为各种电路 行为和结构建立模型，以便在计算机上对设计是否正确进行仿真。h d l 在复杂 的s o c 的设计上显示了非凡性能和可扩展能力。 v e r i l o g h d l 是在c 语言的基础上发展起来的一种硬件描述语言【7 】，它是由 g d a ( o a t e w a yd e s i g na u t o m a t i o n ) 公司的p h i lm o o r b y 在1 9 8 3 年末首创的，最初 只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工 具。1 9 8 5 年m o o r b y 推出它的第三个商用仿真器v e r i l o g x l ，获得了巨大的成功， 从而使得v e r i l o gh d l 迅速得到推广应用。c a d e n c e 公司收购了g d a 公司后 于1 9 9 0 年公开发表了v e r i l o gh d l ，并成立l v i 组织以促进v e r i l o gh d l 成为 i e e e 标准，即i e e es t a n d a r d1 3 6 4 1 9 9 5 。 作为目前世界上应用最普及的硬件描述语言，v e r i l o g 近年来在数字系统自 动综合方面也已显示出它旺盛的生命力。通过v e r i l o g h d l 设计者既能用结构描 述又能用高级行为描述来创建和使用模块，可以使设计者在整个设计过程的不同 电子科技大学硕士学位论文 阶段( 从结构方案的分析比较，直到物理器件的实现) ，均能使用不同级别的抽 象。 3 6 本章小结 本章按设计流程对设计中需要的各种工具进行了介绍。首先介绍了仿真工 具，然后简要介绍了f p g a 的概念和结构，分析了芯片的技术规格和f p g a 目标 器件的选择原则。然后从开发、验证工具和设计方法两方面对复杂f p g a 设计进 行了系统的阐述。最后将使用广泛的硬件描述语言v e r i l o g h d l 作一概要介绍。 电子科技大学硕七学位论文 第四章f e c 系统结构设计 本设计用于数字音频的前向纠错，为实现目标，需要完成功能模块和测试 模块。功能模块包括f e c 的编码部分和解码部分，而功能模块整体将作为测试 模快的一个子模块被测试。测试模块内还包括数据的产生，误码添加和接收数据 分析等功能。本章将对此作逐一介绍。 4 1 系统构建 本项目要完成的任务如图4 1 所示 图4 - 1 项目示意图 图4 1 中，大虚线框内的内容为本项目要完成的工作，小虚线框内的为在本 文中介绍的工作。 项目提供方提出的要求为： 数据来源：s p d i f 差分信号，1 6 b i t 左右声道4 4 1 k h z 采样( c d 音质) 队 性能指标：信道误码率3 1 0 ，解码后误码率不高于1 0 x 1 0 。 4 i 1 需求分析 对于音频信号，在完成前向纠错之后，一般会对错误信号进行内插处理 因此，外码的每个码字不应大于每次采样的3 2 b i t 。 电于科技大学硕士学位论文 内码应有较强的纠突发错误的能力。 交织器大小应为内码输出码字与外码输入码字大小的公倍数。 为避免信道误码造成持续错误，发送端和接收端之间的数据传输应分帧进 行。为避免错帧造成过多数据错误，帧不宣过大。帧大小与交织器大小一致。 根据以上几点要求，决定系统采用以下参数： 编码使用二维乘积码。内码采用( 1 0 ，8 ) r s 码，q = 4 ，每个码字含3 2 b i t 数据。 外码采用( 2 0 ，1 6 ) r s 码，q = 8 ，每个码字含1 2 8 个数据。交织器大小1 2 8 0 b i t 。 以1 2 8 0 b i t 为一帧，帧之间预留帧信息时隙。 解码可考虑使用迭代译码。若一次二维译码的效果无法满足需求，则将译 码后的数据反馈回译码器，进行一次迭代译码。迭代次数的增加会带来相应的资 源开销和时延的增加。 计划先对系统在m a t l a b 下进行仿真，若仿真结果在可接受范围内，则用 硬件描述语言实现，对实现的模块进行软件仿真。根据仿真结果再进行进一步的 完善。 4 1 2m a t l a b 仿真结果 在m a t l a b 7 0 中，对系统的纠错能力进行了仿真。在仿真中，解码部分没 有采用迭代方案。本仿真仅是提供设计参考，不要求满足最终指标。表中每项仿 真的点数均为1 m 点。图4 2 即为m t a l b 的s i m u l i n k 中搭建的测试模块框图。 图4 - 2m a t l a b 仿真系统 信号源是伪随机二进制序列，信道为q p s k 调制，相位为8 ，噪音为高斯 白噪音信号。 首先测试的是不同信道误码率下系统的纠错能力。仿真结果如表4 1 所示： 电子科技大学硕士学位论文 表4 - 1不同误码率f 的系统性能 i n p u t e l t o rb i t s o u t p u t e r r o rb i t s i n p u tb e ro u t p u tb e r 1 6 4 8 03 5】0 5 5 1 0 吐3 5 1 0 4 1 5 4 6 060 9 8 9 x1 0 一。6 o 1 0 1 4 3 0 090 9 1 5 1 0 q9 0 1 0 。6 1 2 2 6 320 7 8 5 x1 0 22 0 1 0 。6 1 1 1 7 12 0 7 1 5 x l o 叫2 o 1 0 6 1 0 18 80 0 6 5 2 x1 0 “0 8 6 0 00 5 5 0 4 1 0 。0 7 3 6 3o4 7 1 2 x 1 0 3 0 从表4 1 可以看出，当信道误码率小到6 x 1 0 。3 等级时，没有误码输出，输出 的误码率已经小于1 x 1 0 南了。由于经过2 级编码，编码效率为0 6 4 ，因此信道误 b i t 率为输入的误b i t 数除以1 5 6 2 5 m 。 在信道误码率为3 x 1 0 4 时，仿真结果如表4 - 2 所示： 表4 - 2 误码率为3 x 1 0 4 下的系统性能 i n p u t i ：r r o rb i t s o u t p u t e l t o rb i t s i n p u tb e ro u t p u tb e r 4 7 7 223 0 5 4 x 1 0 。2 1 0 。6 4 8 9 953 1 3 5 x 1 0 35 x 1 0 。6 4 7 1 823 0 2 0 x1 0 2 1 0 4 i 4 6 8 933 0 1 0 xl f f 。3 x l0 6 4 7 9 9 0 3 0 5 0 1 0 。o 从表4 2 可以看出，在项目要求的3 l o 。信道误码情况下，输出误码率约为 2 4 x 1 0 ，达不到要求的l x l 0 4 的性能指标，解码时需要进行迭代。 对于更低信噪比的情况也进行了仿真。表4 ，3 中的数据是信道误码率在 2 3 x 1 0 3 左右时的仿真结果。共进行了1 9 次仿真，仿真点数为1 9 m 。 表4 - 3 误码率为2 3 x 1 0 。3 下的系统性能 i n p u t e r r o rb i t s o u t p u t e l t o rb i t s i n p u tb e r o u t p u tb e r 3 6 5 0o2 3 3 6 x 1 0 o 3 6 3 5o2 3 2 6 x 1 0 。0 3 6 5 402 3 3 9 x1 0 。o 3 7 2 20 2 3 8 2 1 0 。o 3 7 2 5o2 3 8 4 x1 0 。o 3 6 7 2o2 3 5 0 x1 0 50 3 6 3 8o2 3 2 8 x1 0 。0 电子科技大学硕士学位论文 i n p u te r r o rb i t so u t p u te l t o rb i t si n p u tb e r o u t o u tb e r 3 6 4 9o2 3 3 5 1 0 。0 3 6 9 002 3 6 2 1 0 。0 3 7 5 9o2 4 0 5 1 0 。o 3 7 2 502 3 8 4 x1 0 。0 3 6 6 002 3 4 2 1 0 。30 3 6 9 5o2 3 6 5 1 0 。0 3 6