（机械电子工程专业论文）基于fpga的嵌入式网络终端系统设计及实现.pdf

素酆电大学醭圭论文硬士研究燕学健论文2 0 0 5 级 基于f p g a 的嵌入式网络终端系统设计及实现 摘要 随着时代的发展，芯片技术日新月异，尤其以f p g a 为基础的芯片技术 已经成为电路设计及应瘸领域首选的可编程逻辑器件之一。从航天科技，医疗 器械，到汽车家电等消费领域，f p g a 无处不在，它已经融入到人们的生活。 而且随着微电子等工艺的进步，f p g a 器件本身的性能逐年在提高，使得f p g a 器件与其他同类器件相比更有竞争力。基于f p g a 的电子设计不但能满足日 常生活需要，在科研领域也起到了举足轻重的作用。因此，进行f p g a 器件 的应用开发和研究是一项很有价值和实际意义的工作。 。 本文首先阐述了可编程逻辑器件的发展历程，以及对f p g a 结构、功能、 原理的余绥，其次介绍了f p g a 的主要提供商a l t e r a 公司的f p g a 的各项 功能参数。并在此基础上深入的介绍了c y c l o n el l 芯片，以及如何配置等问题。 本文给出了基于f p g a 的网络系统的硬件实现平台的设计及应用尊介绍 了作者独立完成的，从核心f p g a 芯片，到网络芯片r t l 8 0 1 9 a s 以及串网、 p s 2 、显示( 髓d ，l c d ) 、存储( s d r a m ，f l a s h ) 等外设的原理图设计， p c b 绘制( 方法技巧) ，以及板子的调试方法等。系统所提供的丰富的接口模 块，供人机交互和器件闻通信使用，方便了开发者的设计和系统的嵌入，除满 足课题外，还有报强的霹扩展灵活性。 同时本文介绍了在f p g a 工程设计中遇到的些概念、方法和技巧。提 出了自己在实际设计过程中对组建一个竞整系统的理解和思考，存储选择，挂 总线问题熬设计方案，以及如何使用该系统搭建一个裁减t c p 协议的硬件系 统的思路。同时给出了一些外围驱动的v h d l 实现原理等。最后作对论文侔 出了总结。 关键字：f p g a ，嵌入式网络，v h d l ，裁减t c p 就京邸电大学硕士论文 硕士研究生学位论文2 0 0 5 级 t h ed e s i g na n dl m p l e m e n to ff p g a b a s e d e m b e d d e di n 髓r n e tt e r m i n a ls y s t e m a st h et i m eg o e sb y , t h ec h i pt e c h n o l o g yc h a n g e sg r e a t l y , p a r t i c u l a r l y , t h ef p g a - b a s e dc h i p t e c h n o l o g yh a sb e c a m et h ep r o g r a m m a b l el o g i c d e v i c e s f i r s tc h o i c ei nt h ea r e ao fc i r c u i td e s i g na n di t sa p p l i c a t i o n f r o m a e r o s p a c et e c h n o l o g i e s ，m e d i c a le q u i p m e n t s ，h o u s e h o l da p p l i a n c e st oo t h e r c o n s u m e rf i e l d s f p g ai so m n i p r e s e n t , i th a sb e e ni n t e g r a t e di n t ot h e p e o p l e sl i v e s m o r e o v e r , w i t h t h e p r o g r e s s o fm i c r o e l e c t r o n i c s t e c h n o l o g i e s ，t h ep e r f o r m a n c eo ff p g ad e v i c e si m p r o v e sy e a rb yy e a r , w h i c hm a k e sf p g ag a i nm o r ec o m p e t i t i v et h a no t h e rs i m i l a rd e v i c e s 。 f p g a - b a s e de l e c t r o n i cd e s i g nn o to n l yc a nm e e tt h ed a i l yn e e d s ，b u ta l s o c a np l a yi m p o r t a n tr o l ei ns c i e n t i f i cr e s e a r c h t h u s ，i ti sav a l u a b l ea n d s i g n i f i c a n tw o r kt od os o m er e s e a r c ha n dd e v e l o pf p g ad e v i c e s t h ep a p e r , f i r s t l y , l o o k sb a c kt ot h eh i s t o r yo fp r o g r a m m a b l el o g i c d e v i c e ，a sw e l la st h ef u n c t i o na n dt h ep r i n c i p l eo ff p g a , t h e n ，i n t r o d u c e s t h ep a r a m e t e r so ff p g a b yt h ep r o v i d e ra l t e r a 。o nt h i sb a s i s ，i tp r e s e n t s t h ec y c l o n ei ic h i p sa n di t sc o n f i g u r a t i o na n ds oo n t h ep a p e ri n t r o d u c e sah a r d w a r ep l a t f o r md e s i g ni m p l e m e n t a t i o na n d a p p l i c a t i o no ff p g a - b a s e dn e t w o r ks y s t e m i ti n t r o d u c e s ：t h es c h e m a t i c d e s i g nf r o mt h ec o r ef p g ac h i pt ot h en e t w o r kc h i pr t l 8 0 1 9 a s p s | 2 ， d i s p l a y( l e d ，l c d ) ，m e m o r y( s d r a m ，f l a s h ) ，a n do t h e r p e r i p h e r a l s ，p c br e n d e r i n g ( m e t h o d sa n ds k i l l s ) ，a sw e l la st h eb o a r d 北京部电大学硕士论文硕士研究生学位论文2 0 0 5 缀 d e b u g g i n gm e t h o d s t h i ss y s t e mp r o v i d e st h er i c hi n t e r f a c em o d u l e sf o r m a n m a c h i n ei n t e r a c t i o na n dc o m m u n i c a t i o nw h i c hw i l lb ec o n v e n i e n tf o r e m b e d d e ds y s t e m sd e s i g na n dd e v e l o p m e n t ，t h u s ，i th a sg r e a tf l e x i b i l i t yi n f u n c t i o ne x t e n s i o n b e s i d e st h i sp a p e rp r e s e n t ss o m eo ft h ec o n c e p t i o n sa n ds k i l l s i n f p g a e n g i n e e r i n gd e s i g na n dp r o p o s e su n d e r s t a n d i n ga n dt h i n k i n gi nh o w t oe s t a b l i s hac o m p r e h e n s i v es y s t e mi nt h ea c t u a ld e s i g n ；s t o r a g eo p t i o n s ， t h ew a y so fb u s d e s i g n ，a sw e l la sh o wt ob u i l dar e d u c t i o no ft h et c p p r o t o c 0 1 a tt h es a m et i m ei tg i v e ss o m ei m p l e m e n to fp e r i p h e r yd e v i c e s d r i v e ri nv h d l f i n a l l y , t h e r ei sas u m m i n g u p 。 k e yw o r d ：f p g a , e m b e d d e di n t e r n e t ：v h d l , r e d u c e dt c p 北京邮电大学硕士论文硕士研究生学位论文2 0 0 5 级 声明尸明 独创性( 或创新性 声明 本人声盟所星交的论文是本人在导师指导下进行的研究工作及取褥的研究成果。尽我 所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得北京邮电大学或其他教育机构的学位或证书而使用 过的材料。与我一同工作的同志对本研究所徽的任何贡献均已在论文书作了明确的说明并 表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名：，赴毯携 日期：趁竺z 关于论文使用授权的说明 学位论文作者完全了解j 艺京邮电大学有关保留和使用学位论文戆援定，帮：研究生在 校攻读学位期间论文工作的知识产权单位属北京邮电大学。学校有权保留并向国家有关部 门或机构送交论文的复印件和磁盘，允许学位论文被查阅和借阅；学校可以公布学位论文 的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存、汇编学位论文。( 保密 的学饭论文在解密后遵守此规定) 保密论文注释：本学位论文属于保密在年解密后适用本授权书。非保密论文注释： 本学位论文不属于偎蜜范围，适用本授权书。 本人签名：盥缝+ 隧期：2 型：垒z 导师签名：叠翻巨3 笙 疆期：圭丝墟：型：i f 北京邮电大学硕士论文硕士研究生学位论文2 0 0 5 级 1 1 引言 第一章概述 第一块现场可编程逻辑器件( f i e l dp r o g r a m m a b l eg a t ea r r a y , f p g a ) 是x i l i n x 公司在 1 9 8 5 年推出的，短短二十多年时间里，以f p g a 为代表的数字系统现场集成技术取得了惊 人的发展：f p g a 不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周 期短、开发软件投入少、芯片价格不断降低，促使f p g a 越来越多地取代了a s i c 的市场， 特别是对小批量、多品种的产品需求，使f p g a 成为首选。而且大规模的f p g a 多数支持 可编程片上系统( s y s t e mo nap r o g r a m m a b l ec h i p ，s o p c ) ，与c p u 或d s p 核的有机结合 使得f p g a 已经不是传统意义上的硬件设计器件，而成为系统级的实现工具。 在计算机技术的发展日新月异的今天，网络技术更是得到的迅速普及与广泛应用。为 了更好和更方便的利用网络资源，各种小型设备都增加了网络接口。如何能将网络功能集 成到系统中更高效的服务于社会成了大家研究的热点。从大型计算机的的网络系统，到可 以连接网络的p d a ，以及被广泛使用的单片机与网络芯片结合的网络系统的应用可以看 出，人们现在已经不满足于系统能连接网络，而是向着网络的小型化，智能化发展。所以 基于f p g a 的网络系统满足了人对网络系统的需求，它将会得到更加广泛的应用与发展。 1 2 可编程逻辑器件 可编程逻辑器件( p r o g r a m m a b l el o g i cd e v i c e ，p l d ) 是半定制的通用性器件，用户可 以通过对p l d 器件进行编程来实现所需的逻辑功能。与专用集成电路a s i c 相比，p l d 具 有灵活性高、设计周期短、成本低、风险小等优势，因而得到了广泛应用，各项相关技术 也迅速发展起来，p l d 目前已经成为数字系统设计的重要硬件基础。 p l d 从2 0 世纪7 0 年代发展到现在，已经形成了许多类型的产品，其结构、工艺、集 成度、速度等方面都在不断完善和提高。随着数字系统规模和复杂度的增长，这些早期的 p l d 器件由于阵列规模较小、片内寄存器资源不足、i o 不够灵活以及编程不便等缺点， 目前已被复杂c p l d 代替。目前使用最广泛的可编程逻辑器件有两类：现场可编程门阵列 ( f i e l dp r o g r a m m a b l eg a t ea r r a y ，f p g a ) 和复杂可编程逻辑器件( c o m p l e xp r o g r a m m a b l e l o g i cd e v i c e ，c p l d ) 。 f p g a 和c p l d 的内部结构稍有不同。通常，f p g a 中的寄存器资源比较丰富，适合 同步时序电路较多的数字系统；c p l d 中组合逻辑资源比较丰富，适合组合电路较多的控 第1 页 一 北京邮电大学硕士论文硕士研究生学位论文2 0 0 5 级 制应用。在这两类可编程逻辑器件中，c p l d 提供的逻辑资源较少，而f p g a 提供了最高 的逻辑密度、最丰富的特性和极高的性能，已经在通信、消费电子、医疗、工业和军事等 各应用领域当中占据重要地位。 1 3f p g a 简介 f p g a 是在p a j l 、g a l 、e p l d 等可编程器件的基础上进一步发展的产物。它是作为 专用集成电路( a s i c ) 领域中的一种半定制电路而出现的，既解决了定制电路的不足，又 克服了原有可编程器件门电路数有限的缺点。f p g a 采用了逻辑单元阵列l c a ( l o g i cc e l l a r r a y ) 这样一个新概念，内部包括可配置逻辑模块c l b ( c o n f i g u r a b l el o g i cb l o c k ) 、输入 输出模块i o b ( i n p u to u t p u tb l o c k ) 和内部连线( i n t e r c o n n e c t ) 三个部分。 f p g a 是由存放在片内r a m 中的程序来设置其工作状态的，因此，工作时需要对片内 的r a m 进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，f p g a 芯片将数据读入片内编程r a m 中，配置完成后，f p g a 进入工作状态。掉电后，f p g a 恢 复成白片，内部逻辑关系消失，因此，f p g a 能够反复使用。 纵观现场可编程逻辑器件的发展历史，其之所以具有巨大的市场吸引力，根本在于： f p g a 不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开 发软件投入少、芯片价格不断降低，促使f p g a 越来越多地取代了a s i c 的市场，特别是 对小批量、多品种的产品需求，使f p g a 成为首选。目前，f p g a 的主要发展动向是：随 着大规模现场可编程逻辑器件的发展，系统设计进入“片上可编程系统”( s o p c ) 的新纪 元；芯片朝着高密度、低压、低功耗方向挺进；国际各大公司都在积极扩充其口库，以优 化的资源更好的满足用户的需求，扩大市场；特别是引人注目的所谓f p g a 动态可重构技 术的开拓，将推动数字系统设计观念的巨大转变。 1 3 1 查f p g a 基本结构 典型的f p g a 通常包含三类基本资源：可编程逻辑功能块、可编程输入输出块和可编 程互连资源。可编程逻辑功能块是实现用户功能的基本单元，多个逻辑功能块通常规则地 排成一个阵列结构，分布于整个芯片；可编程输入输出模块完成芯片内部逻辑与外部管脚 之间的接口，围绕在逻辑单元阵列四周；可编程内部互连资源包括各种长度的连线线段和 一些可编程连接开关，它们将各个可编程逻辑块或输入输出块连接起来，构成特定功能的 电路。用户可以通过编程决定每个单元的功能以及它们的互连关系，从而实现所需的逻辑 功能。不同厂家或不同型号的f p g a ，在可编程逻辑块的内部结构、规模、内部互连的结 构等方面经常存在较大的差异。 第2 页 北京邮电大学硕士论文硕士研究生学位论文2 0 0 5 级 除了上述构成f p g a 基本结构的三种资源以外，随着工艺的进步和应用系统需求的发 展，一般在f p g a 中还可能包含以下可选资源：存储器资源( 块r a m 、分布式r a m ) ；数 字时钟管理单元( 分频倍频、数字延迟、时钟锁定) ；算数运算单元( 高速硬件乘法器、 乘加器) ；多电平标准兼容的i o 接口；高速串行i o 接口；特殊功能模块( 以太网m a c 等硬球核) ；微处理器( a r m 等硬处理器口核) 。 f p g a 的基本特点主要有： 采用f p g a 设计a s i c 电路，用户不需要投片生产，就能得到合用的芯片。 f p g a 可做其它全定制或半定制a s i c 电路的中试样片。 f p g a 内部有丰富的触发器和i o 引脚。 f p g a 是a s i c 电路中设计周期最短、开发费用最低、风险最小的器件之一。 f p g a 采用高速c h m o s 工艺，功耗低，可以与c m o s 、t r l 电平兼容。 1 3 2f p g a 中的查找表l u t 结构 1 3 2 1 查找表介绍 目前绝大部分f p g a 都采用查找表( l o o ku pt a b l e ，l u t ) 技术，如a l t e r a 的a c e x 、 a p e x 、c y c l o n e 、s t r a t i x 系列，x i l i n x 的s p a r t a n 、v i r t e x 系列等。这些f p g a 中的最基本 逻辑单元都是由u j t 和触发器组成的。 由于l u t 主要适合s r a m 工艺生产，所以目前大部分f p g a 都是基于s r a m 工艺的。 而s r a m 工艺的芯片在掉电后信息就会丢失，因此需要外加一片专用的配置芯片。在上电 的时候，由这个专用配置芯片把数据加载到f p g a 中，f p g a 就可以正常工作。少数f p g a 产品采用反熔丝或f l a s h 工艺，掉电后配置信息不会丢失，因此这种f p g a 芯片不需要外 加的专用配置芯片。 查找表本质上就是一个r a m 。目前f p g a 中多使用4 输入的l u t ，所以每一个l u t 可以看成一个有4 位地址线的1 6 x l 的r a m 。当用户通过原理图或h d l 语言描述了一个逻 辑电路以后，p l d f p g a 开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先 写入r a m ，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址 对应的内容，然后输出即可。 第3 页 北京邮电大学硕士论文硕士研究生学位论文2 0 0 5 级 下面是一个4 输入与门的例子。 实际逻辑电路l u t 的实现方式 地址线 al7 i a 输出 ：高i ) 一o u t b 1 6 x l 列嘎 c d ，r ) d i ) i a ，b ，c ，d 输入逻辑输出 地址 r a m 中存储的内容 0 0 0 000 0 0 0o 0 0 0 100 0 0 10 0 0 l l l ll1 1 l l1 图1 - 14 输入与门 1 3 2 2 查找表结构的f p g a 逻辑实现原理 a b c d c l k 图1 - 24 输入与门的逻辑实现 如图1 2 中a b ，c ，d 由f p g a 芯片的管脚输入后进入可编程连线，然后作为地址线连 到到l u t ，l 1 月中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后 输出，这样组合逻辑就实现了。该电路中d 触发器是直接利用l u t 后面d 触发器来实现。 时钟信号c l k 由i o 脚输入后进入芯片内部的时钟专用通道，直接连接到触发器的时钟端。 触发器的输出与的脚相连，把结果输出到芯片管脚。 这个电路是一个很简单的例子，只需要一个l u t 加上一个触发器就可以完成。对于一 个l u t 无法完成的的电路，就需要通过进位逻辑将多个单元相连，这样f p g a 就可以实现 复杂的逻辑。 1 3 3f p g a 的编程技术 目前，市场上有三种基本的f p g a 编程技术如表1 1 ：s r a m 、反熔丝、f l a s h 。其中， s r a m 是迄今为止应用范围最广的架构，主要因为其速度快而且具有可重复编程能力，而 第4 页 北京邮电大学硕士论文硕士研究生学位论文2 0 0 5 级 反熔丝f p g a 只具有一次可编程( o n et i m ep r o g r a m m a b l e ，o t p ) 能力。基于f l a s h 的f p g a 是f p g a 领域比较新的技术，也能提供可重编程功能。基于s r a m 的f p g a 器件经常带来 一些其他的成本，包括：启动p r o m s 支持，安全和保密应用的备用电池等等。基于f l a s h 和反熔丝的f p g a 没有这些隐含成本，因此可保证较低的总系统成本。是常用的f p g a 编 程技术 表1 - 1 常用的f p g a 编程技术比较 基于s r a m 的基于反熔丝的f p g a 器件基于f l a s h 的f p g a 器件 f p g a 器件 上电时要将配f p g a 内部具有反熔丝阵内部集成了s r a m 和非易失性 置数据读入片列开关结构，其逻辑功能e e p r o m 两类存储结构。其中 内s r a m 中，的定义由专用编程器根据s r a m 用于在器件正常工作时对 配置完成就可设计实现所给出的数据文系统进行控制，而e e p r o m 则用 进入工作状件，对其内部的反熔丝阵来装载s r a m 。这类f p g a 将 态。掉电后列进行烧录，从而使器件e e p r o m 集成在基于s r a m 工艺 s r a m 中的配 实现相应的逻辑功能。的f p g a 器件中，因而可以充分发 置数据丢失，挥非易失特性和重配置特性。掉电 f p g a 内部逻 缺点：只能一次性编程； 后，配置信息保存在片内的 辑关系随之消 优点：有高抗干扰性和低 e e p r o m 中，因此不需要片外的配 失。可以反复 功耗，适合于要求高可靠 置芯片，有助于降低系统成本、提 使用。高设计的安全性。 性、高保密性的定型产品。 1 3 4f p g a 的发展趋势 先进的a s i c 生产工艺已经被用于f p g a 的生产，越来越丰富的处理器内核被嵌入到 高端的f p g a 芯片中，基于f p g a 的开发成为一项系统级设计工程。随着半导体制造工艺 的不同提高，f p g a 的集成度将不断提高，制造成本将不断降低，其作为替代a s i c 来实 现电子系统的前景将日趋光明。 ( 1 ) 大容量、低电压、低功耗f p g a 大容量f p g a 是市场发展的焦点。f p g a 产业中的两大霸主：a l t e r a 和x i l i n x 在超大 容量f p g a 上展开了激烈的竞争。2 0 0 7 年a l t e r a 推出了6 5 n m 工艺的s t r a t i x l i l 系列芯片， 其容量为6 7 2 0 0 个l e s ( l o g i ce l e m e n t s ，逻辑单元) ，x i l i n x 推出的6 5 n m 工艺的v i t e x v i 第5 页 一 北京邮电大学硕士论文硕士研究生学位论文2 0 0 5 级 系列芯片，其容量为3 3 7 9 2 个s l i c e s ( 一个s l i c e s 约等于2 个l e s ) 。采用深亚微米的半导 体工艺后，器件在性能提高的同时，价格也在逐步降低。由于便携式应用产品的发展，对 f p g a 的低电压、低功耗的要日益迫切。因此，无论那个厂家、哪种类型的产品，都在瞄准 这个方向而努力。 ( 2 ) 系统级高密度f p g a 随着生产规模的提高，产品应用成本的下降，f p g a 的应用已经不是过去的仅仅适用于 系统接口部件的现场集成，而是将它灵活地应用于系统级( 包括其核心功能芯片) 设计之 中。在这样的背景下，国际主要f p g a 厂家在系统级高密度f p g a 的技术发展上，主要强 调了两个方面：f p g a 的i p ( i n t e l l e c t u a lp r o p e r t y ，知识产权) 硬核和i p 软核。当前具有 i p 内核的系统级f p g a 的开发主要体现在两个方面：一方面是f p g a 厂商将i p 硬核( 指 完成版图设计的功能单元模块) 嵌入到f p g a 器件中，另一方面是大力扩充优化的口软 核( 指利用h d l 语言设计并经过综合验证的功能单元模块) ，用户可以直接利用这些预定 义的、经过测试和验证的i p 核资源，有效地完成复杂的片上系统设计。 ( 3 ) f p g a 和a s l c 出现相互融合 标准逻辑a s i c 芯片尺寸小、功能强、功耗低，但其设计复杂，并且有批量要求。f p g a 价格较低廉，能在现场进行编程，但它们体积大、能力有限，而且功耗比a s i c 大。正因 如此，f p g a 和a s i c 正在互相融合，取长补短。随着一些a s i c 制造商提供具有可编程逻 辑的标准单元，f p g a 制造商重新对标准逻辑单元发生兴趣。 ( 4 ) 动态可重构f p g a 动态可重构f p g a 是指在一定条件下芯片不仅具有在系统重新配置电路功能的特性， 而且还具有在系统动态重构电路逻辑的能力。对于数字时序逻辑系统，动态可重构f p g a 的意义在于其时序逻辑的发生不是通过调用芯片内不同区域、不同逻辑资源来组合而成， 而是通过对f p g a 进行局部的或全局的芯片逻辑的动态重构而实现的。动态可重构f p g a 在器件编程结构上具有专门的特征，其内部逻辑块和内部连线的改变，可以通过读取不同 的s r a m 中的数据来直接实现这样的逻辑重构，时间往往在纳秒级，有助于实现f p g a 系 统逻辑功能的动态重构。 第6 页 北京邮电大学硕士论文 硕士研究生学位论文2 0 0 5 级 第二章：c y c l o n ei i 器件及其配置芯片 2 1a l t e r a 系列芯片 2 1 1a l t e r a 公司及其f p g a 系列产品 a l t e r a 公司是可编程芯片逻辑解决方案倡导者，帮助系统和半导体公司快速高效地实 现创新，突出产品优势，赢得市场竞争。自1 9 8 3 年发明该技术以来，a l t e r a 一直站在可编 程逻辑创新发展的前沿。今天，a l t e r a 为世界上1 4 ，0 0 0 多名客户提供高价值的可编程解决 方案，包括f p g a 、c p l d 和结构化a s i c 以及软件工具、知识产权和客户支持等。 a l t e r a 的可编程解决方案在电子设计中稳步发展，与昂贵的高风险a s i c 开发和不灵活 的a s s p 以及数字信号处理器相比，该方案能够迅速将产品推向市场，具有明显的优势。 a l t e r a 为采用可编程逻辑产品的市场领域开创更多价值。 a l t e r a 与台湾半导体制造公司( t s m c ) 等业界一流的技术供应商保持长期稳固的合作 关系，确保为客户及时交付高质量的产品。a l t e r a 利用最好的e d a 供应商提供的工具，改 进了自己的布局布线设计软件。在世界级分销网络的帮助下，a l t e r a 为全世界的客户提供 服务。这一非常成功的商业模型使a l t e r a 能够将精力集中在核心能力上，开发并实现前沿 的可编程技术，帮助客户实现最大价值。 a l t e r a 公司目前正积极倡导s o p c 。片上可编程系统( s o p c ) 得到迅速发展，主要有 以下几个原因： 密度在1 0 0 万门以上的现场可编程逻辑芯片已经面市； 第4 代现场可编程逻辑器件的开发工具已经成形，可对数量更多的门电路进行更快 速的分析和编译，并可使多名设计人员以项目组的方式同步工作。 知识产权( 口) 得到重视，越来越多的设计人员以“设计重用 的方式对现有软件 代码加以充分利用，从而提高他们的设计效率并缩短上市时间。 由于连接延迟时间的缩短，片上可编程系统( s o p c ) 能够提供增强的性能，而且 由于封装体积的减小，产品尺寸也减少了。 a l t e r a 公司为了实现s o p c 的设计，不仅研制开发出新器件，而且还研制出新的开发 工具对这些新器件提供支持，并且与新芯片及软件相配合的是带知识产权的系统级设计模 块解决方案，它们的参数可由用户自己定义。芯片、软件及知识产权功能集合构成了a l t e r a 完整的可编程解决s o p c 方案。 第7 页 一 北京邮电大学硕士论文 硕士研究生学位论文2 0 0 5 级 2 1 2c y c l o n ei i 器件 c y c l o n ei i 系列器件是a l t e r a 低成本c y c l o n e 系列的第二代产品，c y c l o n ei if p g a 的 成本比第一代c y c l o n e 器件低3 0 ，逻辑容量大3 倍多。c y c l o n ei i 器件采用t s m c 经验 证的9 0 n m 低k 绝缘材料工艺技术，是业界成本最低的f p g a 。c y c l o n ei i 器件有4 6 0 8 6 8 4 1 6 个逻辑单元，还具有新的增强特性，包括多达1 1 m b i t 的嵌入存储器、多达1 5 0 个嵌入1 8 x 1 8 乘法器、锁相环、支持外部存储器接口及差分和单端i o 标准。 a l t e r a 公司f p g a 器件c y c l o n ei i 系列的基本结构如图2 1 所示。主要包括：逻辑阵列， 由多个逻辑阵列块( l o g i c a r r a yb l o c k s ，l a b s ) 排列而成，用于实现大部分逻辑功能；在 芯片四周分布着可编程的输入输出单元( i n p u t o u t p u te l e m e n t s ，i o e s ) ，提供封装引脚与 内部逻辑之间的连接接口；丰富的多层互连结构的可编程连线：片上的随机存取块状r a m ； 锁相环( p l l ) ，用于时钟的锁定与同步、能够实现时钟的倍频和分频；高速的硬件乘法器， 有助于实现高性能的d s p 功能。 e m t 跨a a e a m u t t 勿i t e r s 蛐4 l b i o c g s p l l i o e s p l l 8 一一】 i o e s l 咄l o g i cb ：i g i cl o g i c l o e s a r r a y a r r a y a r m ya r r a y i o e s l p l l 匣 潲x b l o c 躬 c y c l o n ei i 系列提供了一种灵活的无风险的，且没有前期一次性工程费用或最小定货量 的开发方式。c y c l o n ei i 器件除了具有其它任何f p g a 无可匹敌的成本结构之外，还具有先 进的特性，如用于高性能数字信号处理应用的嵌入式1 8 x 1 8 乘法器和支持如d d r 2 ( 高达 3 3 4 m b p s ) 和q d r i i ( 高达6 8 8 m b p s ) 的存储器接1 2 1 。 c y c l o n ei i 器件提供了多达1 5 0 个能运行在2 5 0 m h z 的1 8 x 1 8 乘法器。嵌入乘法器也 第8 页 北京邮电大学硕士论文硕士研究生学位论文2 0 0 5 级 可配置成两个9 x 9 乘法器，具有多达3 0 0 个9 x 9 乘法器。这些乘法器能够高效地时序d s p 应用中常见的乘法操作。c y c l o n ei if p g a 中的嵌入乘法器能够提升整个系统性能。 c y c l o n ei i 嵌入存储器由4 k b i t 的m 4 kr a m 块组成，每个块的数据传输率超过 2 5 0 m h z 。每个m 4 k r a m 块能够实现不同类型的存储器，包括双端口和单端口r a m 、r o m 和h f o 。每个块还包括了另外的奇偶校验比特进行差错控制，混合宽度模式和支持混合时 钟模式。 c y c l o n ei i 系列器件支持专用的速度优化的电路：单数据率( s d r ) 、双数据率( d d r ) 和d d r 2s d r a m 器件和q d r i is r a m 器件。 c y c l o n ei i 器件支持多种单端i o 标准，包括i ，、l v c m o s 、s s t l 、h s t l 、p c i 和p c i x 。单端i o 标准具有比差分i o 标准更强的电流驱动能力，在同d d r 和d d r 2 s d r a m 等高级存储器器件接口时非常重要。c y c l o n ei i 器件也支持对特定i o 标准的可编 程驱动强度控制，设置范围为2 - 2 4 m a 。同时c y c l o n ei i 器件支持l v d s 、m i n i l v d s 、r s d s 和l v p e c l 。 a l t e r a 和a l t e r am e g a f u n c t i o n 伙伴计划合作者提供的不同的l p 核是专为c y c l o n ei i 架 构优化的，包括：n i o si i 嵌入式处理器；d d rs d r a m 控制器；删f f t r ；p c i 编译器； f i r 编译器；n c o 编译器；p o s p h y 编译器；r e e ds o l o m o n 编译器；v i t e r b i 编译器。 c y c l o n ei i 器件支持n i o si i 嵌入式处理器，同时能在一个器件内集成多个n i o si i 处理 器，c y c l o n ei i 器件支持三种不同的n i o si i 处理器核，为设计者提供了最大的灵活性、均 衡的性能需求和器件资源使用量。所有三种处理器内核支持单一的指令集架构，具有1 0 0 的代码兼容性。 2 1 3e p 2 c 2 0 q 2 4 0 c 8 性能参数 c y c l o n ei i 的e p 2 c 2 0 q 2 4 0 c 8 芯片，具有4 个模拟锁相环( p l l ) ；1 8 7 5 2 个l e s ；5 2 个4 k 的r a m ，可以极大的满足要求，并且又有很强的扩展性，便于复杂的应用。其特性 如表2 - 1 。 表2 - 1e p 2 c 2 0 q 2 4 0 c 8 性能参数 逻辑m 4 kr a m内部锁相最大i o 核心 单元r a mb i t s乘法器 环数 引脚电压 1 8 7 5 25 22 3 9 6 1 62 643 1 51 2 v 2 2f p g a 的配置 f p g a 内部是基于s r a m 和l u t 的，掉电后s r a m 所存的程序将会丢失，再次上电 第9 页 一 北京邮电大学硕士论文硕士研究生学位论文2 0 0 5 级 的时候就需要重新配置f p g a 芯片。f p g a 内部有许多可编程的多路器、逻辑、互联线节 点和r a m 初始化内容，都是需要配置数据来控制的。 f p g a 器件有三类配置下载方式： 主动配置方式a c t i v es e r i a l ( a s ) 被动配置方式p a s s i v es e r i a l ( p s ) 脚配置方式 a s 由f p g a 器件引导配置操作过程，它控制着外部存储器和初始化过程，a l t e r a 有专 门的配置芯片( e p c s l ，e p c s 4 ，本开发系统使用的是e p c s l 61 6 m 串行配置芯片) 在配 置芯片收到命令后就把配置数据发送到f p g a 中完成配置。 p s 方式是由外部设备发起并且控制器配置的过程。例如通过加强型配置器件等a l t e r a 专用配置器件，或者是系统中的c p u 以及c p l d 等智能设备来完成。在p s 配置期间，f p g a 处于被动地位，它输入一些状态信号快速被动并行( f a s tp a s s i v ep a r a l l e l ，f p p ) 、被动并行 同步( p a s s i v ep a r a l l e ls y n c h r o n o u s ，p p s ) 等，这些方式分别适应不同的a l t e r a 公司的器件， 这里不在赘述。 j t a g 接口是一个业界标准，主要用于芯片测试等功能，使用i e e es t d1 1 4 9 1 联合边 界扫描接口引脚，支持j a ms t a p l 标准，使用j t a g 接口进行配置可以使用a l t e r a 的下载 电缆，通过q u a r t u si i 工具下载，也可以通过智能主机( i n t e l l i g e n th o s t ) 例如微处理器来 模拟j t a g 时序进行配置。 表2 - 2a l t e r a 配置器件性能参数 l d t e t ac o n f i g u r a t i o nd e v i c 嬲 d e i c e m e m o r ys i z e o n - c h i p i s p d ! a i s yc h a i no p e t a l i n g d e c o m p r e s s i o nr e p f o g 隐m m a b i e b i t s s u p p o ds u p p o dv o i l a 孽e v l s u p p o f l e p e l 61 6 7 7 7 2 16、鲁s、，e sn oy 。s3 3 e p e 88 3 8 8 6 、备s、r e sh oy 9 00 3 e p c 44 1 9 4 3 i d 4、舀sy e sn oy 。s3 3 e p c s 6 46 7 1 0 8 ，8 6 4 77 7 n 0n o f 2 n o y 奇o3 3 e p c s l 61 6 7 7 7 2 1 6i7 7n on o i 2 ；n oy e s3 3 e p e s 44 ，19 4 3 0 4n on o f 2 n oy e s3 3 e p e s l1 0 4 8 5 7 6n on o i 2 n oy e o3 3 e p e 2 1 ，6 9 5 ，6 8 0 n oy o sy e ey 0 85 0o r 3 3 e p c i1 ，0 4 6 4 9 6n on o、，。s n o 5 0 0 r 3 3 e p e l 4 4 14 4 0 8 0 0n on on o n o 5 00 4 3 3 f p g a 在正常工作时，它的配置数据存储在s r a m 中，其中的s r a m 单元被称为配置 存储器( c o n f i g u r a t i o nr a m ) ，同时其加电时须重新将数据下载到s r a m 中去。在芯片配 置完成以后，内部的寄存器以及i o 管脚必须进行初始化，等到初始化完成后芯片才能按 第1 0 页 一 北京邮电大学硕士论文硕士研究生学位论文2 0 0 5 级 照用户要求的功能工作，也就是其进入了用户模式。 在f p g a 的开发过程中，通常用计算机或控制器进行调试，因此可以使用p s 。在实用 系统中，多数情况下必须由f p g a 主动引导配置操作过程，这时f p g a 将主动从外围专用 存储芯片中获得配置数据，而此芯片中f p g a 配置信息是用普通编程器将设计所得的后缀 为p o f 格式的文件烧录进去。一般在做f p g a 实验板( 如c y c l o n ei i 系列) 的时候，用 a s + j t a g 方式，这样可以用j t a g 方式调试，而最后程序已经调试无误了后，再用a s 模 式把程序烧到配置芯片里去，这样有一个明显的优点，就是在a s 模式不能下载的时候， 可以利用q u a r t u si i 自带的工具生成j