（微电子学与固体电子学专业论文）12位高速高精度adc的研究与设计.pdf

摘要 摘要 随着电子科学技术的快速发展，模数转换器( a d c ) 作为连接模拟信号和数 字信号之间的桥梁，其作用已经日益显著。而在实现高速高精度a d c 的各种结 构中，流水线结构是最常用的。本文研究设计了一个精度为1 2 位，采样频率为 l o o m h z 的流水线a d c ，主要完成了该a d c 中总体结构的设计、各级子a d c 、 乘法模数转换器( m d a c ) 、数字校正电路、采样保持电路等主要单元的设计。 在总体结构设计中，采用了与传统结构有所不同的2 5 位级、1 5 位级和1 位级结构相结合的设计方案，通过最后一级的1 位输出来对第1 0 级的最低位进 行数字校正，从而有效地保证了所有输出数字信号的正确性。在具体的电路设计 中，主要研究设计了一个开关电容比较器、一个两级运算放大器、数字校正电路 和一个时钟提升电路。其中运算放大器的设计对传统的两级运算放大器进行了改 进，在得到很高的增益和带宽的同时也克服了两级运算放大器速度比较慢的缺点； 在数字校正电路的设计中，采用串行进位和超前进位结合的方式设计了一个加法 器，在提高运算速度的同时也没有使加法器的结构变得过于复杂；时钟提升电路 和辅助时钟的使用减小了采样开关的导通电阻和沟道电荷注入效应。 采用0 3 5 “mb i c m o s 工艺模型，电源电压为3 3 v ，使用c a d e n c e 下的s p e c t r e 工具对各单元电路和系统进行了仿真，结果表明各个单元电路均达到了整体性能 的要求，对电路的整体仿真结果可以达到1 2 位的精度和l o o m h z 的采样频率。 研究结果说明了本文的设计模型是正确的，研究结果具有一定的理论价值和较大 的应用前景。 关键词：流水线a d c 运算放大器数字校正m d a c 时钟提升 a b s t r a c t a b s t r a c t a st 1 1 er a p i dg r o w t l lo fe l e c 仃0 1 1 i c st e c l l n o l o g y ，t 1 1 el l s a g eo fa n a l o gt 0d i 西t a l c o n v e r t e rw l l i c hi st l l eb r i d g eo fa i l a l o gs i 印a la 1 1 d 也ed i g i t a ls i 趴a li ss i g l l i f i c a i i td a y b yd a y a m o n ga 1 1s t r u c t u i e so fk g h s p e e da n dh i 曲一r e s o l u t i o na d c s ，l ep i p e l i l l e 蚰m 嘶j r ei st l l em o s tp o p u l a ro n e r h et l l e s i sd e s i g n sa12b i ti 1 1r e s o l u t i o na 1 1 dl0 0 m h z ms 锄p l e 丘e q u e n c yp i p e l i l l ea d c ，m a i n l yt l l es 协1 c t i 】r eo f 也ea d c 、t l l ea d co f e a c h l e v e l 、t h em d a c 、m ed i g i t a lc o 玎e c t i o nc i r c u i t 锄dm es a i i l p l eh o l dc i r c 血 i nt h e 蛐r u c t u r e ，t l l e 廿l e s i si r m o d u c e s 锄u n c o m m o ns c h e m eo fc o m b i 山呜2 5 b i t p e rl e v e l ，1 5 b i tp e rl e v e la n d1 b i tp e rl e v e l m a k i n gu s eo f 吐l eb i tg e r l e r a t e d 舶mt h e l a s tl e v e lt 0c o r r e c tm el o ml e v e li no r d e rt oc e r t i 匆m ea c c u l 佻yo f d i 百瓴ls i g n a l f o rc i r c u i t sd e s i g i l ，t l l et l l e s i sd e s i 弘sas w i t c hc 印a c i t o rc o m p 姗t o rc i r c u i t 、a 铆o s t a g e 锄p l i f i e r 、ad i g 砌c o r r e c t i o nc 沁诚a 1 1 da c l o c kp u n l p - u pc n 疵t h ed e s 蜘h a s c a r r i e do u ti m p r o v e m e n to nt 、o - s t a g ea r i t l l i l l e t i c 锄p l i f i e ro ft r a d i t i o n ，i th a sa l s o o v e r c o m em ec o r n p a r a t i v e l ys l o ws h o r t c o m i n go ft 1 1 es p e e d 、) 1 7 1 t l i l eg e t t i n gv e 巧1 1 i 曲 g a i na n db a i l d 哳d t l l i nd i g i t a lc o r r e c t i o nc i r c u i td e s i g 玛t l l e ，a ya d o p ts t r i n ga d v a n c e p l a c ea n da d v a l l c ec a r r yt 0b et i e di nw e d l o c kh a l sd e s i 弘e da 1 1a d d e r ，h 丑sn o tm a d et h e a d d e rs 仃u 叽鹏b e c o m ee x c e s s i v e l yc o i n p l i c a t e dw h i l ei n l p r o v m gt l l e0 p e r a t i o ns p e e d ； t 1 1 ec l o c kp u i n p - u pc i r c 毗i su s e dt 0r e d u c e 也ec o n d u c t i n gr e s i s t a n c eo fc m o s s w i t c h e sa l l dt 1 1 ee 虢c to fc 1 1 a 珞ei n je c t i l l g 舢ld e s i g i l e dc i r c u i t sa r es i i i l u l a t e di i ls p e c t r eu l l d e rc a d e n c e 、析也t h em o d e lo f o 3 5pmb i c m o sp r o c e s s ，t h ev d di s3 3 vt h er e s u l to fs i m l l l a t i o ni i l d i c a t e st 1 1 e s e c i r c u i t sc a nm e e tt 1 1 er e q u i r e so fs y s t e m ，a l l dt h ea d cc a na c l l i e v e12 b i tc o i e r t e r p r e c i s i o n 、) i ，i t hl0 0 m h zs a n 叩1 em t e t h er e s u l to fr e s e a u r c hi i l d i c a t e st l l a tt h em o d e li n t 1 1 i st h e s i si sc o n e c t ，t h er e s u l th a sc e r t a i nv a l u eo ft l l e o r ) ，a i l da p p l i c a t i o n k e y w o r d ：p i p e l i n ea d co p e r a t i o n a ia m p l i 6 e rd i g i t a ic o r r e c t i o nm _ d a c c l o c kp u m p u p 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学分和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 处，本人承担一切的法律责任。 日期翌翌： 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生 在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保留 送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容， 可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后结合 学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。 ( 保密的论文在解密后遵守此规定) 本学位论文属于保密，在一年解密后 本人签名：整_ 导师签名：专心l 适用本授权书。 日期叫何 第一章绪论 第一章绪论 1 1 课题的目的与意义 随着通信科学与技术和多媒体技术的迅速发展，利用数字系统处理模拟信号 的情况变得非常普遍。但是数字系统的输入为数字信号，并且输出也是数字信号。 然而现实世界中的大多数物理量都是连续变化的模拟量，如温度、湿度、压力、 语音等，这些模拟量通过各种各样的传感器转换成与之对应的电压、电流或频率 等电模拟量。要用数字系统对上述电模拟量进行检测、运算和控制，就需要一个 能将模拟量转换成数字量的电路。完成这种转换的电路称为模数转换器( 知l a l o gt 0 d 硒t a lc o n v e n e r ) ，简称a d c 。模数转换器是模拟量和数字量之间的桥梁，是电 子技术发展的关键同时也是瓶颈所在。 高性能的模数转换器在现代电子工业中得到了非常广泛地应用，如雷达、音 视频信号的处理、图像处理、声纳、通信等领域均需要高性能的模数转换器来将 模拟信号转换成数字信号以便于处理。可见模数转换器性能的好坏将直接决定这 些系统的性能是否优越，所以模数转换器对于现代电子系统而言无疑是一个十分 关键的部分。对a d c 电路设计而言，速度和精度的折衷是一个主要问题【l 】，对速 度和精度的要求决定了可以采用的电路结构。当前a d c 的设计主要采用的结构 有全并行( 丑a s h ) 型、折叠内插型、过采样型、流水线( p i p e l i n e ) 型【2 】。传 统的全并行a d c 是实现模数转换最直接的方法，它结构简单，速度快，但由于 芯片面积与精度成指数增加，很难实现8 位以上的高精度。折叠内插结构可以实 现8 1 0 b i t 精度的高速模数转换器，它的比较器数目比全并行结构少，也不需要 采样保持( s h ) 电路，但折叠放大器通常需要较多的差分对管，对这些差分对 管的匹配度要求很高，因此设计难度大；_ 型a d c 具有很高的精度，但只能 应用于低频信号技术领域。流水线结构是一种既能实现高速，又能实现较高精度 的结构，同时还具有相对较低的功耗，这使得流水线a d c 得到了非常广泛地应 用。 综合考虑以上的结构可知，a d c 作为一个复杂的模拟电路系统，在设计时需 要对各方面的性能进行折衷。而流水线a d c 由于具有子区转换和流水操作等特 点，可以在实现较高精度的同时保持较高的速度和较低的功耗。因此本文研究和 设计了一个1 2 位精度和l o o m s p s 转换速度的流水线a d c ，由于c m o s 工艺中的 晶体管跨导低，寄生电容高，差分对管匹配较差，而b i c m o s 工艺中的双极晶体 管具有高速、高驱动能力的优点，所以为了实现高速转换，在需要高增益、大驱 2 1 2 位高速高精度a d c 的研究与设计 动电流的部分采用双极晶体管。该流水线a d c 采用o 3 5 “mb i c m o s 工艺模型， 电源电压3 3 v 。经过仿真验证，可以达到1 2 位的精度和1 0 0 m s p s 的转换速度。 1 2 国际国内发展状况 1 9 7 4 年硒c l l a r d oe s u a r e z 用m o s 工艺实现了一个电荷再分布型 a d c 【3 j 。此后经过3 0 多年的实验和研究，模数转换技术已经越来越成熟。a d c 的精度最高已经可以达到2 4 位，最快的转换速度达到4 0 g s p s 。由于转换速度和 精度是相互制约的，所以a d c 基本上是朝三个方向在发展：一是追求速度，牺 牲了一些精度指标，如高速a d c 的转换速度可达4 0 g s p s ，但是精度只有4 位： 二是追求高精度，牺牲了一些转换速度的指标，如- 结构的a d c 可以达到2 4 位的精度，而转换速度则很难超过1 m s p s ；三是保证速度和精度兼顾，如a d 9 4 3 0 可以达到1 2 位的精度和2 l o m s p s 的转换速度，较好的兼顾了速度和精度。 在工业界，高性能的模数转换器产品已经非常成熟。表1 1 列举了当今工业 界的一些比较有代表性的单片模数转换器产品1 4 】： 表1 1 单片a d c 的代表产品 分辨率转换速度类型 型号 b m s p s 公司 a d 9 4 3 01 22 1 0 p i p e l i n e d a d 6 6 4 51 41 0 5 p i p e l i n e d a d 7 6 2 11 63s a r a d s l 2 0 12 41- a d s l 6 0 51 65 一 t i a d c 5 5 0 01 41 2 5 p i p e l i n e d a d s 8 3 8 l1 8o 。5 8s a r a d s l 2 5 22 4 0 0 4 7 ( 串行) _ m a x l 4 4 91 01 0 5 p i p e l i n e d l x 1 0 481 0 0 0 f 1 a s h m a x i m 扒x 1 0 686 0 0f l a s h 队x 1 0 881 5 0 0f l a s h 由表1 1 可知，高精度a d c 的主要代表产品是- 型a d c ，如a d s l 6 0 5 已 经可以达到2 4 位的精度和5 m s p s 的转换速度；高速a d c 的代表产品就是全并行 结构的a d c ，全并行结构a d c 的速度已达到1 g s p s 以上，但是精度仍然限制在 8 位以下；流水线a d c 是速度和精度兼顾的代表性产品，流水线a d c 最高转换 第一章绪论 3 速度可以达到2 0 0 m s p s 以上，最高精度可以达到1 5 位。 模数转换器的主要发展趋势是向高精度、高转换速度、低功耗、单电源低电 压、单片化、极限工艺、多样工艺方向发展【5 j 。 国内在这方面起步比较晚，国内的研究机构也主要是一些研究所和高校。虽 然近几年取得了一些进步，也研制成功了一些不同结构类型的a d c ，例如复旦大 学专用集成电路和系统国家重点实验室，已流片成功低功耗的l o 位、3 3 m s p s 流 水线a d c ，清华大学微电子设计中心研制的高精度的1 3 位、5 m s p s 流水线a d c 也已流片。但是相对于国际的先进水平而言，差距还是非常巨大的。国外对a d c 的研究已经相当深入，相关的产品也早已系列化，而国内即使已经流片成功的 a d c 其技术也不很成熟，离大规模应用到工业生产中还有很长的路要走。 1 3 本文的章节安排和主要工作 第一章主要介绍了课题的意义以及国内外a d c 的发展状况。 第二章主要介绍了a d c 的基本工作原理和几种不同类型的a d c ，并简要 的介绍了a d c 的静态和动态参数。 第三章流水线a d c 的总体结构设计 在这一章里面，主要介绍了流水线a d c 的总体结构设计。首先介绍了流水 线a d c 的总体结构和工作原理；然后根据实际需要确定了本设计中流水线a d c 需要分的级数和每级的位数，并且通过比较后选择了差分结构的电荷重分配式采 样保持结构和m d a c 的结构；最后着重介绍了一下流水线a d c 中的数字校正技 术以及2 5 位级和1 5 位级的结构。 第四章流水线a d c 中关键单元电路的实现 在这一章主要做了以下的工作： ( 1 ) 在电荷重分配式结构的基础上设计了采样保持电路，并且计算了采样保 持电路中运算放大器所需的最小开环直流增益和最小单位增益带宽。 ( 2 ) 设计了流水线a d c 的第一级，包括该级中的2 5 位子a d c 、编码电路、 2 5 位m d a c 、2 5 位m d a c 中的运算放大器、共模反馈电路和时钟提升电路。 ( 3 ) 设计了流水线a d c 的第二级，包括该级中的1 5 位子a d c 、1 5 位m d a c 和运算放大器。 ( 4 ) 介绍了流水线a d c 中时钟电路的设计和带隙基准电压源的设计。 ( 5 ) 设计了延迟对准单元和数字校正电路，其中数字校正电路的设计为了满 足高速的要求，同时采用了超前进位和串行进位的技术，使得数字校正电路在明 显提高了运算速度的同时电路结构也不会变得过于复杂。 4 1 2 位高速高精度a d c 的研究与设计 第五章电路的仿真与分析 首先对流水线a d c 中的重要单元进行了仿真和结果分析，然后对整个a d c 系统进行了仿真和分析。 第六章结论和展望 对本文的设计验证所得到的结论进行了全面总结，并对一些问题进行了讨论。 第二章模数转换器概述 5 第二章模数转换器概述 2 1a d c 的基本原理 模数转换器的输入信号是在时间上和幅度上都连续变化的模拟信号，输出信 号则是在时间上和幅度上都离散的数字信号。从连续信号到离散信号的转换过程 可以被看成采样和量化的过程。在理想情况精度为无穷大时，对模拟量的每个点 都进行转换。不过在实际情况下，精度总是有限的，不可能将输入模拟信号的每 一个点都转换成数字信号，我们需要一个采样电路来对模拟输入信号进行采样， 然后将采样的结果转换成相应的数字信号【6 】。 ) j l jl 。 。 数字 上 处理器 工 = 丸) 前置滤波器采样保持量化器编码器 图2 1 模数转换器的基本框图 图2 1 给出了一个a d c 的基本原理框图【2 】，模拟信号首先经过抗混叠滤波器 ( a n t i a l i a s i n gf i l t e r ) 将信号中的高频分量滤除，实际这一功能利用模数转换器本身 的低通特性来实现。滤波器的输出送到采样保持( s 锄p l e & h o l d ) 电路。采样保持 电路有两个工作状态，首先电路对输入信号采样，然后进入保持状态后维持采样 结束时的值不变，在这段时间内完成模拟量到数字量的转换，这段时间也称为模 数转换器的转换周期。模数转换的过程由后面的量化器( q u a m i z e r ) 和数字处理器 ( d i g i t a lp r o c e s s o r ) 完成。量化器将模拟参考量分成2 n 段，n 代表转换器的精度， 输入的模拟信号落在某个段内就对应相应的输出，经过数字处理器后形成数字输 出码。其中，在采样保持阶段，根据奈奎斯特采样定理，采样脉冲的频率应大 于模拟输入信号中所包含的最高频率分量f m 戤的两倍，才可以无失真的恢复原始 模拟输入信号。但实际上，由于模数转换器的非线性失真，量化噪声等的影响， 采样频率一般取= 2 5 f m 料。 由于输入模拟信号在幅度上是连续的，所以采样得到的值是采样周期内连续 幅值上的任一点。量化过程则是把这些采样值取整为最小单位的整数倍，这个最 小单位被称为量化单位，用数字1 来表示。采样和量化过程的模数转换关系表 达式可写为：d = i n t ( 巧) ，式中v 为转换器模拟输入量，仇为转换器数字输 出量，为量化单位，i n t 为取整函数，它表明了模数转换的量化过程。量化单位 的一般表达式为：= 吆e f 2 。式中的攻e f 为参考电压，为转换器的位数即分 1 2 位高速高精度a d c 的研究与设计 辨率或精度。可得到d = 缸( 毒巧) 。这是模数转换的一般关系式，模拟输入 电压v 的范围为0 ，数字输出风的范围为0 2 一1 。 2 2a d c 的分类 随着电子科学技术的不断发展，越来越多的科技领域都需要用到模数转换器。 而不同的科技领域对a d c 的性能上的要求也会不同。如磁盘处理系统就需要高 速的a d c ，而对精度的要求并不高；在音频信号的处理方面会用到精度很高的 a d c ，但对转换速度的要求不高。所以为了适应各个应用领域的不同的要求，a d c 发展出了很多种的结构来满足不同的要求。各种不同的a d c 在噪声、误差和性 能特点各不相同，根据需要在速度和精度之间折衷。 当前a d c 按采样类型可分为n y q u i s t 采样a d c 和过采样a d c ，大多数类 型的a d c 属于n y q u i s t 采样a d c 。按转换速率可分为高速、中速、低速a d c ； 按精度可分为高精度、中等精度和低精度a d c ；按结构划分为串行a d c 、并行 a d c 和串并行a d c 。 2 2 1 全并行a d c 全并行a d c 转换器也称为f 1 础a d c m ，是目前已知速度最快的a d c 结构。 图2 2 为全并行a d c 的结构图。 v r e fv l n 图2 2 全并行a d c 结构图 数字输出码 d 0 u t 第二章模数转换器概述 7 从图2 2 可知，全并行a d c 由2 n 一1 个比较器和2 n 个电阻组成。参考电阻 梯将参考电压v r e f 分割成2 n 个参考电压，输入的模拟信号v i 。和这些电压进行比 较，输出温度计码，然后通过译码器电路将温度计码转换成二进制码或是格雷码。 与其他的a d c 相比，全并行a d c 是最快的，所有的n 位数字输出码只需通过一 次比较就能得到。而且全并行a d c 的原理非常简单，非常适合于一些对精度要 求比较低的场合【8 j 。但是当要制作一个高精度的a d c 时，这种全并行的结构就不 适合了。因为全并行结构a d c 中的比较器的个数随着精度是以2 的指数倍成长。 当精度n 8 的时候，整个电路的比较器的数目将会大于2 5 6 个，由此将直接导致 芯片的面积和功耗都会急剧的增加。而且全并行a d c 要求这些结构重复的并行 比较器之间精密地匹配，比较器数目过多会使精密地匹配很难做到，由此导致输 入失调电压( 电流) 的增大。另外，全并行a d c 还易产生离散的，不确定的输 出，即所谓的“闪烁码 。不匹配的比较器延迟会使逻辑1 变成逻辑0 ，如同温度 计中出现了一个气泡。由于译码器电路不能识别这些错误，所以就会输出不正确 的数字编码。 2 2 2 两步式a d c ( 1 w o s t e pf l a s ha d c ) 图2 3 两步式a d c 结构图 由于全并行a d c 需要大量的比较器，面积和功耗比较大，所以可以通过两 步式a d c 结构来解决这个问题1 9 】。由图2 3 可见，两步式a d c 是将转换的过程 分成两个步骤来完成：先用粗量化a d c 得到高m 位的输出信号，然后将得到的 m 位信号通过数模转换后与模拟输入信号相减，所得到的剩余信号进入细量化 a d c 得到低n 位。通常在两步式a d c 中会设置有一位的冗余用来做数字校正， 最后通过数字校正电路得到m + n 一1 位的输出数字码。 与全并行a d c 相比，两步式a d c 转换的时间相对较长，但是转换速度仍然 很快。两步式a d c 只需要2 m + 2 “一2 个比较器，减小了功耗和使用的芯片面积， 而且能够达到1 0 位以上的精度。但是两步式a d c 中的采样保持电路和放大器限 制了转换速率的提高。 1 2 位高速高精度a d c 的研究与设计 2 2 3 逐次逼近型a d c 图2 4 是逐次逼进型a d c 的结构图，由图2 4 可见，逐次逼近a d c 包括一 个比较器、一个数模转换器、一个逐次逼近寄存器和一个时序及逻辑控制单元。 逐次逼近型a d c 的工作过程大致如下：启动转换后，控制逻辑电路首先将 逐次逼近寄存器的最高位置为1 ，其他位为0 ，寄存器中的这个内容经过数模转换 v i n 图2 4 逐次逼近型a d c 结构图 得到约为满量程一半的电压值。这个电压值在比较器中与输入信号进行比较，控 制逻辑电路根据比较器的输出结果调整逐次逼近寄存器中的值，然后这个值通过 模数转换后再一次和输入信号进行比较。就这样，逐次逼近寄存器不断的进行着 比较和移位的操作，直到完成最低有效位的转换为止。这时逐次逼近寄存器中的 各位值均已确定，完成了一次对输入模拟信号的转换【l o 】。 一 由以上的分析可知；逐次逼近型a d c 在一个时钟周期内只能完成一位的转 换，要完成n 位的转换需要n 个时钟周期，所以这种a d c 的采样频率不高，输 入带宽也不大。其优点是原理简单，容易实现，没有延迟问题，适用于对转换速 度要求不高但是对精度要求比较高的场合。 2 2 4 流水线a d c 流水线( p i p e l i n e d ) a d c 转换器可以说是两步式a d c 结构的延伸，也是目 前大多数高速a d c 所采用的结构。两步式a d c 是将数字输出分成m s b 与l s b 两部分。而流水线a d c 则是迸一步将数字输出分成了更多的级，每2 位或是3 位为一级，甚至可以1 位当成一级【l 。 流水线a d c 在完成一级的转换之后将该级所得到的余量作为下一级的输入 模拟信号传给下一级，并且立即处理上一级的输出余量信号，每一级之间的时序 相差半个时钟周期。所以每一级要有足够的缓存器来储存前几次信号处理的数字 输出。如此，则每隔一级的处理时间就会有一组完整的数字输出。 流水线a d c 的原理简单，每一级的可重复性高，功耗相对较小。但是流水 线a d c 也有一些缺点：复杂的基准电路和偏置结构、输入信号穿过数级电路造 成的流水延迟较大、同步所有输出需要严格的锁存定时、对工艺缺陷敏感等。此 外，因为每级级间用于放大余量的运算放大器的开环增益和单位增益带宽是有限 第二章模数转换器概述 9 的，所以限制了流水线a d c 的精度和转换速度的进一步提高。对流水线a d c 的 更详细的讨论将在第三章中进行。 2 2 5 过采样一a d c - 型a d c 不是直接根据采样的样值大小进行量化编码的，而是根据前一 量值与后一量值的差值即所谓增量的大小来进行量化编码。也可以说它是根据信 号波形的包络线来进行量化编码的【1 2 】。 献一姗l 士仑jrfj 入1 数赫陬i ii7 u j _ j 7 i 燃i y 珊燃 氐 一噼鬯 数 字 输 出 码 图2 5 过采样a d c 结构图 从图2 5 中可以看出，以型a d c 由两部分组成，第一部分为模拟- 调 制器，第二部分为数字抽取滤波器。- 调制器以极高的采样频率对输入模拟信 号进行采样，并对两个采样值之间的差值进行低位量化，从而得到用低位数码表 示的数字信号即- 码；然后将这种- 码送给第二部分的数字抽取滤波器进行 抽取滤波，从而得到高精度的线性脉冲编码调制的数字信号。因此抽取滤波器实 际上相当于一个码型变换器。型a d c 的采样频率往往要比奈奎斯特采样频 率高出许多倍。一a d c 采用了极低位的量化器，从而避免了制造高位转换器和 高精度电阻网络的困难。因为它采用了也调制技术和数字抽取滤波，可以获得 极高的精度，同时由于采用了低位量化输出的采样高分辨率的码，不会对抽样值 幅度变化敏感，而且由于码位低，抽样与量化编码可以同时完成，几乎不花时间， 因此不需要采样保持电路，这就使得采样系统的构成大为简化。_ a d c 实际上 是以高采样频率来换取高位量化，即以速度来换精度。 它的一个突出优点是在一片混合信号c m o s 大规模集成电路上实现了a d c 与数字信号处理技术的结合而且精度可以达到2 4 位。但是当高速转换时，需要高 阶调制器；在转换速度相同的条件下，比积分型和逐次逼近型a d c 的功耗高， 而且由于转换速度比较慢，也限制了它应用的范围。 1 0 1 2 位高速高精度a d c 的研究与设计 2 3a d c 的主要性能参数 模数转换器有许多性能参数，它是选用器件的主要依据。性能参数一般分为 两类：静态特性和动态特性嘲。 2 3 1 静态性能参数 静态参数表示的是模数转换器的输入一输出特性。重要的静态参数有非线性 误差和线性误差。其中非线性误差包括积分非线性误差和微分非线性误差；线性 误差包括失调误差和增益误差【b 】。 一、积分非线性误差( i n l ：i m e g 随1n o l l l i n e a r i t ) r ) a d c 的传输特性可以近似用一条直线来表示，而且随着精度的增加，其输入 输出特性越趋近一条直线。理想a d c 的传输特性是以一系列均匀的步长由低到 高前进。正因如此，即使对理想的a d c ，也存在非线性。积分非线性误差( i n l ) 指的是实际的传输特性与理想传输特性的在垂直方向上的最大差值，它表示了实 际转移曲线偏离理想曲线的程度，以百分比或l s b 为单位，即： 肌= m a x ( 优) l f 1 为增益大于l 的情况，k 1 为增益小于1 的情况【1 4 1 。 在流水线a d c 中，产生增益误差主要是因为每一级m d a c 的级间增益不理 i o l o l o l o 如 加 叭 数字输出编码 1 2 1 2 位高速高精度a d c 的研究与设计 想造成的，级间增益与运放的开环增益有关，开环增益越大，级间增益越接近理 想值。另外，它还与电容失配有很大关系，电容匹配越好，级间增益越理想，因 此从匹配角度来讲，电容应取得越大越好。 2 3 2 动态性能参数 一、信噪比( s n r ：s i 朗a 1t 0n o i s e 姗i o ) 信噪比定义为信号功率与基带噪声功率的比值，在理想a d c 中量化噪声是 主要的噪声来源，由量化噪声引起的最大信噪比为： s 净( 6 0 2 n + 1 7 6 ) d b ( 2 3 ) 其中n 为a d c 的精度，可见精度每增加一位，信噪比就增加6 0 2 d b 。在实际中， 除了量化噪声，还有其他噪声源也会引起s n r 下降。 二、信噪失真比( s n d r ：s i g n a ln o i s ed i s t o r t i o n 胁e ) 信噪失真比表征了由于噪声，量化误差，谐波失真等引起的性能下降情况。 s n d r 定义为基波的信号功率与所有噪声和谐波失真功率之和的比值。 s n d i 之i2 0 1 0 9 1 0 ( a 信号 r m s 】a 所有噪声+ 谐波失真 r m s 】) ( 2 4 ) 通常计算时考虑第二次到第九次谐波失真的功率。 三、有效位( e n o b ：e 能c t i v en 1 1 工 曲e ro fb i t s ) 有效位的测量基于输入满幅正弦波信号时a d c 的s n d r 的测量，定义为： 删：塑二! ：z 鱼 ( 2 - 5 ) 6 0 2 e n o b 的测量与输入信号的频率和幅度有关。在小信号幅度时，a d c 的性能受量 化噪声的限制，幅度增大时，失真将会起主要作用。 四、无杂散动态范围( s f d r ：s p u r i o u sf r e ed y n a m i ci 己a n g e ) 无杂散动态范围是指信号的均方根幅值与频谱分量峰值的均方根幅值的比 值。这个频域峰值可能是噪声，也可能是谐波。计算s f d r 时，只要对信号做频 谱分析，测出信号的幅度和噪声与谐波中最高的一个尖峰之间的距离。 s f d r 是模拟输入信号幅度和输入信号频率的函数，也与被测转换器的采样 频率有关。在一个设计良好的系统中杂散信号分量就是最大谐波失真分量，s f d r 对于转换电路来说是一个十分重要的参量，因为噪声和谐波是限制转换电路动态 范围的主要因素。 第三章流水线a d c 的总体结构设计 1 3 第三章流水线a d c 的总体结构设计 3 1 流水线a d c 的结构和工作原理 流水线a d c 由多级结构和功能相似的子电路组成，采用多个低精度的全并 行a d c 对输入的采样信号进行分级量化，然后将各级量化结果结合起来，构成 高精度的数字输出。一个1 2 位流水线a d c 的系统结构框图如图3 1 所示： 1 2 位 数字 输出 图3 。l 流水线a d c 的系统结构框图 由图3 1 可见，流水线a d c 由采样保持电路( s h ) 、n 级流水线转换电路、 数字校正电路、带隙基准电路和时钟管理电路组成。流水线a d c 的工作流程大 致如下：首先，v 玳+ 和v 一是差分输入的模拟信号，采样保持电路对这个输 入的模拟信号进行采样，并将采样的结果送入n 级的流水线单元进行分级量化处 理，量化处理后各级输出的数字信号再通过一个数字校正单元进行校正，从而得 到最终的1 2 位数字输出。此外，带隙基准电路是流水线a d c 中的一个重要模块， 它的主要作用是提供一个与电源和工艺无关，具有特定温度特性的直流电压或电 流，用于产生a d c 中的各种偏置电压和电流，它的温度稳定性和抗噪声能力是 影响a d c 转换精度的关键因素。时钟管理电路的主要作用是将输入的时钟信号 转换成两相不交叠时钟，这两个不交叠的时钟信号将用于控制s h 电路和各级流 水线单元在采样相和保持相之间切换工作。本文完成的工作主要集中在n 级流水 线单元和数字校正单元的设计实现。 一个n 级流水线a d c 的结构如图3 2 所示： 1 4 1 2 位高速高精度a d c 的研究与设计 图3 2n 级流水线a d c 结构框图 图3 2 是图3 1 中的采样电路、n 级流水线单元和数字校正单元三部分的更 详细的结构图。由图3 2 可知，模拟输入信号经过采样保持电路进行采样，采样 的结果先送入第一级m 位的子a d c 进行量化，得到温度计码。随后温度计码被 送到m 位的子d a c 中，得到一个与之对应的模拟电平，该模拟电平被送入求和 电路。采样后的输入信号在减去这个由子d a c 产生的模拟信号后得到一个余量 信号，这个余量信号经过级间放大器放大固定的倍数后作为下一级的输入信号送 入下一级。这个过程需要重复n 一1 次，最后一级一般是一个标准的全并行a d c 的结构。另外，温度计码还要经过一个简单的编码电路变成m 位的二进制码或是 格雷码。 在c m o s 工艺中，应用开关电容电路技术，可将流水线子级电路中的采样保 持s h 、数模转换d a c 、模拟减法和放大等功能用一个m d a c ( 1 订u l t i p l y i n gd a c ) 模块实现，m d a c 也叫乘法数模转换器。m d a c 通常用差分形式实现，因为差分 电路可以避免共模信号干扰，并将信号的幅度提高一倍【l 6 1 。 流水线a d c 在转换的过程中，奇数级和偶数级分别工作在两种模式下，也 就是当奇数级工作在保持模式时，偶数级就工作在采样模式，当奇数级工作在采 样模式的时候，偶数级就工作在保持模式，从而奇数级和偶数级的工作模式不停 地切换就形成了流水线的工作方式。这种奇数级和偶数级之间工作模式的切换是 通过两相不交叠时钟来控制的。这样做的好处就是能够使所有级同时进行信号处 理，减少了流水线a d c 的响应时间【l7 。每一级得到的m 位数字输出由于在时序 第三章流水线a d c 的总体结构设计 1 5 上存在一个先后的关系，所以每一级的输出均需通过一个延迟寄存器来将各级输 出的数字信号进行对齐，对齐后的数字信号通过数字校正电路得到最终的总的数 字输出，从而完成了一次模拟采样信号的转换。由于通常会在各级增加供数字校 正时使用的冗余位，所以最终的数字输出的位数应该小于n m 位。 通过以上的分析可以看到，流水线a d c 具有明显的优点，流水线a d c 总体 的工作模式是串行的，但是每一级的子a d c 都是全并行结构的，所以处理模拟 信号的速度会很快。而且由于采用了数字校正技术，可以将非理想因素的影响减 至最小，所以相对于全并行的a d c 而言，流水线a d c 能够实现较高的精度，而 且对于每一级的电路而言其性能的要求都不会很苛刻。 不过流水线a d c 也有缺点，每一个模拟的采样信号都要经过数级电路后才 能得到结果，这就造成了流水线延迟，使得流水线a d c 的响应时间比较长。而 且由于每级之间都要使用一个级间放大器，电路对该运算放大器的开环直流增益 和单位增益带宽的要求都非常高，否则无法达到较高的精度和转换速度。 3 2 流水线a d c 的整体结构的确定 3 2 1 级数及每级位数的确定 对于流水线a d c 来说，采样保持电路和第一级m d a c 电路是最重要的，也 是性能要求最高，设计难度最大的。因为模拟信号经过采样保持电路和第一级 m d a c 时要求误差尽可能的小，采样保持电路和第一级m d a c 产生的一个很小 的误差在经过后面多级的逐级放大后到最后一级时这个小的误差可能已经放的很 大了，这个放大后的误差有可能导致比较器比较错误。而对于后面各级的m d a c 所产生的误差而言，由于只经过较少级数的放大，所以允许存在的误差也就相对 较大，也就是说第一级以后的各级m d a c 的设计要求是逐级降低的。 目前国内外的流水线a d c 在结构上都采用的是第一级和最后一级多位，而 其他各级1 5 位的结构。因为第一级取多位输出的话，可以大大提高a d c 的线性 度，简单的说，就是因为第一级输出的数字信号是最终转换结果中最高的几位， 所以第一级取多位输出可以很好的保证最终整个a d c 的精度。而且第一级每增 加一位，就可以大大减小后面各级的负载电容。当然第一级的位数如果过多也会 使得采样保持电路的负载非常大，对第一级a c 中运放速度的要求也就会变得 非常高。而且第一级的位数过多也会使第一级中的比较器的最大允许失调电压变 小，使得第一级中的比较器变得更难设计。 由于本设计中要实现的是一个采样频率为1 0 0 m h z ，精度为1 2 位的流水线 a d c ，1 0 0 m h z 的采样频率对运放的速度要求很高，如果第一级的位数过多的话， 1 6 1 2 位高速高精度a d c 的研究与设计 那么第一级m d a c 的实现难度将会非常大，但是第一级的位数过少的话又不能拥 有较高的线性度【1 8 。19 1 。综合考虑以上的各种限制因素，为了保证模数转换器既能 达到所要求的转换速度，同时又能拥有较高的线性度，决定将第一级的精度定为 2 5 位，其余各级的精度定为1 5 位和1 位。在确定了流水线每级的精度之后，流 水线的级数就可以得到确定。由于所需设计的a d c 的精度是1 2 位，对于实现1 2 位精度的流水线a d c 而言，一种传统的做法就是分成1 0 级，也就是第一级为2 5 位，2 9 级为1 5 位，最后一级是一个2 位精度的全并行a d c 。由于最后一级没 有数字校正，所以对最后一级中比较器的精度要求比较高，增加了设计的难度， 而且最后一级输出的最低位由于没有下一级进行数字校正，所以这一位数字输出 的精度也不够稳定。 因为数字校正电路的功能就是将每一级输出的最高位和前一级输出的最低位 进行错位相加而得到最终的1 2 位数字输出，而每一级的数字输出都是由该级的子 a d c 产生的。基于数字校正的原理对传统的1 0 级结构进行改进，将第1 0 级由2 位改为1 5 位，并且在第1 0 级后面增加一个精度为1 位的第1 1 级，就可以得到 本设计中使用的1 1 级流水线结构，该结构如图3 3 所示。其中第1 级流水线输出 为2 5 位，实际有效位是2 位，2 1 0 级输出为1 5 位，每级的有效位为1 位，第 1 1 级输出为1 位。既降低了第1 0 级中比较器的设计难度，也可以用第1 l 级产 生的一位数字输出来对第1 0 级的最后一位数字输出进行校正。 1 2 b i t 数输m 图3 3 本设计采用的流水线a d c 结构图 相对于最后一级采用2 位全并行子a d c 的传统结构来说，这种改进后的1 l 级结构保证了总的数字输出中的最后一位的准确性，提高了整个a d c 性能的稳 定性，降低了比较器的设计难度，使设计更加模块化，因为只需要设计一个2 5 位结构的电路和一个1 5 位结构的电路，而不需要再设计一个用于最后一级的2 第三章流水线a d c 的总体结构设计 1 7 位全并行结构的电路，简化了设计的复杂度。 3 2 2 采样保持电路结构的选择 流水线a d c 最前端的采样保持电路通常和其它各级集成在一起，它将连续 的模拟输入信号转换成离散的模拟信号，并在保持相保持这个离散的模拟信号值。 采样的频率直接决定了流水线a d c 的转换速度，根据奈奎斯特采样定理，采样 频率