（微电子学与固体电子学专业论文）ip核及其集成技术的研究.pdf

i p 核及其集成技术的研究 摘要 随着超大规模集成电路工艺的发展，电路规模越来越大、电路设计的复杂 度越来越高，系统芯片( s o c ，s y s t e m o na c h i p ) 成为微电子技术的发展方向。 其中的一项关键技术就是基于i p 核( i p ，i n t e l l e c t u a lp r o p e r t y ) 的设计及重用 技术。 本文采用自上而下的设计方法，讨论了基于i p 核的s o c 设计与集成技术。 论文的主要： 作包括以下三个部分： 1 论文设计了一个i p 软核一一i i s ( i n t e r i cs o u n d ) 接口电路。文中详细 地讨论了i i s 接口电路的总线、内侧协议、r t l ( r e g i s t e r t r a n s f e r l e v e l ) 设计、 r t l 级仿真和综合。 2 论文设计了一个3 2 位c p u 硬核i p 一一c c o r ec 3 1 0 。文中提出了一种 后端设计的新方法，即p h y s i c a lc o m p i l e r 综合和s i l i c o ne n s e m b l e 布局布线有 效结合的设计流程。 3 论文讨论了c c o r e 与i i si p 软核的集成。文中提出了一种基于状态机 的i p 封装方法。 本文除了介绍的设计方法和设计技巧，还做了一些有益的实验，使用到许 多流行的e d a 工具，如c a d e n c e 公司的v e r i l o g - x l 、s i l i c o ne n s e m b l e ，s y n o p s y s 公司的d e s i g nc o m p i l e r 、p h y s i c a lc o m p i l e r 等。其中，c 3 1 0 硬核i p 的设计结 果成功通过了s m i c0 1 8 u m 的m p w 流片验证： 关键词：系统芯片知识产权系统总线外设总线系统集成 s t u d yo f i pc o r ea n di n t e g r a t i o nt e c h n i q u e a b s t r a c t w i t ht h ed e v e l o p m e n to fv e r yl a r g es c a l ei n t e g r a t e dc i r c u i tm a n u f a c t u r i n g p r o c e s s ，t h e c i r c u i ts c a l ei n c r e a s e s l a r g e r a n d l a r g e r ，t h ed e s i g nc o m p l e x i t y b e c o m e sm o r es e r i o u s ，a n ds o cb e c o m e st h em a i nt r e n d o n ek e yt e c h n i q u ei si p d e s i g na n dr e u s e b a s e do nt o p - d o w nd e s i g nm e t h o d ，t h et h e s i sd i s c u s s e si p ss o c d e s i g na n d i n t e g r a t i o nt e c h n i q u e t h et h e s i sc o n s i s t so ft h r e ep a r t s ： 1 t h et h e s i sd e s i g n sa ni i s ( i n t e r - i cs o u n d ) i p , w h i c hi n t r o d u c e si i si n t e r f a c eb u s a n di t sp r o t o c o li nd e t a i la n d p e r f o r m sr t l l e v e ls i m u l a t i o na n dl o g i cs y n t h e s i s 2 t h e n ，t h et h e s i si n t r o d u c e sa3 2 - b i te m b e d d e dm i c r o d r o c e s s o rh a r di p , c c o r e c 310 t h et h e s i sp r o p o s e dan e wb a c k e n dd e s i g nm e t h o d ，w h i c hi s ad e s i g n f l o wc o m b i n e sp h y s i c a lc o m p i l e ra n ds i l i c o ne n s e m b l e e f f e c t i v e l y 3 f o l l o w i n gt h i s ，t h et h e s i sd i s c u s s e st h ei n t e g r a t i o no fc c o r ea n di i ss o f ti p a ni pp a c k a g em e t h o db a s e do nf i n i t es t a t em a c h i n e i sp r o p o s e d e x c e p t f o r d e s i g nm e t h o d o l o g y a n d t e c h n i q u e ，s o m ec o m p r e h e n s i v e e x p e r i m e n t s a r e p e r f o r m e d t h e s ee x p e r i m e n t s u s es o m ee d a t o o l s ，i n c l u d i n g f u n c t i o n a ls i m u l a t i o nw i t hc a d e n c e sv e r i l o gx l ，l o g i cs y n t h e s i sw i t hs y n o p s y s s d e s i g nc o m p i l e r t h ec 3 10h a r di ph a sb e e nt a p e do u to ns m i c0 18 u r n ，a n dt h e t e s tr e s u l ts a t i s f i e dr e q u i r e m e n t ss u c c e s s f u l l y k e yw a r f l s ：s y s t e mo nac h i p i n t e l l e c t u a l p r o p e r t ys y s t e mb u sp e r i p h e r a l b u s i n t e g r a t i o n 独创性声明 本人声明所是交的学位论文是本人在导师指导下进行的研究：r 作及取得的研究成果。据我所 知，除了文中特别加以标志和致谢的地方外。论文中不包含其他人已经发表或撰写过的研究成果 也不包含为获得佥胆些叁翌或其他教育机构的学位或证书而使用过的材料。与我一同工作 的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。 学位论文作者签字：、 k 砍历签字日期：u 年u 月叶日 学位论文版权使用授权书 本学位论文作者完全了解盒妲点些厶堂有关保留、使用学位论文的规定，有权保留并向 国家有关部门或机构送交论文的复印件和磁盘允许论文被查阅或借阅。本人授权盒妲王些盍 堂一可以将学位论文的全部或部分论文内容编入有关数据库进行检索，可以采用影印、缩印或扫 描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文者签名 讥- 以 导师签名 签字日期： 6 u 年乒月研臼 签字日期 i 学位论文作者毕业后去向： 工作单仲： 通讯地址： 挑产荔 叶年叶月7p 电话： 邮编： 致谢 本论文是在导师刘声雷副教授、高明伦教授的悉心指导下完成的。刘 老师和高老师不仅学识渊博、治学严谨，而且诚恳待人、诲人不倦。刘老 师和高老师对科学的认真态度和崇高的品德是我永远学习的楷模，并将使 我终身受益。衷心感谢导师的培养、支持和教诲! 感谢胡永华老师对我的悉心指导，使得论文能够顺利完成。 感谢周干民、曹华锋、王晓蕾和刘聪对我工作和学习的关心和帮助。 感谢合肥工大微电子设计研究所潘老师、邓红辉老师、林微和杜艳英 的热情支持。 感谢微电子设计研究所所有同仁陪我度过三年美好时光。 感谫 我的父母多年来的培养、帮助、关心和支持。 感谢所有关心、支持和帮助过我的老师、同学和朋友们! 作者：杨依忠 2 0 0 4 年4 月 第一章绪论 1 1 微电子技术发展概述 1 9 5 8 年，采用硅平面工艺的集成电路( i c ，i n t e g r a t e dc i r c u i t ) 诞生，1 9 5 9 年，第一个只有四个晶体管的集成电路被设计出来，而到了1 9 9 7 年，一个芯片 上可集成的品体管数目高达4 0 亿个。3 0 多年来集成电路及时发生了惊人的变 化，它经历了小规模( s s i ) 中规模( m s l ) 、大规模( l s i ) 、超大规模( v l s i ) 阶段和特大规模u l s i ( u l t r al a r g es c a l ei n t e g r a t i o n ) 阶段。在集成电路工业界， 特征尺寸( f e a t u r es i z e ) 、硅圆品片的直径和动态随机存储器( d r a m ) 的存储量被 用来评价集成电路技术的发展水平。表1 1 列出了从1 9 9 5 年到2 0 1 0 年集成电 路技术的发展情况和展望。 表1 - l 集成电路技术的发展情况和展望 年代 1 9 9 51 9 9 82 0 0 12 0 0 42 0 0 72 0 l o 特征尺寸( p m ) 0 3 50 2 5o 1 8o 1 30 1 00 0 7 d r a m 容量( 位芯片) 6 4 m2 5 6 m1 g4 g1 6 g6 4 g 微处理器尺寸( m m 2 ) 2 5 03 0 03 6 04 3 05 2 06 2 0 d r a m 尺( m m 2 ) 1 9 02 8 04 2 06 4 09 6 01 4 0 0 逻辑电路晶体管密度 4 m7 m1 3 m2 5 m5 0 m9 0 m ( 晶体管数c m 2 ) 高速缓冲器( 位c m 2 ) 2 m6 m2 0 m5 0 ml o o m3 0 0 m 最大硅圆晶片尺寸2 0 02 0 03 0 03 0 04 0 04 0 0 ( m m ) 目肓铲电路进入千万门、深亚微米( d s m ，d e e ps u b m i c r o n ) 时代。主要研 究领域包括深亚微米设计方法学、可测性综合、低功耗设计等。基于 i p ( i n t e l l e c t u a lp r o p e r t y ) 的设计重用和软硬件协同设计( h a r d w a r e s o f t w a r e c o - d e s i g n ) 为主要内容的系统：占片( s o c ，s y s t e m o nac h i p ) 成为热点。由于单片 系统级芯片设计在速度、功耗、成本上和多芯片系统相比占有较大的优势。另 外电子系统的专用性对不同的应用，要求有专用的系统。因此发展s o c 设计在 未来的集成电路设计业中将有举足轻重的地位。 1 2e d a 技术的发展及特点 现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势， 而且产品更新换代的步伐也越来越快，实现这种进步的主要原因就是生产制造 技术和电子设计技术的发展。前者以微细加工技术为代表，目前已进展到深亚 微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管；后者的核心就是 e d a ( e l e c t r o n i cd e s i g na u t o m a t i o n ) 技术。e d a 是指以计算机为工作平台， 融合了应用电子技术、计算机技术、智能化技术最新成果而研制成的电子c a d ( c o m p u t e ra i d e dd e s i g n ) 通用软件包，主要能辅助进行三方面的设计工作： i c 设计，电子电路设计以及p c b ( p r i n t e dc i r c u i tb o a r d ) 设计。没有e d a 技术的 支持，想要完成上述超大规模集成电路的设计制造是不可想象的，反过来，生 产制造技术的不断进步又必将对e d a 技术提出新的要求。 1 2 1e d a 技术的发展 如图1 1 所示，e d a 技术大致经历了三个阶段 鹳勘+ 酗鹛 9 0 年代 i 8 0 年代：年代 高级e d a；初级e d a ! e c a d 图i i 集成电路e d a 技术的发展情况 七十年代为c a d 阶段。这一阶段人们开始用计算机辅助进行i c 版图编 辑和p c b 布局布线，取代了手工制作，产生了计算机辅助设计的概念。 八十。年代为c a e ( c o m p u t e r a i d e de n g i n e e r i n g ) 阶段，与c a d 相比，除 了纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通 过电气连接网络表将两者结合在一起，以实现工程设计，这就是计算机 辅助工程的概念。c a e 的主要功能是：原理图输入，逻辑仿真，电路分 析，自动布局布线，p c b 垢分析。 九十年代为e s d a ( e l e c t r i c a ls y s t e md e s i g na u t o m a t i o n ) 阶段。尽管 c a d c a e 技术取得了巨大的成功，但并没有把人从繁重的设计工作中 彻底解放出来。在整个设计过程中，自动化和智能化程度还不高，各种 e d a 软件界面千差万别，学习使用困难，并且互不兼容，直接影响到设 计环节间的衔接。基于以上不足，人们开始追求贯彻整个设计过程的 自动化，这就是e s d a 即电子系统设计自动化。 1 2 2e d a 技术的特点 e s d a 代表了当今电子设计技术的最新发展方向，它的基本过程是：设计 人员按照“自顶向下”的设计方法( 从系统设计入手，在顶层进行功能方框图 的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层 次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具生成具体 2 门电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路) ，对整 个系统进行方案 发计和功能划分，系统的关键电路用一片或几片专用集成电路 ( a s i c ，a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t s ) 实现，然后采用硬件描述语 言( h d l h a r d w a r ed e s c r i p t i o nl a n g u a g e ) 完成系统行为级设计，最后通过综 合器和适配器生成最终的目标器件。这样的设计方法被称为高层次的电子设计 方法。其特点包括以下几个方面。 采用硬件拙述语占 硬件描述语言( h d l ，h a r d w a r ed e s c r i p t i o nl a n g u a g e ) 是一种用于设计硬 件电予系统的计算机语占，它用软件编程的方式来描述电子系统的逻辑功能、 电路结构和连接形式，适合大规模系统的设计；包括系统行为级、寄存器传输 级和逻辑门级多个设计层次：支持结构、数据流、行为三种描述形式的混合描 述；另外，采用硬件描述语言+ 设计具有公开可利用性、设计与工艺的无关性、 便于设计的复用、交流、保存和修改等优点。因此h d l 几乎覆盖了以往各种 硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用h d l 来完成。 高层综合和优化 为了能更好的支持自上而下的设计方法，现代的e d a 工具能够在系统级 进行综合和优化，这样就缩短了设计的周期。提高了设计的效率。 并行i 程 并行工程( c e ，c o n c u r r e n te n g i n e e r i n g ) 是指一种系统化的、集成化的、 并行的产品及相关过程的开发模式( 相关过程主要指制造和维护) 。现代的e d a 工具都建立了并行工程框架的开发环境，以适应现代电子系统设计开发的特点。 这样的e d a 开发工具支持多人同时并行的进行设计。 系统框架结构 。 e d a 系统框架结构( f r a m e w o r k ) 是一套配置和使用e d a 软件包的规范，目 前主要的e d a 系统都建立了框架结构，如c a d e n c e 公司的d e s i g nf r a m e w o r k ， m e n t o r 公司的f a l c o nf r a m e w o r k 等。这些框架结构都遵守国际c f i ( c a d f r a m e w o r k i n i t i a t i v e ) 组织制定的统一技术标准。f r a m e w o r k 能将来自不同e d a 厂商的工具软件进行优化组合，集成在一个易于管理的统一的环境之下，而且 还支持任务之间、设计师之间在整个产品开发过程中实现信息的传输与共享， 实现资源共享，这也是并行工程和自上而下设计方法的实现基础。 1 3s o c 和i p 复用技术 1 3 1s o c 与i p 产业的出现 随着v l s i 工艺技术的发展，器件特征尺寸越来越小，芯片规模越来越大， 从而造成设计水平的发展远远跟不上工艺发展的速度，图l 。2 给出了工艺技术发 展与i c 设计效率之间的剪刀差示意。因此系统芯片( s o c ) 是微电子技术当前 最迫切的发展方向，也是超大规模集成电路( u l s i ) 发展的必然趋势和主流，它 以超深亚微米( v d s m ，v e r yd e e ps u b - m i c r o n ) 工艺和i p 核复用( i p r e u s e ) 技术为支撑。 星 慕 墼 血墨 留 q 堑 墒 堰- j 7 集成规模增长 肜 一 一r 彳一“ 么多l 设霁瓶长 t 。p _ 设计复用 1 3 2s o c 与i p 产业的发展 1 9 9 7 年，c i c c ( c u s t o mi cc o n f e r e n c e ，专用i c 国际年会) 的“单元建库” 论文分册首次出现有关i p 的报道，而第二年c c i c 年会的i p 论文数量已发展 到三个分册。同年，“半导体战略论坛9 8 ”( s i l i c o ns t r a t e g i e s 9 8 ) 则组织了i p 4 专题国际研讨会。到1 9 9 9 年更进一步发展到“a s i cs t a t u s 9 9 ”的论文总量的 三分之一是讨论i p 的文章。最著名的微电子国际年会“半导体战略论坛” ( s i l i c o ns t r a t e g i e s ) 于1 9 9 8 年3 月1 6 用1 7 日在美国加州的硅谷( s a nj o s e ) 召开，并以i p 产业的现状和发展为大会专题。共有4 8 个全球最著名的微电子 公司的主要负责人作了大会发言，声势之盛堪称史无前例。这些i c 业界的主要 学术年会历来是集成电路领域的风向标，具有方向性的指导意义，它们从另一 个角度展示了i p 产业迅猛的发展势头。 在国外，i p 专营公司也罔见增多。目| j 仃自主开发和经营i p 核的公司有英 国的a r m ( a d v a n c e dr i s cm a c h i n e ) 、a m p h i o n 以及美国的d e s o c 等。以a r m 公司为例，从1 9 8 5 年开发出第一块r i s c ( r e d u c e di n s t r u c t i o ns e tc o m p u t e r ) 处理器i p 模块，到1 9 9 0 年首次将其i p 专利权转让给a p p l e 公司，一直到2 0 0 0 年全球共有诸如i b m 、t i 、p h i l i p s 、n e c 、s o n y 等几十家公司采用其i p 核开 发自己的产品只用了不到l5 年的时间。 在国内，i p 产业的发展状况从目前情况看，产业规模较小，在i p 的开发 和应用方面做的不够。现有的工艺线基本上是“裸”线，除流片加工外，不能 为设计提供任何条件，但近年来国家已经在i p 产业上也有了很大的动作。科技 部于2 0 0 0 年启动了“十五”国家8 6 3 计划超大规模集成电路s o c 专项工作。 希望初步建成具有自主知识产权、品种较为齐全和管理科学的国家级i p 核库： 掌握国际水平的s o c 软硬件| 办同设计、i p 核复用和超深亚微米集成电路设计的 关键技术。我国i p 产业正在从概念阶段向实用阶段过渡。 1 ，3 ，3s o c 设计 s o c 技术的出现表明微电子正由电路集成向系统集成发展。系统集成不仅 仅是很多龟。路的简单的二次集成，丽是在设计时就从系统功能和性能出发，结 合芯片结构，软件硬件协同设计，在更高层次上发展芯片技术，实现算法与芯 片的相结合，引入新的系统结构，给信息处理系统带来革命。 1 3 3 1 s o c 设计特点 集成电路芯片在容量上的指数级增长和特征尺寸的指数级缩小，对s o c 的 设计技术提出了前所未有的挑战。与传统的i c 设计技术和方法相比，系统级的 设计具有以下五个不同的特点： 1 规模大、结构复杂。 数百万门乃至上亿个元器件设计规模，而且电路结构还包括m p u 、s r a m 、 d r a m 、e p r o m 、闪速存贮器、a d c 、d a c 以及其它模拟和射频电路。要求设 计起点比普通a s i c 高，不能依靠基本逻辑、电路单元作为基础单元，而是采 用被称为知识产权( i p ) 的更大的部件或模块。在验证方法上要采用数字和模 拟电路在一起的混合信号验证方法。为了对各模块特别是i p 能进行有效的测 试，必须进行可测性设计。 2 速度高、时序关系严密 高达数百兆的系统时钟频率以及各模块内和模块问错综复杂的时序关系， 给设计带来了多问题如时序验证、低功耗设计以及信号完整性和电磁干扰、 信号串扰等高频效应。 3 深亚微米的影响 系统级芯片多采用深亚微米工艺加工技术，在深亚微米时走线延迟和门延 迟相比变得不可勿视，并成为主要因素。再加之系统级芯片复杂的时序关系， 增加了电路中时序匹配的困难。深亚微米工艺的十分小的线间矩和层间距，线 间和层闾的信号耦合作用增强，再加之十分高的系统工作频率，电磁干扰、信 号串扰现象，给设计验证带来困难 4 设计抽象层次的提高 由于芯片上要实现的功能繁多，有些功能要用硬件实现，有些功能要用软 件实现，功能模块之间的关系也特别复杂，这就需要在更高的设计层次上来进 行i c 设计。 5 先进的体系结构评估技术 一个电子系统通常包括软件部分和硬件部分，在系统级设计技术中，硬件 和软件是并行设计的。在设计的初期，系统中的任何一个功能模块是由硬件还 是由软件来实现还没有确定。在完成系统功能的定义后，需要对系统进行硬件、 软件划分，即确定系统的哪一一部分功能由硬件来实现，哪一部分功能由软件来 实现。在这个阶段，需要运用具有评估技术的软硬件划分工具，分析相关的评 估数据，以完成系统硬件和软件的划分工作。 1 3 3 2s o c 设计技术 1 设计再利用技术 数百万门规模的系统级芯片设计，不能一切从头开始，要将设计建立在较 高的层次上。需要更多地采用i p 复用技术，只有这样，才能较快地完成设计， 保证设计成功，得到价格低的s o c ，满足市场需求。 设计再利用是建立在芯核( c o r e ) 基础上的，它是将已经验证的各种超 级宏单元模块电路制成芯核，以便以后的设计利用。目前设计复用方法在很大 程度上要依靠固核，将r t l 级描述结合具体标准单元库进行逻辑综合优化，形 成门级网表，再通过布局布线工具最终形成设计所需的硬核。 随着工艺向0 1 8 微米或更小尺寸发展，使系统级芯片更大更复杂。这种综 合方法将预到新的问题，因为，需要精确处理的不是门延迟而是互连线延迟。 再加之数百兆的时钟频率，信号间时序关系十分严格，因此使系统级芯片设计 6 从电路设计转向系统设计，设计重心将从逻辑综合、门级布局布线、后模拟转 向系统级模拟，软硬件联合仿真，以及若干个芯核组合在一起的物理设计。 2 低功耗设计 系统级芯片因为百万门以上的集成度和数百兆时钟频率下工作，将有数十 瓦乃至上百瓦的功耗。巨大的功耗给使用封装以及可靠性方面都带来问题，因 此降低功耗的设计是系统级芯片设计的必然要求。设计中应从多方面着手降低 芯片功耗。 ( 1 ) 采用空闲( i d le ) 模式和低功耗模式，在没有什么任务的情况下使系 统处于等待状态或处于低电压低时钟频率的低功耗模式。采用可编程电源是获 取高性能低功耗的有效方法。 ( 2 ) 在电路组态结构方面尽可能少采用传统的互补式电路结构，因为互补 电路结构每个门输入端具有对p 、n m o s 管，形成较大的容性负载，c m o s 电路工作时对负载电容开关充放电功耗占整个功耗的百分之七十以上，因此深 亚微米的电路结构组态大多选择低负载电容的电路结构组态。 ( 3 ) 低功耗的逻辑设计，对于电路中那些速度不高或驱动能力不大的部位 可采用低功耗的门，以降低系统功耗。 ( 4 ) 采用低功耗电路设计技术。 3 可测性设计技术 系统级芯片是将芯核和用户自己定义的逻辑一起集成，芯核深埋在芯片中， 芯核不能事先测试。只能在系统级芯片被制造出来后作为系统级芯片的一部份 和芯片同时测试。因此对系统级芯片测试存在许多困难，首先是芯核是别人的， 选用芯核的设计者不一定对芯核十分了解，不具备对芯核的测试知识和能力。 再加之芯核深埋在芯片之中，不能用测试单个独立芯核的方法去处理集成后的 芯核测试。只能通过某种电路模块的接入将芯核和外围铡试资源接通，常用的 方法有以下几种： ( 1 ) 并行直接接入技术，它是将芯核的i o 端直接接至芯片的引出端，或 者通过多路选择器实现芯核i o 端和芯片引出端公用。 ( 2 ) 串行扫描链接入法，本方法是在芯核四周设置扫描链，使芯核的所有 i o 都能问接的与周围接通。通过扫描链，可以将测试图形传至测试点，也可 以将测试响应结果传出。 ( 3 ) 接入功能测试机构，这种方法是在芯核周围接入逻辑模块以产生或传 播测试图形。片上自测试是其中一种，在片上接入测试资源，实现对特定芯核 的测试。 4 软硬件协同设计技术 s o c 的设计将包括嵌入式操作系统、嵌入式系统程序和应用程序的开发： 软件与硬件的划分、协同设计、协同仿真；电路的综合、布局布线等等。s o c 设计需要从系统出发，进行统一的系统功能定义与描述，采用系统级软硬件协 同设计方法，在系统级上比较不同实现结构的选择对产品性能的影响，从而进 行设计的权衡。 5 深微米s o c 的物理综合技术 由于深亚微米时互连线延迟是主要延迟因素，而延迟又取决于物理版图。 因此传统的自上而下的设计方法只有在完成物理版图后才知道延迟大小。如果 这时才发现时序错误，必须返回前端，修改前端设计或重新布局，这种从布局 布线到重新综合的重复设计可能要进行多次，才能达到时序目标。随着特征尺 寸的减少，互连线影响越来越大。传统的逻辑综合和布局布线分开的设计方法 已经无变得无法满足设计要求。必须将逻辑综合和布局布线更紧密的联系起来， 用物理综合方法，使设计人员同时兼顾考虑高层次的功能问题、结构问题和低 层次上的布局布线问题。物理综合过程分为初始规划、r t l 规划和门级规划三 个阶段。 6 设计验证技术 设计验证是发计工作中十分重要的一环，电路规模越大系统越复杂占用验 证时间越长。 模拟电路模拟需要晶体管级模型，大部分模拟工具都是从s p i c e 衍生出来， 由于要求解电路方程，电路越复杂模拟时间越长；另一方面深亚微米系统级芯 片线网延迟超过门延迟，工作频率数百兆，信号间的串扰，信号完整性分析也 必须通过晶体管级的模拟才能确定。而数字信号模拟只需逻辑模型，模拟速度 快，规模大。由此看来，物理设计后提取各模块晶体管和连线参数，首先进行 模块级验证，在此基础上再通过支持多种不同模型的模拟器联合模拟以解决 s o c 设计中的验证问题。 1 3 3 3 基于i p 的s o c 设计流程 鉴于以上有关s o c 设计的特点及技术，s o c 设计从一定意义上说是一个软 硬件协同设计和i p 复用的过程，因此s o c 设计不是从零开始而是一个i p 集成 的过程。按照主流的数字集成电路的设计方法，仍然要进行总体的r t l 设计， 在这一步进行一些接e l 的设计并将已有的i p 进行互连，完成一个完整的顶层描 述，然后再进行综合和布局布线，完成物理的实现。如图卜3 所示。 然而这只是一个理想的设计流程。实际上，i p 重用并非我们想象的可以有 效和自由的“拼装”到一个系统芯片中去。首先就不同形式的i p 想要集成在一 个系统中就会面临许多问题；而大量来自于不同部门的i p “拼装”成个完整 s o c 的工作更是困难。设计方法学、接口协议、设计准则包括对电路的准确描 述以及设计格式等等都会影响到s o c 的设计效率。缺乏足够的文档，缺少系统 级评估模型，电学特性的不匹配，版图的不匹配，工具使用的不匹配，多重测 试协议的使用，多重模块接口协议的使用等就成为了s o c 设计与i p 设计之间 的鸿沟与障碍。“虚拟插座接口联盟”( v s i a ，v i r t u a ls o c k e t i n t e r f a c e a l l i a n c e ) 就是为了解决这样的矛盾应运而生，它的出现大大地推进了整个产业的发展。 需求说明 坑体系结构设计 软硬件划分 软件设计i硬件设计 系坑集成 图1 3 基于i p 的s o c 的设计流程 1 3 4 国际标准化组织v s i a 与i p 核的标准化 1 9 9 6 年9 月成立的“虚拟插座接口联盟”( v s i a ，v i r t u a ls o c k e ti n t e r f a c e a l l i a n c e ) 是在s o c 产业中从事i p 核设计规范化和接口标准化的国际权威组织。 其唯一目标就是，通过制订能够推动混合和适配( m i x & m a t c h ) 不同厂商提供 的i p 的公开标准来极大地加速s o c 的开发。在v s i a 提出的基于i p 重用的s o c 设计方法学( 图1 4 ) 中更加明确了这种作用。s o c 的设计明确地分为i p 的开发 和i p 的集成两个环节。i p 的开发者通常要按照t 0 p d o w n 历经图左边整个设计 和验证流程。i p 的集成者则要遍历图右边的整个设计和验证流程。正如前面提 出的s o c 设计流程所表示的那样，系统集成是一个从抽象描述到物理实现的过 程。不同形式的i p 包含了不同的设计信息在这个集成的过程中为了确保模块 之间的匹配与系统整体设计的正确性除了i p 的设计数据之外i p 开发者必须提 交各个环节所需要的信息。l p 集成者则必须得到这些数据来完成整个系统芯片 的设计。中间阴影部分，i p 开发者和集成者之间需要交换( 主要是由开发者向 9 集成商提供) 的数据、文档等文件资料的标准化即v s i a 标准所涉及的领域。 图i - 4 基于i p 重耵的s o c 殴计方法学 由前面的介绍可以看出v s i a 与一般的i p 开发商和s o c 集成商不同的地方就 在于他的工作重点不在设计技术本身而在于i p 的重用与高效的集成。解决这个 问题的方法就是一一i p 标准化的工作。在具体介绍v s i a 的标准化工作之前，有 必要先解释和澄清一个概念一一虚拟元件( v c ，v i r t u a lc o m p o n e n t ) 。v c 实际 上是半导体i p 概念的延伸，是v s i a 定义的专用名词。它特指符合v s i 规范和标 准，并使用在虚拟插口设计环境中的预设计、预验证、预描述电路功能模块。 v s i a 的主要任务是，一方面对满足v s i a 技术要求的其他组织开发的i p 工业标 准进行认证，另一方面如果在某些领域，没有其他标准存在时，v s i a n 为s o c 产业开发新的标准。从而使得任意i p 公司生产的虚拟元件( v c ) 都能方便地“插 入”到“虚拟插座”( v i r t u a ls o c k e t ) 。 因此v s i a 要解决的是一个产业链上各个环节协调的问题，不论是i p 开发 商、s o c 的集成商、e d a 3 ：具的开发商还是半导体的制造者f o u n d r y 厂家都会参 o 与到这个工作中并受到其工作成果的影响。 标准化的工作希望通过制定“标准”为i p 的重用和s o c 的集成扫除障碍， 又不希望由于标准的出现妨碍技术的发展，因此v s i a 试图从“内容”和“形式” 两个方面做为切入点。v s i a 的标准化文档分为两种一种叫做“标准( s t a n d a r d ) ” 一种叫做“规范( s p e c i f i c a t i o n ) ”。标准( s t a n d a r d ) 是对待设计电路或者项目 的描述和定义，比如体系结构、总线、算法、程序、语言、格式或是协议。这 是对事物内容本身的一个描述。为了便于v c 可以自由、无修改地进行集成，在 v s i a 的标准中没有具体的电路设计标准而主要是对电路的接口设计以及其他 一些技术给出了相关标准。规范( s p e c i f i c a t i o n ) 贝, 0 是对形式的一种描述，它定义 了可以清晰、完整地描述v c 所需的最小属性集合。在规范中指明了符合该标准 的v c 必须提供怎么样的一种数据，格式如何，这就克服了在不同公司提供和使 用v c 叫的交流障碍。 经过几年的发展，在全体成员的共同努力下，制订出了模拟混合信号扩 展规范、v c 物理标记标识标准、软核v c 和固核v c 结构、性能和物理建 模规范、片上总线规范、v c 接口标准、v c 描述、选择、转让属性标准、 v c 转让规范、系统级行为文档规范和面向v c 供应商的测试数据交换 规范9 个标准和规范以及其他一些辅助性文件。 1 4 课题来源及意义 本文的研究内容来源于：国家信息产业部“嵌入式3 2 位微处理器开发及 产业化”( 项目编号：信运部【2 0 0 1 9 0 0 号) 和c 3 i o i p 硬核( 中芯国际0 1 8 u m ) 本文基于系统集成技术及i p 复用技术，研究了深亚微米工艺i p 的设计及 其集成，对s o c 技术、i p 的标准化及其设计技术的研究都具有一定的意义。 促进国内i p 设计技术的发展 一 i p 技术之所以受到广泛重视的主要原因是它为s o c 的设计提供有效途径。 我国已有一定的芯片生产和制造能力，i c 设计业也正在兴起。这将对坚实i c 产业的基础起到积极作用。对改变我国集成电路产业的落后局面和缩短我国集 成电路技术与世界水平的差距，具有极为重要的战略意义。本文对i i s 接口电 路的软核设计对i p 设计技术作了有益的实践。 有利于提高系统集成技术 随着工艺向0 1 8 微米或更小尺寸发展需要精确处理的不是门延迟而是互 连线延迟。再加之数百兆的时钟频率，信号间时序关系十分严格，设计方法的 重心也从电路设计转向系统没计，系统设计技术并不是简单的把几个i p 进行二 次集成，各个i p 之间的连接将要遵守共同的协议规范而不只是满足自身的协 议，从而使得它们之间的连接变得很复杂。本文基于i i s 接口电路和c c o r e 的 集成对i p 的连接作了有益的尝试。 为i p 设计提供了实践经 本s c a n 自上而下的设计思想，从语言描述、仿真测试到综合等，摸索了 套e d a 工具的使用方法，掌握了i p 发计的基本方法，积累了i p 设计的许多实 践经验。这些经验为以后设计更完善的i p 奠定了坚实的基础。 掌握基于d s m 工艺的i p 设计关键技术 由于i c 工艺水平达到深亚微米级后，设计考虑的主要问题也发生了改变，前后 端设计的界线不再清晰，这对传统的设计方法学是一个新的挑战。同时，随着 i c 规模的不断攀升，我们不得不更多地依赖于e d a 工具。e d a 工具的能力和 设计者应用e d a ： 具的水平直接影响到i c 设计所需的时间和成本。我们通过 i s 接口电路的深亚微米优化设计，探索如何更有效地利用这些e d a 工具，是 对基于d s m 工艺i p 设计技术的一种尝试和研究。 1 5 论文安排 第一章绪论，主要介绍了微电子技术发展，e d a 技术的发展及特点，系统芯 片s o c 与知识产权模块i p 的出现背景，s o c 产业的诞生以及相关的设计流程 和设计技术，并对基于i p 重用的s o c 设计方法和国际标准化组织v s i a 的i p 核标准化工作，给出论文的意义。 第二章i i s 总线接口i p 核的设计，详细的介绍了i i s 接口电路的总线概念及其 协议、顶层设计思想并给出接口顶层设计的模块划分和各模块的功能定义、第 二层设计方法即接口内部各模块的具体功能和时序设计。 第三章i i s 总线接口i p 核的仿真和综合，第一部分详细介绍了i i s 接口电路的 r t l 仿真，内容包括仿真的环境，测试内容，测试结果并给出了相应的仿真时 序图。第二部分介绍了i i s 接口电路的逻辑综合，内容包括综合的基本概念， 综合环境设置。综合的优化设置，综合的结果分析等。 第四章c 3 1 0 硬核i p 的设计，主要介绍了c c o r e 的微结构，c c o r e 的端口信 号描述以及后端设计的一种新方法。 第五章c 3 1 0 余i i s 的系统集成，介绍了介绍c 3 1 0 与i i s 接口电路的通迅，外 设总线、外设总线接口以及外设总线与i p 的连接。 第六章总结与展望，总结了论文的工作，并对将来的工作设想作了介绍。 第二章i i s 总线接口的设计 i i s ( i n t e r i cs o u n d ) 总线是一种面向多媒体计算机( m u l t i m e d i a p c ) 的音 频总线，该总线专门负责于音频设备之间的数据传输，广泛应用于各种多媒体 系统，是多媒体系统用于音响数据的采集、处理和传输的重要组成部分。 本章采用自上而下( t o pd o w n ) 的叙述方法，从顶层( t o p ) 开始逐层向 下剖析直至底层( b o t t o m ) ，详细介绍i i s 总线接e l 的设计方法，具体安排如下： 简单介绍i i s 总线的基本概念和i i s 总线协议。这是i i s 总线接口电路设 计的起点，后面的章节在此基础上一一展开。 i i s 接口的顶层设计方法。在给出i i s 接口在实际应用系统中的位置后， 通过对内部从p c i ( p c i 。s l a v e ) 和主p c i ( p c i m a s t e r ) 通讯协议的设计，定义 出内部通讯协议的信号和时序：通过i i s 接口的数据流分析，给出接口顶层设 计的模块划分和各模块的功能定义；在模块划分的基础上，进而定义接口内部 控制寄存器。 i i s 接口的第二层设计方法，即接口内部各模块的具体功能和时序设计。 本节是i i s 接口设计技术的关键。这里采用算法描述方法。 2 1i i s 总线协议简介 i i s 总线由三根信号线组成：串行时钟线s c k 、通道选通线w s 和串行数 据线s d 。为便于区分挂接在i i s 总线上的器件，通常根据数据线s d 上的传输 方向，或时钟s c k 和选通线w s 的产生端，将器件区分为发送端( t r a n s m i t t e r ) 和接收端( r e c e i v e r ) 以及主i i s ( i i s m a s t e r ) 和从i i s ( i i s - s l a v e ) 。 在数据传输过程中，向数据线s d 上发送数据的器件叫做数据发送端 ( t r a n s m i t e f ) ；从s d 上接收数据的器件叫做接收端( r e c e i v e r ) 。 在数据传输过程中，启动、控制和结束一个进程的器件是“主”( m a s t e r ) 设备，与其通讯的另一端是“从”( s l a v e ) 没备。这里，主i i s 是指产生s c k 和w s 信号的控制数据传输进程的器件，是传输进程的建立端：在s c k 同步和 w s 控制下进行数据传输的另一器件叫从l l s 。 如图2 】给出了数据发送端、数据接收端、主i i s 、从i i s 的三种典型应用 系统示例。 图2 1 l i s 总线三种典型应用系统示意图 图2 。1 ( a ) 中，接收端= 主i i s ，产生s c k 和w s ； 图2 1 ( b ) 中，发送端= 主i i s ，产生s c k 和w s ； 图2 一l ( c ) 中，控制端；主i i s ，发送端和接收端在控制端产生的时钟s c k 和通道选通w s 控制下，通过数据线s d 进行数据传输。 图2 2 以时序图的方式给出了i i s 总线协议的