（信号与信息处理专业论文）非相干散射雷达信号采集与存储技术研究.pdf

非相干散射雷达( i n c o h e r e n ts c a t t e rr a d a r ，i s r ) 利用高空大气电子和等离子 体热起伏的散射信号遥测高空大气的物理特性，是探测电离层参数最有力的地面 工具。非相干散射雷达回波信号具有信号强度弱、信噪比低、数据量大等特点， 因此对信号采集与存储技术提出了较高的要求。 根据i s r 信号处理的实际要求，本论文针对高精度、高速a d c 设计和回波数 据实时回传、存储技术展开研究。首先，在研究a d c 前端电路原理的基础上，提 出两套低噪声、增益可控的a d c 前端电路设计方案，并阐述了板卡实现的关键技 术。其次，通过分析采样时钟的产生方法，提出两套基于低抖动时钟合成芯片的 采样时钟产生电路设计方案。考虑到采样时钟抖动对a d c 动态范围的影响，测试 分析了本文设计方案中采样时钟的抖动性能，结果达到了相关指标要求。再次， 结合数字正交采样技术的相关理论，针对实际输入信号的特性，选择了b e s s e l 插 值法和低通滤波法作为本课题的数字正交采样方法。对两种方法进行了仿真分析， 同时给出了f p g a 实现模块。最后，根据非相干散射雷达对原始数据后处理的实 际需要，提出基于u s b 接口的数据实时回传、存储方案，设计了相应的硬件数据 传输系统以及开发了配套的上位机数据存储软件。 本文所提出的相关理论与设计方案均已在非相干散射雷达信号处理系统得到 应用、验证，满足系统的指标要求，取得了良好的工程效果，对同类系统设计具 有较大的参考价值。 关键词：a d c 前端调理电路采样时钟抖动数字正交采样u s b 存储 a b s t r a c t a b s t r a c t i n c o h e r e n ts c a t t e rr a d a r ( i s r ) ，a sam e t h o do fd e t e c t i n gf e a t u r e so fu p p e r a t m o s p h e r et h r o u g ht h es c a t t e r i n gs i g n a l so ft h e r m a lf l u c t u a t i o n so fe l e c t r o n sa n d p l a s m a , h a sb e e np r o v e dt ob et h em o s tp o w e r f u lg r o u n d - b a s e di n s t r u m e n tf o rt h e e x p l o r a t i o no ft h ei o n o s p h e r e t h ew e a ke c h o e so fi s rh a v el o ws i g n a lt on o i s er a t i o ( s n r ) a tt h es a m et i m e ，i s rh a sh u g ed a t av o l u m e s i nt h ev i e wo f a b o v er e a s o n s ， h i 曲d e m a n d so ns i g n a la c q u i s i t i o na n ds t o r g et e c h n i q u e sa r er e q u i r e d a c c o r d i n gt ot h ea c t u a lr e q u i r e m e n t so fi s rs i g n a lp r o c e s s i n g ，t h i sp a p e rf o c u s e d o l lt h eh i g h - p r e c i s i o n ，h i g h s p e e da dd e s i g na n dd a t a - s t o r a g et e c h n o l o g y f i r s t l y , s t u d i e do nt h ep r i n c i p l e so ft h ea d cf r o n t e n d e dc o n d i t i o n i n gc i r c u i t ，t w od e s i g n so f f r o n t e n d e dc o n d i t i o nc i r c u i ta r ep r o p o s e dw h i c hh a v el o wn o i s ea n dv a r i a b l eg a i n a n d a l s o ，t h ep c bd e s i g ni sd e s c r i b e di nd e t a i l si n t h i sp a p e r s e c o n d l y , b ya n a l y z i n gt h e s a m p l i n g c l o c kg e n e r a t i o nm e t h o d s ，t w os a m p l i n g c l o c kg e n e r a t i o nc i r c u i t sb a s e do n l o wj i t t e rc l o c ks y n t h e s i z e dc h i p sa r ep r o p o s e d t a k i n gt h ei m p a c t so fs a m p l i n g c l o c k j i t t e ro nt h ed y n a m i cr a n g eo fa d c i n t oa c c o u n t ，t h ep e r f o r m a n c eo ft h es a m p l i n g - c l o c k i st e s t e d b o t ho ft h ed e s i g n sa c h i e v e dg o o dr e s u l t s t h i r d l y , t w od i f f e r e n td i g i t a l q u a d r a t u r es a m p l i n gm e t h o d s ，w h i c ha r eb a s e do nb e s s e li n t e r p o l a t i o na n dl o w p a s s f i l t e rr e s p e c t i v e l y , a r ef o c u s e do ni nt h i sp a p e r t h es i m u l a t i o no ft h et w om e t h o d sa n d c o r r e s p o n d i n gf p g am o d u l e sa r eg i v e n f i n a l l y , i nc o n s i d e r a t i o no ft h ea c t u a ln e e d so f t h eo r i g i n a ld a t ap r o c e s s i n g ，d a t ar e t u r na n ds t o r a g ed e s i g nb a s e do nu s bi sp r o p o s e d a n dt h ec o r r e s p o n d i n gs o f t w a r ei sd e v e l o p e d t h et h e o r i e sa n dd e s i g n sp r e s e n t e di nt h i sp a p e rh a v eb e e na p p l i e dt ot h e i n c o h e r e n ts c a t t e rr a d a rs i g n a lp r o c e s s i n gs y s t e m ，a c h i e v i n gg o o dr e s u l t s ，a n dg r e a t v a l u ef o rt h es i m i l a rs y s t e m s k e y w o r d s ：t h ea d c f r o n t - e n d e dc o n d i t i o n i n gc i r c u i t ；s a m p l i n g - c l o c kj i t t e r ；d i g i t a l q u a d r a t u r es a m p l i n g ；u s b ；s t o r g e 第一章绪论 第一章绪论 1 1 研究背景及意义 现代科学水平不断发展，使得数字信号处理技术及设备具有灵活、精确、抗 干扰性强、设备尺寸小、造价低、速度快等突出优点，这些都是模拟信号处理技 术及设备无法比拟的。但是数字信号处理的前提是需要将模拟信号准确高效的转 换为数字信号。在航空航天、雷达、声呐等特殊场合，需要工程师设计适应实际 需求的高速数据采集系统，将采集到的信号送到后端进行处理。处理后的结果传 送到上位机进行保存，供科研人员进行后期分析与研究。存储数据需要考虑到与 上位机的接口类型、数据速率的大小、一次存储的数据量大小等多个方面，针对 不同实际需要，其所选择的存储方法是有差异的。本文中所研究的高速数据采集 与存储技术主要是针对非相干散射雷达信号处理系统展开的。 非相干散射雷达是一种从地面上研究电离层的重要手段。电离层是地球大气 的一部分，其中存在的离子和电子对导航、通讯、测量以及人类空间活动等都产 生重大影响。电离层从宏观上呈中性，分布区域主要在6 0 , - - 1 0 0 0 k m ，变化主要体 现为电子密度随时间的变化。现代人类越来越频繁的空间活动，使得包括对电离 层在内的空间监测显得越来越重要。非相干散射雷达能获取不同时间空间上的电 离层等离子体自相关和功率谱，进而推导出电子温度、电子密度、离子温度、等 离子体漂移速度等参数，对于我们进行空间环境监测提供了有力的技术保障。 非相干散射雷达是对空间软目标进行探测，散射回波非常微弱，完全淹没在 噪声中。非相干散射雷达的发射功率一般在兆瓦级以上，需要采用低噪声的接收 设备和复杂的信号处理系统才能将有用信息提取出来，实现对电离层参数的准确 测量。因此，非相干散射雷达造价非常昂贵，建造难度较大，维护费用高，全球 范围内只有十部左右，最著名的是欧洲非相干散射雷达，即e i s c a t 雷达。我国对 电离层的研究仅依靠e i s c a t 提供的数据，这些研究结果无法真实反映我国高层空 间环境变化的特性。我国于2 0 0 5 年启动了重大科学工程“子午工程”，通过这个工 程将建立和完善我国延东经1 2 0 0 空间物理观测链，综合运用无线电、地磁、光学 和探空火箭等多种探测手段对空间环境进行检测，其中就包括我国第一部非相干 散射雷达的建设1 1 , 2 , 5 , 9 】。通过广大科研工作者的不懈努力，我国第一部非相干散射 雷达已经于2 0 1 1 年底在云南曲靖初步建成。 2 非相干散射雷达信号采集与存储技术研究 图1 1 我国第一部非相干散射雷达 1 2 研究现状 数据采集系统经过了几十年的发展有了很大的进步，其分辨率最高可达2 4 位， 采样速率最高已可达5 0 g s p s ( g i g a 左右。数据采集系统追求的s a m p l e p e rs e c o n d ) 最主要目标有两个：一是精度，二是速度。随着采集速度的提高，采集精度就会 下降，这两个因素是一对矛盾体。一般高精度的采样都应用在低速范围，主要用 在应力、应变、位移等方面，采集速率低于1 0 k s p s 。采样速率在1 0 k s p s 1 0 m s p s 的数据采集系统称为中速采集系统，采样速率在10 m s p s 10 0 m s p s 的数据采集系 统称为高速采集系统，高于1 0 0 m s p s 采样速率的数据采集系统称为超高速采集系 统【3 ，4 ，6 j ，其中，高速采集系统在雷达中应用较广。对于高速采集系统，其分辨率最 高可以达到18 位。需要注意分辨率只是一个参考值，它代表a d c 将模拟信号细 化度量程度，在实际应用中由于噪声的干扰、采样时钟抖动、电源选取等多种因 素的影响，a d c 分辨率并不能表示模拟信号实际转换后的有效位数。非相干散射 雷达所要求的采集与存储系统有自己的特点。非相干散射雷达的回波信号是离子、 电子的散射回波，其信号强度非常弱，完全淹没在噪声中。随着探测距离的增加， 回波信号的强度会越来越弱，要将这些信号提取出来，就需要a d c 前端具有较高 的动态范围。根据课题要求，接收机将向信号处理分系统提供3 0 m h z 中频信号， 根据中频采样定理，可以选择2 4 m h z 或者4 0 m h z 进行采样。同时考虑采样精度 和动态范围的需求，在课题中选择使用1 6 位a d c 。在选型过程中，我们分析了部 分芯片公司常用的1 6 位高速a d c 性能，具体分析结果见表1 1 。 第一章绪论3 表1 11 6 位a d c 芯片动态性能比较 a d lt il i n e a rm a x i mn e 型号a d 9 4 6 0 10 5a d $ 5 4 8 3i j c 2 2 1 7m a x l 9 5 8 8 a d c l 6 v 1 3 0 分辨率及 1 6 - b i t ，1 6 - b i t ，1 6 一b i t ,1 6 b i t ，1 6 - b i t , 采样率 1 0 5 m s p s1 0 5 m s p s1 0 5 m s p s1 0 0 m s p s 1 3 0 m s p s 输入条件 1 0 m h z1 0 m h z1 5 m h z1 0 m h z1 0 m h z 信噪比( 卧爪)7 8 1 d b7 9 d b8 1 3 d b7 9 4 d b7 8 5 d b 信噪谐波比7 7 4 d b 7 7 9 d b 8 0 6 d b 7 7 1 d b 7 8 3 d b ( s 州a d ) 有效位数12 7 b i t s 12 8 8 b i t s 1 3 0 1 b i t s12 5 b i t s l2 7 b i t s ( e n o b ) 上表选取了5 家主流厂商生产的分辨率为1 6 位a d c 产品进行了分析，可以 看到上限采样频率在1 0 0 m s p s 左右，在输入信号为1 0 m h z 时，其a d c 有效位数 均在1 3 位左右。最终我们选择的是a d i 公司的a d 9 4 6 0 作为数据采集系统的核心 芯片。一 对于数据存储，一直以来主要面临两方面的挑战：一是采集速度与存储速度 之间相衔接的问题。现在a d c 的采样速率越来越快，而单一存储器的存储速度较 低。二是高速数据采集必然会产生海量数据流，对于单次采集时间较长的应用场 合，其需要保存的数据量可能是惊人的，存储系统设计的容量要满足实际的需求。 对于将数据存储系统内嵌入硬件板卡的系统来讲，解决采集速度与存储速度之间 相衔接的问题一般有两个办法：一是将采样后输出的数据分为多路交替输出，使 每一路输出的数据速率能够与存储速率相匹配。但是所分的支路越多，硬件电路 的规模会越庞大，各种逻辑关系会越复杂。二是利用两个较低转换速率的a d c 并 行采样输出数据，两个a d c 以不同的采样相位对数据进行采集，输出数据，这样 就降低了存储设备的存储速率，但是后期处理时需要将两块数据匹配起来。在1 9 8 8 年美国d a p a t t e r s o n 教授提出了磁盘阵列的概念，磁盘阵列是多个小硬盘组合成 一个“大磁盘”，扩充存储器的容量，突破单个硬盘的容量限制而实现了海量存储。 目前在雷达成像等需要实时保存海量数据的场合，类似的提出了f l a s h 阵列的概念， 即将多个f l a s h 存储器集合于一块硬件板卡，扩充存储容量，满足实际的数据存储 量要求，实现了用高密度、相对低速的f l a s h 存储器对高速实时数据的可靠存储1 8 j 。 非相干散射雷达的回波数据存储只需要存储波门内的数据，其波门对于重复周期 的最大比值为o 5 ，留给传输数据的时间较充足。其次由于采用带通采样定理，采 样速率并不是很高，可以采用2 4 m h z 或者4 0 m h z ，对于2 4 m h z 或者4 0 m h z 的 1 6 位数据，需要的传输速度并不算高，可以采用u s b 接口方式传输到上位机进行 4 非相干散射雷达信号采集与存储技术研究 存储；假设采用最大的波门宽度，使用单载频或者巴克码模式，一次完整探测的 波门数为1 0 0 0 0 次，则需要存储的数据量为1 6 g b i t 。现在计算机的内存一般均达 到了g b i t 以上，对于专用的工控机，其内存容量更可以达到几十g b i t 。由于现在 计算机硬盘的写入速度还不是很快，因特尔推出的最新款固态硬盘的顺序写入速 度仅为3 1 5 m b s ，想要每个周期内采集的数据实时通过内存写入硬盘目前是无法 实现的，所以考虑将一次完整探测的数据先写入内存，待探测全部完成，就可以 有足够的时间将内存中的数据写入硬盘。 1 3 论文的主要工作及章节安排 基于上述需求背景和研究现状的分析，本文结合横向课题“非相干散射雷达信 号处理系统”，主要开展的工作有：1 对a d c 前端调理电路原理进行了研究，结合 课题的具体需要，提出了两套低噪声、增益可控的a d c 前端调理电路设计方案， 对p c b 绘制中的关键技术做了详细说明，并通过测试说明了板卡性能达到了设计 要求；2 研究了采样时钟对a d c 有效位数的影响，基于课题需要，提出了两套低 抖动时钟倍分频方案；3 根据课题的实际情况，设计实现两种基于f p g a 的数字正 交采样方案，通过实际测试，说明了设计及实现的正确性；4 根据课题对数据保存 的要求，提出了基于u s b 接口的高速数据存储方法，设计了u s b 接v i 的硬件系统 以及进行存储的上位机软件，通过实际测试，验证了相应的硬件和软件的功能满 足设计要求。具体章节安排如下： 第一章介绍了论文研究工作的背景与意义，并结合非相干散射雷达信号处理 系统对数据采集及存储的实际需要，分析了数据采集及存储领域的研究现状。 第二章主要研究了a d c 前端调理电路原理，根据课题相关要求，实现了两套 a d c 前端调理电路的设计方案，分析了两套方案在设计上各自的优缺点，之后对 p c b 绘制中的关键技术做了详述，最后通过对板卡的测试实验，得到了两套方案 各自的板上噪声，对实验结果做了分析说明。 第三章研究了影响a d c 性能的另一个重要方面采样时钟抖动。首先对采样 时钟如何产生做了叙述，之后根据课题的需要，设计了两套倍分频电路，并对两 套倍分频电路的软硬件实现做了详述；基于时钟抖动原理，比较分析了c d c e 9 0 6 与f p g a 各自倍分频产生时钟的性能并阐述了相位噪声与时钟抖动的转换关系； 最后定量分析了时钟抖动对a d c 有效位数的具体影响。 第四章在对数字正交采样理论分析的基础上，根据课题的实际需要，提出了 两种正交采样的实现方案：低通滤波法与b e s s e l 插值法，对两种方法分别进行了 分析与仿真，同时给出了两种方法基于f p g a 的数字正交采样模块；最后通过测 试验证了数字正交采样方案及其硬件实现的正确性。 第一章绪论5 第五章根据课题对数据保存的具体要求，提出了基于u s b 接口的高速数据存 储方法，设计了u s b 接口的硬件系统以及进行存储的上位机软件，通过实际测试， 验证了相应的硬件和软件功能满足设计要求。 第六章总结了全文的内容与工作，并对不足之处以及今后需要展开的工作提 出了自己的看法。 6 非相干散射雷达信号采集与存储技术研究 第二章a d c 前端调理电路设计与实现 7 第二章a d c 前端调理电路设计与实现 2 1 引言 a d c 前端调理电路是数据采集系统最为重要的一个组成部分，其性能好坏直 接影响到系统能否用于具体的工程实践。由于非相干散射雷达是对空间电离层的 探测，回波信号十分微弱，完全淹没在噪声中。要将噪声中的有用信息提取出来， 需要a d c 具有较大的动态范围。本章从a d c 前端调理电路芯片选型出发，叙述 了a d c 前端调理电路的设计原理。提出了两套低噪声、增益可控的a d c 前端调 理电路设计方案，并分别分析了两套设计各自的优缺点，同时对p c b 绘制的关键 技术做了说明。通过对两套方案的板卡噪声进行分析，总结了在方案设计中的得 与失，对同类系统具有较大参考价值。 2 2a d c 前端调理电路主要芯片介绍 2 2 1 前端放大器介绍 根据课题实际需要，先后选择了单端运放a d 8 0 0 7 和差分运放a d a 4 9 2 7 及 a d 8 3 7 5 实现前端放大电路，下面就每种运放的特点作简单介绍。 ( 一) a d s 0 0 7 是a d 公司生产的一款超低失真高速运算放大器，其3 d b 带宽 达到6 5 0 m h z ，具有1 0 0 0 v u s 的压摆率，通带内输入电压噪声密度为2 7 刀y 勉， 在经典配置下只有9 m a 的电流消耗，功耗很低。a d 8 0 0 7 具有很高的输入阻抗， 在电路中能起到隔离的作用，且易于进行阻抗匹配。a d 8 0 0 7 增益可由r f 和r g 进 行调节，在其使用手册中给出了经典配置，图2 1 为a d 8 0 0 7 的配置电路i l 5 。 只f 正口口f 图2 1a d 8 0 0 7 配置电路 8 非相干散射雷达信号采集与存储技术研究 ( 二) a d a 4 9 2 7 是a d 公司推出的超低失真电流反馈型差分放大器，其3 d b 带宽为2 5 g h z ，压摆率达到了5 0 0 0 v u s ，通带内输入电压噪声密度为1 4 n 瓦。 若将a d a 4 9 2 7 设计为非平衡单端输入，其增益同样可通过r f 和r g 进行调节，在 其使用手册中给出了增益的经典配置，如图2 2 所示。需要注意的是a d a 4 9 2 7 的 输入阻抗r i n s e 是与r f 和r g 有关的，具体计算方法见式2 i t l6 1 。 r f 图2 2a d a 4 9 2 7 非平衡单端输入配置电路 r i n , s e 专 ( 2 ，) 1 。严 2x ( 如+ 哗) ( 三) a d 8 3 7 5 是a d 公司推出的超低失真数字可控可变增益差分放大器，其 3 d b 带宽为6 5 0 m h z ，压摆率达到了5 0 0 0 v u s ，通带内输入电压噪声密度为 1 9 n v , - a ；z ，输入阻抗差分阻抗典型值为1 5 0 f 2 。它属于单端供电放大器，内部设 计有约为2 v 的参考电压，在负载电阻为1 5 0 f 2 的情况下，增益可控范围为 4 d b 2 0 d b ，且可以通过使能管脚控制放大器的工作状态，图2 3 为a d 8 3 7 5 配置 为非平衡单端输入的典型电路1 引。 1 锄 图2 3a d 8 3 7 5 非平衡单端输入配置电路 2 2 2 模数转换器a d 9 4 6 0 第二章a d c 前端调理电路设计与实现9 a d 9 4 6 0 是a d 公司生产的一款高精度模数转换器( a d c ) ，输出数据宽度1 6 位，内置一个片内采样保持电路，专门针对高性能、小尺寸和易用性进行了优化。 该器件按照采样率分为1 0 5 m s p s 和8 0 m s p s 两种，本文选用的型号是 a d 9 4 6 0 1 0 5 m s p s ，最高采样速率达1 0 5 m s p s ，具有出众的信噪e g ( s n r ) ，适合采 用基带( 1 0 0 m h z ) 和中频的仪器仪表、医疗成像以及雷达接收机应用。该a d c 要 求采用3 3 v 和5 0 v 电源供电，时钟信号为低压差分输入形式，以便充分发挥其 工作性能；内置1 7 v 的参考电平，差分输入峰峰值3 4 v 时达到该a d c 输入的满 量程。在其数据手册上可以看到，a d 9 4 6 0 最优的信号杂波比为7 8 4 d b ，有效位数 最高可达1 2 9 位。 a d 9 4 6 0 的l v d s 模式数据输出时序图如图2 4 所示，输出数据d o d 1 5 ( ) 与 输出数据时钟d c o - + 同步输出，数据可以使用d c o + 转为单端信号后的下降沿来 锁存f 1 7 】。 一屿叫| f 一：，肌盛繇】 卜轴| | 舡习固d 私麟二恐u 图2 4l v d s 模式数据输出时序图 2 3a d c 前端调理电路原理与硬件实现 a d c 前端调理电路是信号处理板上的模拟电路部分，要完成的功能是把输入 的雷达信号转换进行采集，转换为成数字信号后传送给后端进行处理。主要设计 任务是尽可能减少噪声的引入，最大限度的提高a d c 的有效位数。为了完成上述 任务，在原理设计时需考虑输入信号的指标、各级调理器性能等。在具体的硬件 实现上，要注意p c b 绘制的各种规则。只有这两者结合起来，才能完成一个比较 优秀的前端调理电路设计。下面就非相干散射雷达信号处理系统的a d c 前端调理 电路原理设计及其硬件实现进行论述。 2 3 1a d c 前端调理电路原理设计 一 对于非相干散射雷达信号处理系统，其前端输入3 0 m h z 中频调制信号，带宽 1 0 非相干散射雷达信号采集与存储技术研究 5 m h z ，信号功率峰值为1 0 d b m w ，5 0 q 阻抗匹配，输入信号幅度为+ i v 。考虑到 输入信号的各项指标，本文设计了两套前端调理电路。 设计方案一：采用两级运放对信号进行调理，一级运放采用a d 8 0 0 7 ，组成一 个射级跟随器，可以有效的提高输入阻抗，同时输出低阻信号。二级运放采用 a d a 4 9 2 7 1 ，将单端信号转换成差分信号，并调整信号的幅度，以满足模数转换 器a d 9 4 6 0 的量程要求，具体的设计流程如图2 5 所示。 图2 5a d c 前端原理设计- 1 可以估算一下这套设计整体的带内电压输入噪声，a d 8 0 0 7 通带内输入电压噪 声密度为2 7 n v 4 - m ，a d a 4 9 2 7 输入电压噪声密度为1 4 n v 4 - 瓦。首先给定恒定 输入噪声功率谱密度下的系统噪声带宽b n ，它是输出与决定系统带宽的实际滤波 器相同功率的等效矩形滤波器带宽。考虑到在a d a 4 9 2 7 与a d 9 4 6 0 之间设计了2 阶无源巴特沃兹滤波器，其3 d b 带宽为1 0 0 m h z ，则系统噪声带宽b n 可由式2 2 计算得到。 峨= 争1 0 0 胞= 1 5 7 胞 ( 2 2 ) 然后在系统带宽的平方根内对噪声密度进行积分，输出得到噪声的有效值， 由于第一级运放是射级跟随器，这里假设两级运放产生的噪声为加性噪声，则由 式2 3 计算得出系统噪声的有效值。 砌= ( 2 7 n v x l - f f z z ) ( 4 1 5 7 m h z ) + ( 1 4 n v x - 恧z ) ( x 1 5 7 m h z ) = 5 1 3 7 k t v r m s ( 2 3 ) 假定噪声幅度呈高斯分布，那么峰峰值噪声的计算可以使用常见的3 仃门限 ( 在9 9 7 的时间内噪声电压摆幅位于这些门限之间) ，见式2 4 。 v o ，咖( p p ) 6 ( 51 3 7 k t v r m s ) = 3 0 8 2 2 t v p 一， ( 2 4 ) 现在可以在1 2 位e n o b 、2 v 满量程输入范围基础上对前端驱动器的输出噪 声的峰峰值和a d 9 4 6 0l s b 的o n el s b 电压进行比较，计算公式见式2 5 1 1 0 1 。 ，v o n e l s b 署= 4 8 8 v ( 2 5 ) 相对于1 2 位的e n o b ，前端驱动器的峰峰值噪声与a d c 的o n el s b 具有可 比性。因此从噪声的角度看，前端两级驱动运放的选择是合适的。 前端a d c 电路设计时还需考虑阻抗匹配的连续性，特别要注意a d 8 0 0 7 的输 第二章a d c 前端调理电路设计与实现 出阻抗很小，需要在运放的输出端串接匹配电阻。a d a 4 9 2 7 的输入阻抗可由式2 1 计算得出，a d 8 0 0 7 串接的匹配电阻与a d 4 9 2 7 的输入阻抗要匹配。如果前端的阻 抗匹配不连续，就会产生踢回噪声，特别对于射频信号，这种踢回噪声非常明显， 是无法忽略的1 1 2 。 方案一设计从原理上来说是合适的，但是在工程应用中会存在两个问题。第 一，a d s 0 0 7 与a d a 4 9 2 7 均需要负电源供电，这里要求电源噪声尽可能小。线性 电源是首选，虽然线性电源的效率低，但是噪声特性相对理想。市面上能够选择 的线性负电源种类较少，需要采用开关电源来替代。开关电源的噪声大，对a d c 前端调理电路是非常不利的。第二，如果需要改变放大器的增益，就需更换 a d a 4 9 2 7 的增益电阻，同时还要计算a d a 4 9 2 7 的输入阻抗是否匹配，这对于外 场调试是非常不便的。 设计方案二：只采用一级运放进行调理，先采用变压器t c 3 1 t 将信号由单端 转换成差分，之后将差分信号送入a d 8 3 7 5 进行调理，满足模数转换器a d 9 4 6 0 的量程要求，具体的设计流程如图2 6 所剥嘲。 模拟信号输入 凸- 芝三 v d i + ： 陟 a d 9 4 6 0 虻一 d c o + _ - ( 二卜_ v a n - d c o - 据 图2 6a d c 前端原理设计2 方案二的最前端采用了变压器，变压器是无源器件，不消耗功率且产生的噪 声可以忽略不计；相对的放大器是有源器件，它与所有的有源器件一样，消耗功 率产生噪声。这里采用变压器的目的之一是为了降低前端设计的噪声，但不是说 任何设计中采用变压器都是优选。相对于变压器，放大器的性能限制比变压器少， 如果要保持直流电平，就必须使用放大器，因为变压器是固有的交流( a c ) 器件。 另外，放大器提供增益比较容易，放大器的输出阻抗实质上与增益无关。放大器 在通带范围内提供平坦的响应，没有由于变压器寄生交互作用引起的纹波【l 们。 同样可以估算一下方案二的带内电压输入噪声。a d 8 3 7 5 通带内输入电压噪声 密度为1 9 n 矿勉，b v 为1 5 7 m h z ，则系统噪声的峰峰值可由式2 6 计算得出。 屹吼a m ( p - - p ) 6 ( 1 9 n v 4 h z ) ( 1 5 7 m h z ) = 1 4 2 8 2 叩 ( 2 6 ) 将式2 6 与式2 5 相比可以看出，方案二的前端驱动器的输出噪声有效值远小 于方案一，给a d c 有效位数的提高打下良好的基础。 方案二充分考虑了阻抗匹配的连续性，前端使用的驱动运放是单端正电源供 1 2 非相干散射雷达信号采集与存储技术研究 电，进一步降低前端驱动引入的噪声。方案二的前端调理电路增益采用数字可控 增益放大器，方便调试。 但是设计方案二有两点不足：1 前端没有设计隔离级，与前级的隔离度不够， 前级的干扰会直接影响信号处理板卡；没有隔离级导致系统输入阻抗很低，与前 级阻抗匹配时会出现问题。2 a d 8 3 7 5 的数字可控增益范围为4 d b 2 0 d b ，步进值 为l d b ，步进值不连续，且增益的控制范围有限制。对于某些需要更宽增益的信号 调理场合，这套设计方案可能就不能满足要求。同时这些增益都是以负载1 5 0 f 2 为 条件的，对于非1 5 0 q 负载，其增益范围会发生变化，重新计算较麻烦。设负载值 为r ，其电压增益与功率增益的计算方法如式2 7 、式2 8 所示【1 8 】。 电压增益= 2 0 ( 1 0 9 ( r 15 0 ) + 1 ) ( 2 7 ) 功率增益= 1 0 ( 1 0 9 ( r ：，1 5 0 ) + 2 ) ( 2 8 ) 2 3 2a d c 前端调理电路p c b 实现 前端原理方案在硬件实现阶段最重要的就是p c b 绘制。p c b 绘制应考虑传输 线特征阻抗与负载阻抗匹配、差分信号的走线及晶振工作电路的区域划分等问题， 同时还要注意模拟电路与数字电路的隔离。 对于模拟高频电路，在绘制p c b 时首先要考虑传输线特征阻抗与负载阻抗的 匹配。阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗 匹配分为低频和高频两种情况讨论。对于纯电阻电路，当负载电阻跟信号源内阻 相等时，负载可以获得最大输出功率，这就是常说的阻抗匹配之一。当交流电路 中含有容性或感性阻抗时，需要信号源与负载阻抗的实部相等，虚部互为相反数， 叫做共轭匹配。在低频电路中，信号的波长相对于传输线来说很长，传输线可以 看成“短线”，一般不考虑传输线的阻抗匹配问题，只考虑信号源与负载之间的情况。 当信号的频率很高，波长短的跟传输线长度可以比拟时，反射信号叠加在原信号 上将会改变原信号的形状。如果传输线的特征阻抗跟负载阻抗不匹配时，在负载 端就会产生反射1 2 0 1 。传输线的特征阻抗与p c b 导线所在的板层、p c b 所用的材质 ( 介电常数) 、走线宽度、导线与平面的距离等因素有关，而与走线长度无关。本文 在实现上采用1 0 层p c b 板卡结构，要求表层单端线宽为5 m i l 时传输线特征阻抗 为5 0 f 2 ，表层差分线宽4 m i l 、线间距为1 0 m i l 时特征阻抗为1 5 0 r 2 ，则要求的层压 结构如图2 7 所示。 第二章a d c 前端调理电路设计与实现 1 3 l 1 t o p l s u m i 23 2 池p p l 3 【簟奄辱壁塾l l 2 l 31 8 1 1 s u m l 4 6 7 m 几p p l 5i 一矗4 5 m i l i l 4 l 51 8 1 s u m l 66m皿pp l 7i 6 ：4 5 m i l il 6 l 7 1 8 1 8 u m l 86 7 皿p p l 9i 6 4 5 m i l ll 8 , 乱9 1 8 1 8 u m l 10 3 2 皿p p b o t t o ml s u m 图2 71 0 层p c b 板卡层压结构示意图 差分信号走线是高速p c b 绘制另一个需要关注的问题。信号在差分线上传输 时，如果两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被 耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以 被完全抵消。由于两根信号的极性相反，它们对外辐射的电磁场可以相互抵消， 耦合的越紧密，互相抵消的磁力线就越多，泄露到外界的电磁能量越少。差分信 号的开关在两个信号的交点处变化，而不像普通单端信号依靠高低两个门限值电 压判断，因而受工艺，温度的影响小，能降低时序上的误差，更适合于低幅度信 号的电路。因此在设计p c b 时，对于一对差分线，两根线要求等长、平行，为了 保证信号质量，线长应该尽量短。在实际情况中，由于接收器件( 如f p g a ) 需要打 很多孔，所以在差分线的末端很难做到平行，这时可以在末端对两线进行处理， 以达到等长的要求，又不影响整体的平行。图2 7 给出了a d 9 4 6 0 到f p g a 的部分 差分信号线处理结果图，a d 9 4 6 0 到f p g a 的差分线的处理采用蛇形走线，图中平 行的靠在一起的两根线是一对差分线，对于每对差分线，要求做到完全等长。 a d 9 4 6 0 输出一组差分信号线，组内共1 6 对差分信号线，即 d ( 1 5 ) 、d ( 1 4 ) 、以1 ) 和d ( 0 ) ，对于一组差分线，其长度相差不超过5 0 m i l ， 具体的处理结果如表2 1 所示。 图2 8a d 9 4 6 0 输出的l v d s 差分信号线的处理 1 4 非相干散射雷达信号采集与存储技术研究 表2 1a d 9 4 6 0 差分线长度处理结果 差分线 长度( m i l s ) 差分线 长度( m i l s ) a d ld c o - a =2 0 1 0a d ld 8 a =2 0 1 7 a d ld o a2 0 2 2a d ld 9 生2 0 0 8 a d ld 1 士2 0 1 0a d ld 1 0 士2 0 0 7 a d ld 2 士 2 0 0 9a d ld 1 1 士2 0 1 0 a d ld 3 +2 0 1 5 a d l d 1 2 = 1 ： 2 0 0 3 a d l d 4 + 2 0 0 4a d ld 1 3 土2 0 0 2 a d ld 5 士 2 0 2 3a d ld 1 4 士2 0 0 1 a d ld 6 圭2 0 0 7a d ld 1 5 士 2 0 2 0 a d ld 7 士2 0 2 2 为保证阻抗连续，在分割地的时候要注意不能让差分线跨分割。如果导线跨 分割，则在跨分割处阻抗将不连续，从而导致反射的发生。考虑到这一点，在p c b 分层时将差分线所在的信号层用内电层夹起来，在进行内电层分割时差分信号线 上下两层的地或者电源划分成完整的一块，不能让信号线跨分割。 晶振工作电路的区域划分是绘制p c b 时另一个需要十分关注的问题。信号处 理板的f p g a 、d s p 及网口等数字芯片在工作时需要晶振来提供工作时钟。可以看 到f p g a 、d s p 及网口等器件都是数字器件，所以晶振工作电路一定要划分到数字 电路中。对于模拟数字电路混合的p c b 板卡，晶振的工作电路应尽量远离模拟电 路。在p c b 绘制中曾犯过这样的错误：考虑到模拟地以及模拟电源相对于数字地 和数字电源干扰更小，为了使晶振输出的时钟质量更高，在设计之初将晶振工作 电路归为模拟电路的一部分，晶振工作电路的电源和地全部设置为模拟电源和模 拟地，在板卡调试过程中发现晶振的工作对前端模拟信号有很大的影响，会有很 强的时钟信号串扰到模拟电路上，导致前端模拟电路不可用，最后只能通过飞线 将晶振工作电路移离前端模拟电路。 另外要特别注意的就是模拟电路与数字电路的隔离，即要考虑模拟电源与数 字电源的分割、模拟地与数字地分割。为了保证前端模拟电路的低噪声性，模拟 电源与模拟地的分割一定要统一，不可以与数字电源与数字地相交叉。 第二章a d c 前端调理电路设计与实现 1 5 l l l 1 厂n l 1 一 图2 9 前端调理电路模拟电源分割 图2 】0 前端调理电路模拟地分割 图2 9 为板卡前端调理电路模拟电源分割，板卡一共设计了三层电源，每层电 源的模拟电源分割都完全相同。图2 1 0 为板卡的前端调理电路的模拟地分割，板卡 只设计了一层地。可以看出，模拟地分割的轮廓是与模拟电源分割的轮廓完全相 同，这样的分割方式保证了前端模拟电路的“纯净”，不会有数字部分的噪声串扰入 前端模拟电路。 2 4a d c 前端调理电路噪声分析 前面讲述了a d c 前端调理电路的芯片选型、a d c 前端调理电路的设计原理 以及p c b 绘制中一些要注意的关键问题。分析前端调理电路噪声的大小是评估 a d c 前端调理电路性能的方式之一。首先将放大器增益调整到合适值，保证当最 大信号输入时，a d c 是满刻度采样，然后将信号输入端空置或者接5 0 f l 负载阻抗。 最后可以通过f p g a 对a d c 输出的数据进行采集，将采集的结果传给d s p ，通过 d s p 将采样的数据保存下来进行分析。 1 6 非相干散射雷达信号采集与存储技术研究 7 0 0 8 0 09 0 0 1 0 0 01 1 0 0i l ) 0 01 3 0 0 图2 1 1a d c 前端调理电路噪声采集结果 图2 11 是1 6 位a d c 前端调理电路噪声的采集结果。从图中噪声变化的趋势 来看，方案一的板卡噪声较大，且含有很多高频噪声；而方案二的板卡噪声较小， 且噪声幅度稳定，说明其噪声成分多为热噪声，固有噪声干扰较少。从定量的角 度分析，方案一板卡噪声变化范围大于1 2 0 ，已经至少损失7 位a d c 位数。方案 二板卡噪声范围小于2 0 ，损失的a d c 位数小于5 位。通过上述分析，方案二的板 卡性能明显优于方案一板卡。方案一板卡性能相对不好的原因主要有以下四个方 面： ( 一) 从设计原理上看，方案一采用了两级运放对信号进行调理，前面已经 计算过，两级运放的电压输入噪声相对较大； ( 二) 设计方案一中的两级运放都需要负端供电，负端供电选择了开关电源 m a x l 6 8 1 ，开关电源的噪声会对a d c 前端调理电路产生较大影响； ( 三) 在设计原理图时，对模拟3 3 v 与数字3 3 v 采用一个d c d c 模块进行 供电，这会导致数字部分的噪声串扰入模拟部分； ( 四) 在绘制p c b 时，没有充分注意到模拟电源、模拟地与数字电源、数字 地的分割。 2 5 本章小结 本章首先从a d c 前端调理电路主要芯片的选型开始，介绍了a d c 前端调理 电路的设计原理，对两套设计方案进行了分析比较，之后阐述了绘制a d c 前端调 第二章a d c 前端调理电路设计与实现1 7 理电路p c b 的一些关键环节。本章在第2 4 节分析了两套设计方案所实现的a d c 前端调理电路的性能，对板卡前端噪声的大小进行比较分析，总结了方案一的不 足以及p c b 绘制时的一些问题。当然，影响a d c 性能的不止是a d c 前端调理电 路本身的设计与实现，与外部提供的采样时钟也有很大的关系。对于a d c 采样时