（测试计量技术及仪器专业论文）基于vxi总线的多通道高速数据采集模块的研制.pdf

硕士论文基于v x i 总线的多通道高速数据采集模块的研制 礤4 2 5 g 97 1 概述 1 1 选题背景及意义 1 1 1 概述 当今时代是计算机时代，由于计算机技术、微电子技术、软件技术、网络技 术的高度发展及其在测试技术与仪器上的应用，新的测量理论与方法、新的测量 领域和新的仪器结构不断涌现，在许多方面已冲破传统仪器的概念，测量仪器的 功能和作用已发生了变化。七十年代已来，随着微处理器及p c 机的问世，先后 出现了智能仪器( s m a r ti n s t r u m e n t ，缩写为s i ) 、g p i b 、个人仪器( p e r s o n i n s t r u m e n t ，缩写为p i ) 、插卡仪器( i n s m u n e n t o n a c a r d ，缩写为i a c ) 。八十年 代中后期，世界上五家著名的仪器制造商h e w l e t t p a c k a r d ，t e k t r o n i x ，c o l o r a d o d a t a s y s t e m ，r a c a l d a n a 和w a v e t e k 接受美国军方委托，根据v m e 计算机总线，欧 卡标准和i e e e 4 8 8 8 2 等标准，于1 9 8 7 年7 月公布了一种新的总线标准一v x i ( v m e b u se x t e n s i o nf o ri n s t r l 眦e n t a t i o n 总线，即v m e 总线在仪器领域的扩展。 这种在v m e 总线基础上扩展而形成的模块化仪器的共用体系结构，吸收了v m e 总线的高速通讯、便携及g p i b 易于组合的优点，兼顾了测量仪器的特征和要求， 增加了用于仪器同步的触发总线、各种仪器电源、零槽模块功能、配电、冷却以 及电磁兼容性等优点，使测量仪器乃至整个测试系统的性能和速度大幅度提高。 v x l 总线经过几次修订，已于1 9 9 2 年被接受为i e e e 标准( i e e es t d l l 5 5 一1 9 9 2 ) p 】，成为一种在世界范围内开放的行业标准。 从v x i 总线诞生至今，因其丌放式结构、强大的测试功能、系统的高集成度、 高可靠性和高吞吐量，同时能有效地降低电子测量的测试费用，而被越来越广泛 地应用于生产制造、研究开发及系统服务等广泛领域中。全球每年的销售额都在 以约2 5 的速度递增，显示出了v x i 总线的强大生命力。因此被国内外专家认为 是电子仪器发展史上的一个重要里程碑，电子仪器和自动测试领域的“第三次革 命”。 v x i 设备间的连接方式常采用基于v x i 的内嵌式c p u 方式、g p i b 到v x i 转换的方式和m x i 方式三类，并可保证v x l 支持网络操作。这三种方式的性能 以内嵌式最好，m x l 其次，g p i b 方式又其次。价格以g p i b 最低。 e i e e l ：i t u t e0 ：i e e f 5 n 】c s ( 6 ) 9 9 9 9 9 7 皈发 b 硕士论文基于v x l 总线的多通道高速数据采集模块的研制 v x i 标准只解决了仪器的硬件规范问题，于是，1 9 9 3 年9 月成立了 v x l n u g & p l a y 联盟，制定了v x p l u g & p l a y 标准，从而保证了v x i 系统间的通用 性【3 l 。v x l p l u g & p l a y 标准强调了v x i 的系统框架，将系统软件分为四层，并强调 各层软件及接口，以保证虚拟仪器系统的通用及高效。v x i p l u g & p l a y 认为软件在 虚拟仪器中如此重要，以至于提出“软件就是仪器”一的看法。 为实现互换性目标，1 9 9 8 年9 月成立了i ( 1 t e r c h a n g e a b l e v i r t u a l i n s t r u m e n t ) 基金会，并制定了i v i 规范。采用i 驱动器的测试程序具有与仪器无关性1 4 】。 当测试仪器淘汰或损坏时，可采用同类仪器代替，测试仪器仍能运行，这样可以 大大地降低测试系统的研制周期和开发成本。 1 1 2 选题目的和意义 与传统仪器及其它类型的虚拟仪器相比，基于v x i 总线的虚拟仪器有许多优 点【5 l ： ( 1 ) 同传统仪器相比，v x i 总线虚拟仪器的软、硬件都具有开放性、模块 化、可重复使用及互换性强等特点，能最大限度地满足用户需求，提高软、硬件 的使用效率，其系统组建的灵活性是传统仪器所无法比拟的。 ( 2 ) v x i 总线提供了一个严格规定各模块电磁兼容的环境，这个低噪声并 具有严格控制的异步通讯和模块触发能力的平台，明显改善测试系统的性能。仪 器系统结构紧凑，所有模块通过背板总线进行通讯，硬件使用环节大大减少，因 此可以减少测量误差，进一步提高测试系统的精确度。 ( 3 ) v x i 总线虚拟仪器系统便于未来扩展和系统升级。由于v x i 总线是开 放式结构，标准化程度高，只要一次投资v x i 总线开发系统，就可以开发出适用 不同需要的模块。为提高测试系统性能或完成不同测试任务，只要加入或更换所 需的模块，甚至只需对软件加以更变便可达到功能扩展的目的，而不需要购买一 个全新的系统。因此v x i 总线虚拟仪器系统便于未来扩展和升级。此外，基于 v x i 总线的虚拟仪器还有测量速度高、技术更新周期短、系统组建时间短等诸多 优点。因此，v x i 总线为实现高性能的虚拟仪器提供了一个极好的平台。然而， 目前国内对v x i 总线仪器的研究工作相对而言还比较落后。本论文选题就是对作 为组建v x i 总线测试系统的基本模块之进行研究和探索，跟踪国际发展水平， 推动我国测试技术的发展。 1 2 国内外研究现状 硕士论文基于v x i 总线的多通道高速数据采集模块的研制 1 2 1国外研究现状 国外由于丌展v x i 总线的研究工作较早，因此在v x i 数据采集模块的研制 方面处于领先地位。以h p 公司，n i 公司为代表的仪器大公司，不断推陈出新， 生产出性能更好的模块。数据采集( d a q ) 模块作为组建v x i 总线测试系统的基 本模块之一，一直倍受v x i 开发商和研究人员的重视。现已有不少产品问世，比 较典型的有：n i 公司v x i m 1 0 6 4 e 1 数据采集卡，采样率为1 2 5 m s a s ，a d c 精 度为t 2 b i t s ，输入通道6 4 个单端( 3 2 个差分) ，采用v x it t l e c l 外部触发。 h p 公司的h p e l 4 2 9 a 数字化仪模块【6 】。h p e l 4 2 9 a 数字化仪模块具有双通道，单 端或差动输入，a d 转换位数为1 2 b i t s ，最高采样频率为2 0 m s a s ，每个通道的存 储容量为5 1 2 k ，技术较全面，并有较强的触发及采样信号输出能力。其最大的缺 点是输入阻抗太低，仅为5 0 q 或7 5 q 。 1 2 2 国内研究现状 我国自19 9 3 年以来逐步开展了v x i 技术与攻关。航天测控公司、哈工大、 上海航天局8 0 9 所、铁道部北方交大、成都电子科技大学等国内一批科研机构和 高等院校为代表的v x i 技术跟踪、研究和开发单位，已从概念研究转向实用性开 发和研制。如：由航天测控公司承担的国家“八五”重点科技攻关项目v x i 总线 c 尺寸系列功能模块( 包括5 位半d m m 、a d 模块、d a 模块、i o 模块、计数 器模块等) 于1 9 9 8 年通过国家鉴定叽i 从目前国内外的研究方法来看，在v x i 总线数据采集卡的接1 5 i 设计中，有的 采用消息基接口，有的采用寄存器基接1 3 。对于在集成环境复杂的应用中，多采 用消息基接口，在要求速度快，环境简单的场合则采用寄存器基接1 3 。而在功能 电路的设计中，由于各种技术的不断引入，方法则比较多，有的用双端口存储器， 有的用双体a d 卡。此外，在模块封装、布线、抗干扰等方面都有一系列先进的 手段。 1 2 3 本文工作内容简介 r 。，2 7 7f 本文在前人的基础上，设计出适用于兵器测试的v x i 总线的数据采集模块。 所做的工作概括为： ( 1 ) 为充分发挥v x i 总线的技术优势，对v x i 总线系统的体系结构进行分 析研究，掌握v x i 总线标准。包括v m e 总线的特征，以及v x l 总线特有的模块 识别总线、触发总线等。同时也对寄存器基设备的设计有深入了解和把握，为v x i 总线的数据采集模块的开发和研制作好技术上的准备。 ( 2 ) 在上述理论研究的基础上，设计出符合v x l 规范标准的四通道单端或 两通道差动双端或其两者组合，1 2 b i t s 分辨率，采样频率可程控改变，最高采样 率为6m s a s ，总的存储总容量为1 2 8 m ，高输入阻抗( 大于1 m q ) ，输入量程从 1 0 0 m v 到2 0 v 可程控改变的基于v x ! 总线的超大容量、高速数据采集模块。 ( 3 ) 深入研究v p p 和i v i 协议，扬长避短，在符合协议的基础上，提出并 实现了位属蚌仪器( 位段控制仪器参数的仪器) 的i 驱动程序，提高了仪器的 实时性能。 ， 硕士论文基于v x i 总线的多通道高速数据采集模块的研制 2 v x i 总线寄存器基设备的设计原理 2 1 引言 在v x i 总线系统中，命令、数据、地址和消息都是通过总线传递的。v x i 总线的全部总线都印制在v x i 主机箱内的背板上，并通过p 1 、p 2 、p 3 连接器与 各仪器模块连接。 v x i 总线系统是在v m e 总线系统的基础上，增a n t 为适应仪器系统所需的 总线而构成的。从功能上分，v x i 总线系统共有以下8 种总线：1 v m e 计算机 总线；2 时钟和同步总线；3 模块识别总线；4 触发总线；5 模拟相加总线； 6 本地总线：7 星形总线；8 电源线。 在本文的v 总线多通道高速数据采集模块的研制中仅涉及到v m e 计算机 总线和电源线。因而有必要首先对它们的总线构成及其协议作简单的介绍。其次 再阐述v x i 总线寄存器基设备的设计原理，这是因为本文的v x i 总线多通道高 速数据采集模块是c 尺寸的寄存器基从者设备。寄存器基从者设备虽是较为简单 的设备，但其具有高数据传输速度等优点，通过一定的设计，高速数据采集模块 的各项功能是可以实现的。 2 2v x i 总线系统的体系结构【3 】【9 】 2 2 1v m e 总线系统的特征与构成唧 v m e ( v e r s am o d u l ee u r o c a r d ) 总线是在v e r s a 总线的基础上产生并形成 的。v e r s a 总线是美国m o t o r 0 1 a 公司于1 9 7 9 年专为其m c 6 8 0 0 0 微处理器设计 的一种计算机总线。v e r s a 总线出现以后，m o t o r o l a 欧洲微系统组织( m o t o r o l a s e u r o p e a nm i c r o s y s t e mg r o u p ) 在欧卡机械标准的基础上，开发了6 8 0 0 0 c p u 模板、 动态存储器模板和静态存储器模板三个标准模块，并把新的总线命名为 v e r s a b u s - - e ，随后更名为v m e b t l s ，而且m o t o r o l a 公司、m o s t e k 公司和s i g n e t i c s 公司共同达成一致性协议开发和支持该总线，并出现了v m e b u s 规范的第一个蓝 本。v m e b u s 规范几经修改后被i e e e 和i e c 分别定为i e e e l 0 1 4 和i e c 8 2 1 标准 加以颁布。我国航天工业总公司也于1 9 9 7 年正式颁布了q j 2 9 5 3 - - 9 7 “v m e 总线 系统规范”。 硕士论文基于v x l 总线的多通道高速数据采集模块的研制 v m e 总线包含了数据传输总线( d t b ) 、d t b 仲裁总线、优先中断总线和公 用总线。d t b 仲裁总线本文未涉及，这里不作介绍。 2 2 1 1 数据传输总线( d t b ) 数据传输总线与常规微处理器的数据传输总线功能一样，是供数据传输用的。 在v m e 总线系统中，它主要供c p u 板的主( m a s t e r ) 模块和从属于它的存储器 扳及i o 板上的从( s l a v e ) 模块问传递消息，也可供中断模块与中断管理模块间 传递状态和识别消息。数据传输总线按其功能可分为寻址线、数据线和控制线三 组。 在主、从模块交换数据时，地址线由主模块驱动以进行寻址，根据利用的地 址线数目不同，地址可以是短地址( 寻址6 4 k 字节) 、标准地址( 寻址1 6 m 字节) 和扩展地址( 寻址4 g 字节) ，所用地址线的数目由地址修改线a m 0 * a m 5 * 规定。 数据线d 0 0 d 3 l 用来传输1 - - 4 字节的数据。主模块用数据选通线d s 0 * d s i * 、 字长线l w o r d * 和地址线a 0 1 配合指定不同的数据传输周期类型，例如单字节 奇地址或偶地址的数据传输等等。 数据传输总线d t b 周期是异步进行的，主模块用地址选通信号a s + 和数据 选通信号d s 0 * - d s i * 向从模块发出控制，而从模块用数据传输应答信号d t a c k * 来响应。读写信号线w r i t e * 确定数据传输的方向。 2 2 1 2 优先中断总线 v m e 总线系统最多可以有七级中断，优先中断总线包括：中断请求线 i r q i * - i r q 7 + 、中断应答输入线i a c k i n * 、中断应答输出线i a c k o u t * 、中断应 答线i a c k + 。v m e 总线系统中，各中断模块使用中断请求线1 r q i * - i r q 7 * 发出 中断请求，c p u 板上的中断管理模块在监视到中断请求后驱动中断应答信号，它 与系统控制板中的l a c k * 菊花链驱动模块配合，组成中断链路。 首先中断管理模块驱动l a c k * 线为低电平，该信号通过背板上的总线传至系 统控制板上的i a c k + 菊花链驱动模块，使后者的i a c k o u t * 线变为低电平，并 驱动中断应答链路。与此同时，中断管理模块还驱动地址线a o i a 0 3 ，经译码指 出是响应i r q l + i r q 7 * 中第几条线的中断请求。 中断模块需要3 个条件才可认为自己的中断请求被响应，即输入本模块的 i a c k l n + 为低电平；自己使用的中断请求信号i r q n * 为低电平( n 为1 7 ) 及 硕士论文基于v x i 总线的多通道高速数据采集模块的研制 a 0 1 a 0 3 经译码得到的号数n 与自己使用的中断请求i r q n * 线中的号数n 一致。 在满足最后一个条件的情况下，每个中断模块的中断应答输出信号与其中断应答 输入及中断请求信号间有如下逻辑关系： i a c k o u t + = i a c k i n + + i r q n + ( 2 1 ) 式中均采用正逻辑。 当中断请求被响应时，中断模块就在数据传输线上发1 4 个字节的状态识别 消息( s t a t u s i d ) ，相应的中断管理模块根据收到的这个消息，去执行相应的中 断服务程序。 2 2 1 3 公用总线 在v m e 总线系统中，公用总线为系统提供时钟、系统初始化及系统故障监 测等功能。公用总线包括：系统时钟线s y s c l k 、串行时钟线s e r c l k 、串行数 据线s e r d a t 、交流故障线a c f a i l * 、系统复位s y s r e s e t 和系统故障线 s y s f a j l + 。系统时钟线提供】6 m h z 的时间基准。 除上述各种总线外，还有电源线、地线g n d 和保留线。 2 2 2v x i 增加的总线 除v m e 总线外，v x i 总线增加了本文中将提及的：( 1 ) 1 0 m h z 时钟线c l k l 0 ： ( 2 ) 模块识别线m o d i d ；( 3 ) 8 条平行t t i 触发线t t l t r g 0 t t l t r g 7 ；( 4 ) 2 条平行b c l 触发线e c u i r g o e c i t r g l ；( 5 ) 一5 2 v ，一2 v ，一5 2 v ，2 4 v ， 和附加的+ 5 y 电源。下面仅对与本文模块有关的信号线作简单介绍： 2 2 2 1m o d i i ) 模块识别线 m o d i d 线为模块识别线，它可通过特有的物理位置或插槽来识别逻辑设备。 这些线源于v x i 总线0 号槽模块，p 2 连接器上的1 2 个引脚，分别送至1 号槽至 1 2 号槽模块p 2 连接器的a 3 0 引脚上。在一个配置齐全的v x i 总线子系统里，0 号槽与其余插槽间分别有1 2 根m o d i d 线相联。除了这1 2 根线外，0 号槽还有 它自己的m o d i d 线( m o d 0 0 ) 。m o d i d 线的用途是：( 1 ) 检测各插槽中模 块是否存在，即使被检测的模块已有故障；( 2 ) 识别一个特定设备的物理位置( 插 槽号) ；( 3 ) 用灯或其它方法指出模块的实际物理位置。0 号槽通过被检测模块上 一个8 2 5q 接地电阻将m o d i d 线下拉到低电平来检测该模块的存在。一个设备 的插槽号由0 号槽分派一条特定的m o d i d 线来识别，并在每个模块的a 1 6 组态 硕士论文基于v x ! 总线的多通道高速数据采集模块的研制 空间查询m o d i d 位，以检测所选择的设备。 2 2 2 2电源总线 通过v x i 背板电源总线可以提供七种不同的电压，其中5 v 和1 2 v 是 v m e 总线上就存在的，2 4 v 是为模拟电路提供的，一2 v 和一5 2 y 是为高速e c l 电路提供的，如果仪器需要1 5 y 电压，则可通过2 4 v 电压来得到。 2 2 3v x i 总线系统的体系结构 2 2 3 1 v x i 总线系统配置 v x i 总线系统的体系结构允许不同厂家生产的各种仪器、接口插件或计算机， 以模块的形式共存于同一v x i 总线主机箱中，因此，v x i 总线系统结构具有非常 好的开放性和灵活性。v x i 总线没有规定特定的系统系统层次或拓扑结构，也没 有规定系统中所使用的微处理器的类型、操作系统，及与主计算机的接口。因此， v x l 总线系统是一个理想的测试平台，它保证了不同厂家的产品之间的兼容性和 组建系统的灵活性。 2 2 - 3 2 v x i 总线系统的设备 设备是组成v x i 总线系统最基本的逻辑组件。通常，一个设备就是一块v x i 总线模块，但也允许在一个模块上实现多个设备和多个模块组成一个设备。在系 统中，每个设备都有唯一的逻辑地址。根据v x i 总线设备支持的通讯协议的能力 可将它们分为四类。 ( 1 ) 消息基设备： 支持v x i 总线配置和通讯协议。这一类设备只包括具有命令者和命令基从者 元件的设备。消息基设备是具有通讯能力的本地智能设备。 ( 2 ) 寄存器基设备： 支持v x i 总线寄存器分配图，但不支持v x i 总线的通讯协议，它们是由具 有寄存器基从者元件组成的。 ( 3 ) 存储器设备： 具有配置寄存器，并且包含一定的存储器设备的特征，如：存储器类型和存 取时间等，但不具有v x i 总线定义的其他寄存器或通讯协议。 硕士论文基于v x i 总线的多通道高速数据采集模块的研制 ( 4 ) 扩展设备： 是一种专用的v x i 总线设备，它具有配置寄存器供系统识别。这类设备允许 将来定义更新种类的设备，以支持更高级的兼容性。 2 2 3 3v x i 总线系统的通讯层次 图2 1 为v x i 总线系统通信的分层结构。在v x i 总线系统中，对所有设备都 有一个“配置寄存器组”，系统可以通过v m e 总线上的p l 访问来识别设备的设 设备特定 通讯协议 设备特定 通讯协议 共享存储 器协议 设备特定 通讯协议 设备特定通 讯协议 4 8 8 2 语法 4 8 8 v x i 通 信协议 字串行通信协议 通信寄存器组 配置寄存器组 图2 1 v x i 总线系统通信结构 备类型、型号、生产厂家、地址空间( a 1 6 ，a 2 4 ，a 3 2 ) 以及所要求的存储器 空间等。寄存器基设备就是仅具有最基本能力的v x i 总线设备。为使系统中模块 之间具有较高级的通讯能力，v x i 总线增加了一组在系统中可以由其他模块访问 的通信寄存器。这样，系统中的每一个设备均可通过某种特定的通讯协议，如通 过v x i 总线的字串行通讯协议与系统中其他设备进行通讯。这就是消息基设备所 要具备的。由于不同厂家都遵守诸如字串行协议的通信协议，因而可使仪器与系 统中其它仪器兼容。高层通信协议，例如图2 1 所示共享存储器协议，可通过该 平台在后面定义。v x i 总线系统设备的通信是以设备的分层关系为基础的，相互 通信的设备一个为“命令者”，另一个为“受令者”。寄存器基设备按所具有的设 备特定通信协议来实现通信，设备特定通信协议与设备有关，随设备的操作功能 而定。消息基设备能够按照某种特定的通信协议。由于消息基设备可以是其下层 命令者，同时又可以是其上层的从者，因此，命令者从者是可以嵌套的。 硕士论文基于v x i 总线的多通道高速数据采集模块的研制 2 2 4 v x i 总线寄存器基接口的设计原理 v x i 总线寄存器基模块虽是v x i 总线系统中较为简单的设备，一般作为 受令者从模块使用，与寄存器基模块通讯是通过读、写其寄存器来实现的，但也 可以利用中断。 2 2 5 设备寻址 寄存器基设备同所有v x i 总线设备一样，在a 1 6 ( 1 6 位) 地址空间内，都 有一组“字节的寄存器。每个设备的寄存器基地址由设备本身唯一的非易失的逻 辑地址确定。这个逻辑地址是一个8 位选择器( 通常是8 位的拨码开关) ，共有 2 5 6 种唯一选择。逻辑地址是这个选择器所设置的值，并与这个设备寄存器基地 址的6 - - 1 3 位对应，基地址的a 1 4 位和a 1 5 位均为1 。设备寄存器基地址为： 朋6 4 + 4 9 1 5 2( 2 2 ) 式中，l a 表示设备的逻辑地址。如果设备所需地址空间小于6 4 字节，那么 设备的全部寄存器都可保存在所定义的6 4 字节内。否则，它在a 2 4 或a 3 2 地址 空间中还需附加寄存器。通过设备a 1 6 寄存器配置部分的偏移地址寄存器，可对 设备的a 2 4 或a 3 2 寄存器的基地址进行编程。包括寄存器基设备在内的所有v x i 总线从者设备必须实现a 1 6 寻址操作，并且在a 1 6 地址空间中具有可用的配置寄 存器。从者设备也可以实现a 2 4 或a 3 2 寻址操作。如果v x i 总线从者设备实现 了a 2 4 寻址操作，它就不应实现a 3 2 寻址操作。同样，如果v x i 总线从者设备 执行了a 3 2 寻址操作，它就不能执行a 2 4 寻址操作。v x i 总线从者设备必须执行 d 1 6 ( 1 6 位数据) ，但v x i 从者设备也可以执行d 0 8 ( e o ，偶和奇字节) ( 8 位 数据) 或d 3 2 ( 3 2 位数据) 。 2 2 6 配置寄存器 寄存器基设备配置寄存器的寄存器分 配如表2 1 所示，这些寄存器由前面所述 的逻辑地址选择开关设置在a 1 6 地址空间 中。在六种寄存器功能定义如下： 2 2 6 i 识别( i d ) 寄存器 3 f h 设备相关寄存器 0 6 h 设备相关寄存器 0 6 h 偏移寄存器 0 4 h 状态控制寄存器 0 2 h 设备类型寄存器 0 0 h 识别，逻辑地址寄存器 这个1 6 位的读寄存器提供与设备配 表2 l 配置寄存器的分配表 置有关的信息，是一个用于识别模块生产厂商、寻址方式、和设备类别的1 6 位寄 硕士论文基于v x i 总线的多通道高速数据采集模块的研制 存器，其位定义见表2 2 。 位1 5 - 1 4 1 3 1 21 1 0 内容设备类别寻址方式生产厂家识别码 表2 2 值类别 0 0存储器基设备 0 1 扩展设备 1 0 消息基设备 1 l 寄存器基设备 l 值 寻址方式 o oa 1 6 a 1 2 4 0 1a 1 6 ，a 3 2 1 0保留 1 1a 1 6 嘉，1 表2 4 其中，“设备类别”段指明该设各属于表2 3 中四种v x i 总线设备中的哪 一类。“寻址方式”段说明设备操作寄存器的寻址方式，表2 4 给出了可能的寻 址方式。“生产厂家识别码”唯一地识别了设备的生产厂家，所有识别码都由 v x i 总线联合体保存。分配给生产厂家的识别码i d 是从4 0 9 5 开始递减的。而识 别码3 8 4 0 ( f 0 0 h ) 是为用户定制的设备和任何其他具有唯一特殊功能的设备保 留的。 2 26 2 逻辑地址寄存器 这个1 6 位的写寄存器是由任选的动态配置协议定义的。由于本模块不涉及动 态配置，故不再详述。 2 2 6 3 设备类型寄存器 这个读寄存器提供与设备有关 的状态信息，其位定义见表2 4 。型 l 位 1 5 1 21 1 0 l 内容要求的存储空间型号代码 表2 4 设备类型寄存器位定义 号代码这个段包含一个由生产厂家为该设备指定的模块识别编码，对于仅有a 1 6 的设备，这个段占据设备类型寄存器的整个1 6 位。要求的存储空间( 仅适用于 a 1 6 a 2 4 和a 1 6 a 3 2 设备) ：该四位给出数值m ，m 在o 至1 5 之间。要求的存储 空间计算如下： 2 5 6 。2 2 3 一” ( 2 3 ) 式中：a 是在识别寄存器中地址空间段的值。这一公式给出了a 2 4 或a 3 2 存 硕士论文基于v x i 总线的多通道高速数据采集模块的研制 储器空间( 按字节) 常驻在设备上的数量，设备必须要对这结果进行地址译码。 a 2 4 设备存储器的最小为2 5 6 字节，最大为整个a 2 4 v m e 总线地址空间的二分之 一。a 3 2 设备存储器的最小为6 5 5 3 6 字节( 6 4 k 字节) ，最大为整个a 3 2 v m e 总 线地址空间的二分之一。 2 2 6 4 状态寄存器 这个读寄存器提供与设备有关的状态信息，表2 5 给出了状态寄存器的位定 义。 其中，“a 2 4 a 3 2 有效”位只用于a 2 4 或a 3 2 的设备，为“1 ”表示该设备在 a 2 4 或a 3 2 地址空间的操作寄存器可以被访问，为“0 ”表示不可以被访问。对 a 1 6 设备来说，该位与设备相关。“m o d i d * ”位为“l ”表示不能通过p 2 连接器 位 1 51 41 3 _ 432 1 _ o i 内容a 2 4 a 3 2 有效m o d i d +设备相关准备好通过设备相关 表2 5 状态寄存器的位定义 的m o d i d 线选择该设备；“0 ”表示通过m o d i d 线的高状态选择该设备。“通过” 位为0 表示设备正在执行自检或自检已经失败：为“1 ”表示自检已经通过。如 果设备开机不执行自检，则其“通过”位必须一直被置为“l ”。在设备通电初始 化过程结束之后，“准备好”位为“1 ”。 2 2 6 5 控制寄存器 对该寄存器写入数据将引起设备执行某些特定的操作。表2 6 给出了控制寄 位 1 51 4 2l o 内容a 2 4 a 3 2 允许设备相关系统故障禁止复位 表2 6 控制寄存器的位定义 存器的位定义。 表2 6 中，“a 2 4 a 3 2 ”位写入“1 ”，则允许访问设备的a 2 4 或a 3 2 v x i 总线 寄存器，写入“0 ”则禁止这种操作。“设备相关”段中的各位用于设备的特殊控 制应用，它们由设备设计者决定。应该注意，不了解设备状态的资源管理者，在 向控制寄存器写入信息以改变v x i 总线定义位时，总是向设备控制寄存器的“设 硕士论文基于v x i 总线的多通道高速数据采集模块的研制 备相关”段写全“1 ”。“系统故障禁止”位写入“1 ”时，设备关闭s y s f a i l * 信 号线驱动器。“复位”位写入“1 ”迫使设备进入“复位”状态。 2 2 6 6 偏移寄存器 只有a 1 6 a 2 4 和a 1 6 a 3 2 设备需要这个1 6 位读写寄存器，它定义了该设备 的a 2 4 或a 3 2 操作寄存器的基地址。偏移寄存器的m + l 最高有效位就是设备的 a 2 4 或a 3 2 寄存器地址的m + l 最高有效位之值。其中，m 是设备的设备类型寄存 器中“要求的存储空间”段的值。偏移寄存器的低1 5 m 位没有意义，因此，该 偏移寄存器中位1 5 ( 1 5 一m ) 对应a 2 4 寄存器组的地址线a 2 3 a ( 2 3 一m ) ， 或对应a 3 2 寄存器地址线a 3 1 a ( 3 1 一m ) 。在仅有a 1 6 设备的情况下，偏移寄 存器是与设备相关的操作寄存器。偏移寄存器的读出内容总是再现最新写入偏移 寄存器的地址偏移量。 除基本配置寄存器外，根据功能电路的需要，设计者还必须自己定义与设备 相关的操作寄存器组，以便完成模块特有的控制和操作。 2 2 7 优先中断 寄存器基设备不使用v m e 总线中断，但寄存器基设备可以使用中断来报告 状态。如果寄存器基设备有一个状态寄存器位来标明“忙”或“未准备好”状态， 并且该位能维持大于5 0 微秒的时间，那么该设备可具有中断能力，并能在“忙 未准备好”周期结束时提出中断要求。这样就可避免过多地查询状态寄存器，因 而减小了背板上信号的传递，即减小了占用总线的时间。寄存器基中断器用“状 态识别”字对中断应答周期作出响应，该字符合v x i 总线标准格式，v x i 总线 “状态识别”字格式见表2 7 。“状态，识别”字中的“原因状态”和“d 3 2 扩展” 段是可选的，各个位的定义与设备有关。逻辑地址段是被响应设备的逻辑地址。 f 位 3 1 1 61 5 87 0 h 内容 d 3 2 扩展未定义逻辑地址 襄2 7 状态识别字格式 2 3 v x i 总线寄存器基设备的设计隅l i 9 1 图2 2 所示为总线寄存器基a 1 6 ( a 2 4 ) d 1 6 设备的电路设计原理框图。主 要包括：地址和寄存器译码，数据传输应答，中断控制，总线驱动，配置及操作 硕士论文基于v x i 总线的多通道高速数据采集模块的研制 寄存器组，次级接口及功能电路等部分。 v x i 背 板 信 号 缓 冲 驱 动 l a c k o u t * b 6 0 0 u t + 一b g 3 们+ 译码电 路 拨码开关设置的逻辑地址 望 数据l 传输i 应答i 嘉慧1 + 应答卜卜 。 引l 相关应答信 号线的驱动 数据线驱动 中断 判别 其余信号线的接 受和驱动 配 置 及 操 作 寄 存 器 组 次 级 接 口 及 功 能 电 路 面板 输入 输出 图2 2 v x i 器件的电路设计原理框图 2 3 1v x i 总线缓冲驱动 v x i 总线缓冲驱动部分完成对背板总线中的数据线、地址线和控制线的缓冲 接收或驱动，一方面可以满足v x i 规范中对各信号线接收和驱动的要求，另一方 面，在电气上有隔离和保护的作用。对于a 1 6 d 1 6 设备来说，只实现v x i 背板 地址总线a l a 1 5 和数据总线d 0 , - - d 1 5 。对于a 2 4 d 1 6 及a 3 2 d 1 6 设备，还需实 现a 1 6 , - - a 2 3 及a 1 6 a 3l 。其中，数据总线d 0 d 1 5 根据v x i 总线和v m e 总线 一到芝喜宝譬一 硕士论文基于v x i 总线的多通道高速数据采集模块的研制 规范要求，是由三态驱动器驱动的双向信号线，用于主模块和从模块之间的数据 传输，以及从中断器向中断处理器传输状态标识信息。在电路中采用三态的总线 收发器为数据线提供数据缓冲驱动。数据传输的方向由信号线w r i t e * 决定，当 w r i t e * 为低( 表示执行“写”操作) 时，背板线d 0 d 1 5 上的信息传输到模块 上。当w r i t e * 为高( 表示一个“读”操作) 时，则模块上的数据信息被传输到 背板线d 0 d 1 5 上。在一个正常的读操作期间，模块上的数据信息来源于由地址 译码电路所决定的寄存器中的内容。 对于地址总线a 0 1 a 3 1 以及其他由三态驱动器驱动的信号线，根据v m e 总 线规范中这些三态线的相关驱动和负载规则，接口电路中采用总线缓冲器为这些 线提供缓冲，以满足其吸收电流和输出电流的要求。对于由本模块驱动输出的集 电极开路信号线d t a c k * 、 i r q i * i r q 7 * 等，以及标准推挽输出信号线 i a c k o u t * ，采用v m e 推荐的相应的驱动设备来进行驱动。 2 3 2地址和寄存器译码控制 地址和寄存器译码控制部分对地址线a 0 1 a 3 1 及地址修改线a m 0 a m 5 等 按照v x i 总线规范对相应的总线操作进行译码选通，该部分主要采用比较器，译 码器，以及一些锁存电路。 在进行不同的总线操作时，除了要按照前述的寻址规则进行地址译码选通外， 还要针对不同的总线操作注意以下几个方面：1 ) 能够适应地址流水线，而没有数 据遗漏或操作错误。地址流水线是指主模块可以在前一周期的数据传输还在进行 的同时，发出下一个周期的地址；2 ) 对于本文所提及的d 1 6 设备，由于只进行 1 6 位的双字节b y t e ( o l ，2 3 ) 传输，应有l w o r d * 为高电平，以表示现在 进行的是1 6 位的双字节b y t e ( o 1 ，2 3 ) 访问；3 ) 在进行数据传输而不是在 进行中断应答操作时，应有l a c k * 为高电平，以表示现在进行的仅仅是数据传输； 4 ) 对于a 1 6 或a 2 4 及a 3 2 设备，按照v x i 总线规范，模块对地址修改线a m 0 a m 5 的响应也各不相同，具体响应如下： 具有d 0 8 ( 0 ) 、d 0 8 ( e o ) 、d 1 6 或d 3 2 能力的a 1 6 从模块，响应的修改 码为：2 9 h 、2 d h ： 具有d 0 8 ( o ) 、d 0 8 ( e o ) 、d 1 6 或d 3 2 能力的a 2 4 从模块，响应的修改 码为：3 9 h 、3 a h 、3 d h 、3 e h ： 具有d 0 8 ( o ) 、d 0 8 ( e o ) 、d 1 6 或d 3 2 能力的a 3 2 从模块，响应的修改码 硕士论文基于v x l 总线的多通道高速数据采集模块的研制 为：0 9 h 、o a h 、0 d h 、0 e h ； 2 3 3 数据传输应答 数据传输应答部分是整个v x l 总线接口电路的核心。该部分对v x l 背板总 线中的控制信号进行组态，为标准读、写数据传输周期提供时序及控制信号，如 产生总线完成异步传输所需要的数据传输应答信号d t a c k * ，并实现硬件、软件 复位信号等。 在进行数据传输时，系统控制者首先对模块进行寻址，并将地址选通线a s * ， 数据选通线d s 0 * 、d s i * 以及控制数据传输方向的w r i t e * 信号线等设置为相应 电平。当本模块地址和寄存器译码控制部分检测到地址匹配及各控制线有效后， 其相应的输出信号和有效的数据选通一起将启动数据传输应答过程。首先d b e n 变为有效电平，从而使能数据总线驱动并锁存寄存器译码结果。如果数据传输周 期是一个读操作( w r i t e * 为高) ，首先，数据总线驱动被使能，内部数据被驱动 到背板数据d 0 , - - d 1 5 上。接着使驱动电路( 7 4 f 3 8 ) 驱动背板信号线d t a c k * 为 低电平，以此向总线控制者确认已经接收到数据传输请求，并己将指定寄存器的 内容放置在数据总线上。如果数据传输周期是一个写操作( w r i t e * 为低) ，首先， 数据总线驱动被使能，从背板数据d 0 - - - d 1 5 上接收数据，接着使驱动电路( 7 4 f 3 8 ) 驱动背板信号线d t a c k * 为低电平，d t a c k * 被设置成低电平则向总线控制者表 示已经成功地接收到数据。对于读和写操作，此时保持d t a c k * 为真并保持锁存 的地址直到数据选通线d s 0 + 、d s i * 无效。数据选通变为无效后，d b e n 电平无 效，数据总线驱动非能，释放背板数据线，本地地址锁存也被释放，该数据传输 应答周期结束。 2 3 4 中断控制及应答 该部分电路实现中断请求及确认的时序及控制信号，它在设备需要中断服务 时，通过背板信号线i r q n * 向系统控制者提出中断申请，然后监视地址总线的低 三位a 0 1 a 0 3 、背板信号线i a c k i n * 来确认其中断申请是否被响应。 模块的中断请求级别( 1 r q i * i r q 7 * ) 由选择开关选择设置，并且中断请求 和中断应答级别是相同的。当模块需要中断服务即i r q t 线有效时，拉低背板信号 线i r q n * ，等待中断处理器确认其中断请求。当中断处理器响应中断时，首先通 过a 0 1 a 0 3 设置被响应中断的优先级代码，然后将l a c k * 设置为真，i a c k * 为真 又将i a c k i n * 拉为低电平。l a c k * 为真启动中断应答周期，并禁止模块上的正常 地址译码。在中断认可周期( i a c k * 为低) 内，若监测到本模块中断认可菊花链 硕士论文基于v x i 总线的多通道高速数据采集模块的研制 输入信号线i a c k l n * 有效，且地址线a 0 1 - a 0 3 上的地址编码与本模块的中断级 别设置一致时，说明本模块中断申请已被响应。此时，中断状态机启动数据传输 应答状态机开始一个读周期，将本模块的中断状态识别信息( 标识和逻辑地址) 放到数据总线上，进行中断状态识别信息数据传输。同时切断中断菊花链路，使 i a c k o u t * 无效，以防止其它中断模块响应中断认可周期。当中断处理器发现 d a c k * 变为“真”时，它便可以通过读数据周期来获得中断设备的逻辑地址，以 确定是哪一个设备在申请中断。如果中断响应条件不满足，则模块就不作出应答， 而将i a c k o u t * 线驱动为低电平，将中断认可菊花链上有效的i a c k i n + 信号传 递到下一个插槽的模块。 2 3 5次级接口及功能电路 寄存器基设备，主要通过对配置及操作寄存器组的读写，实现对模块的配置 和操作，而次级接口及功能电路就是具体模块功能的执行者了。 次级接口主要完成对操作寄存器中操作命令信息进行“翻译”并对相关功能 电路进行调控以执行所需的操作，同时，次级接口部分也要完成有关信息的获取 和数据的传送。以数据采集模块为例，次级接口部分一方面要根据操作寄存器中 的具体内容完成对信号调理电路各程控部分的调节，比如量程的调节，另一方面， 也要对a d 变换所得的数据和状态进行相应的传送。功能电路就是实现模块具体 功能的电路。 背板触发信号线经过缓冲驱动，可提供触发和时钟信号给次级接口及功能电 路部分，同时也可将本模块的触发和时钟信号驱动到背板触发总线上，如此可实 现各模块的同步。 2 4 小结 在这一章中，结合v x i 、v m e 总线技术规范，比较全面地研究了作为从者 的v x i 总线寄存器基模块的设计原理。主要内容包括： ( 】) 对v x i 总线系统的体系结构及v x i 总线寄存器基接口的设计原理进行 了较为详尽的研究。为充分发挥v x i 总线技术的优势以及更大应用范围内的开发 寄存器基接口和模块打下了必要的技术基础。 ( 2 ) 在上述各项规范和技术研究的基础上，提出了具有中断能力的v x i 总 线寄存器基a 1 6 ( a 2 4 ) d 1 6 设备的设计原理和方法。如此不仅使设备具有更广 1 7 硕士论文基于v x i 总线的多通道高速数据采集模块的研制 泛意义上的即插即用，而且在可用空间上也使模块更具灵活性。 硕士论文基于v x i 总线的多通道高速数据采集模块的研制 3 多通道数据采集模块的总体设计 3 1 引言 多通道数据采集模块的研制，实际上是在对h p 公司的h p e l 4 2 9 a 数字化仪 模块所具有的功能进行分析的基础上，并结合兵器测试等需要而提出的。 h p e l 4 2 9 a 数字化仪模块：具有双通道、单端及差动输入端，1 2 b i t s 分辨率，每个 通道的存贮深度为5 1 2 k ，技术较全面，并有较强的触发及采样信号输出输入的能 力。但由于该模块的单端输入阻抗仅为5 0 q 或7 5 q ，在通常应用中对被测信号衰 减很大，最大量程也只有l v ，因而由于对被测信号输出阻抗有较高要求及量程上 的限制，不适用一般应用。 在功能上，我们将作如下改进：1 ) 提高单端输入阻抗及量程，输入阻抗大于 1 m r l ，量程从1 0 0 m v 到_ 2 0 v 可变；2 ) 每个通道的存贮深度改进为3 2 m ，总 存贮深度改进为1 2 8 m 。3 ) 可选择中断或查询采集方式进行采集；4 ) 可选择 s d r a m 缓存和