（控制科学与工程专业论文）基于fpga的逻辑分析技术.pdf

摘要 摘要 随着大规模集成电路和微型计算机的发展，传统的检测设备( 示波器等) 已不能有效地检测和分析数字系统。尽前，逻辑分掇仪在数字域内分板勰鳃决 数字系统问题的能力已使它的应用处于与示波器并列憋位置。 本文了描述了一萃申二次生成的嵌入式系统级调试工具s i g n a l t a p 的工作原 理耪箕特点，它可戳在特宠的f p g a 器件以系统运行的速度观察到内部所有的 节点，但楚它只能用在特定公司生产的器件上，通用性不商。本论文参考并且 模仿萁部分原理，结合胛g a 器件设计方便、灵活、校验快和设计可重复改变 的特点，形成一个移植性很高的具有逻辑分析功能的软i p 核，然慝在具体的器 件上用这个软i p 核形戏了一令具骞逻辑分板功能豹装置。褒设计逻辑分柝装置 硬件邦分时，采耀基于平台s o c 设计思路帮可测试校方法，绪合e d a 技术用 窝上两下的设计愆戆将硬粹部分的采样电路、存储电路、频率生成电路、指令 识剐电路、触发电路和控制电路等模块设计成为用v e f i l o gh d l 描述的软i p 核， 其中每个模块都要进行时序仿真和综合，然后在系统级别将每个模块有机结台 形成具有逻辑分析功能的软i p 核，这样可以有效实现相同功能模块的口重爝， 绩缎设计周联，显设计风黢较小。本文还设计了一个p c 秀瑟软件，赛甏软件 麴功能是对硬件部分进行控制、显示分柝结果和指示分析过程，利用面向对藩 静编程方法由微计算梳完成，这样可以扩展逻辑分析装鬻的分析能力与计算能 力，降低了成本，而且使其通用健增强。 本评核可以用于数字电路可测试性设计时逻辑关系的验证，或者扩展到其 他的f p g a 器件中进行器件内部节点和外部弓 脚逻辑的测试秘调试。本文形成 的逻辑分享慝装攫霹以 乍热数字模拟混合壤路测试秘验证黪工蒸，焉来溉察辩序 波形、数字电路功能验程移模羧量的测试。该装置成本低廉，通甭性强，同时 该装置箕有高性畿、简便的使掰和扩展功能简单等优势。在宓骏室条件下可以 作为昂贵的逻辑分析仪的替代者。 关键词：f p g a ，s i g n a l t a p ，v e r i l o g h d l a b s t r a c i a b s t r a c t w i t ht h ed e v e l o p m e n to ft h el a r g es c a l ei n t e g r a t i o nc i r c u i ta n dm i c r o c o m p u t e r , t h et r a d i t i o n a ld e t e c t i o nd e v i c e s ( o s c i l l o g r a p he t c ) c a l ln o ta n a l y z ea n dd e t e c tt h e d i g i t a ls y s t e me f f i c i e n t l y t h ea b i l i t yo fa n a l y z i n ga n ds o l v i n gt h ep r o b l e mi nt h e d i g i t a lf i e l do ft h ed i g i t a ls y s t e mm a k e s t h el o g i ca n a l y z e ra p p l i e dv e r ye x t e n s i v e l y a st h e o s c i l l o g r a p h ， i nt h i sp a p e f ，at h e o r yo fa ne m b e d d e dl o g i ca n a l y z e rn a m e ds i g n a l t a pw h i c hi s as e c o n d g e n e r a t i o ns o f ti pc o r ei sd i s c u s s e d ，i tc a na n a l y z et h e1 0 9 i co fa l ln o t e s i n s i d et h ed i g i t a ls y s t e mw i t ht h es y s t e mf r e q u e n c y b u ti to n l yc a l lb ea p p l i e d 纽 s e v e r a lf p g ad e v i c e s s o 证t h i sp a p e r , t h et h e o r yo fs i g n a l t a pi sr e f e r e n c e dt o d e s i g n an e ws o f ti p c o r ew i t ht h ef e a t u r e so ff p g a w h i c hi sc o n v e n i e n ta n df l e x i b l e t od e s i g n ，f a s tt ov e r i f ya n de a s yt oc h a n g e a ni n s t r u m e n tb a s e do nt h i ss o f ti pc o r e i sd e s i g n e d ，w h i c hh a st h ef u n c t i o no fl o g i ca n a l y z i n g d u r i n gt h eh a r d w a r ed e s i g n o ft h e i n s t r u m e n t ，a s o c d e s i g n m e t h o db a s e do nt h e p l a t f o r m a n d d e s i g n * f o r - t e s t a b i l i t yi su s e d a tt h es a m et i m e ，at o p - d o w nd e s i g nm e t h o d i sa p p l i e d w i t ht h ee d a t e c h n o l o g yw h i c ha c h i e v e 狰c o r eo fe a c hp a r to ft h ed e v i c ei nt h e v e r i l o gh d l f o r m a ts u c ha s s a m p l ec i r c u i t ，r a mc i r c u i t , f r e q u e n c y - g e n e r a t i o n c i r c u i t ，t r i g g e r i n gc i r c u i t ，c o n t r o lc i r c u i ta n d s oo n ，a l lt h e s ec i r c u i tm o d u l e sm u s tb e s i m u l a t e di nt h er e g i s t e rl e v e la n da f t e rt h es y n t h e s i s t h e nt h e s em o d u l e sa r e o r g a n i z e dr e g u l a r l yt of o r mat o pm o d u l ew h i c hi st h es o f t i pi nt h i sp a p e r t h e i n s t r u m e n tn e e d sp ci n t e r f a c es o f t w a r et oc o n t r o lt h e i n s t r u m e n t ，d i s p l a y t h e a n a l y z i n gr e s u l t sa n da n a l y z i n gs t a t u s t h eo b j e c t o r i e n t e dp r o g r a m m i n g i sa p p l i e d t oa c h i e v et h ep c s o f t w a r e ，w h i c he n l a r g e si t sa b i f i t yo fa n a l y z i n ga n dc a l c u l a t i o n ， d e c r e a s ei t sc o s ta n dm a k e si te a s yt oa p p l y t h ed e s i g ni nt h i sp a p e ri sc a nc a p t u r ea n yn o d e so rp i n so fal o g i c - a n a l o g m i x e ds y s t e mi nt h es y s t e mo p e r a t i o nf r e q u e n c y m e a n w h i l e ，t h ei n s t r u m e n ti nt h i s p a p e rc a nb eu s e dt ob eat o o lo fl o g i c - a n a l o gm i x e ds y s t e md e s i g na n dv e r i f i c a t i o n i th a st h ef e a t u r e so fh i g hp e r f o r m a n c ea n dc o n v e n i e n c et ou s ea n d e n l a r g e ，i tc a nb e i i a b s t r a c t t a k e na sas u b s t i t u t eo fu n i v e r s a ll o g i c a n a l y z e ri nt h el a b o r a t o r yc o n d i t i o n k e yw o r d s ：f p g a , s i g n a l t a p ，v e r i l o gh d l i i i 学位论文版权使用授权书 本人完全了解同济大学关于收集、保存、使用学位论文的规定， 隅意如下各项内容：按照学校要求提交学位论文的印刷本和电子版 本；学校有权保存学位论文的印刷本静电子版，并采用影印、缩印、 扫攒、数字化或其它手段缳存论文；学校寄投提供蹯荥检索以及提 供本学位论文全文或者部分的阅览服务；学校有权按鸯关嫂定向辫 家有关部门或者机构送交论文的复印件和电子版；在不以赢利为题 的的前提下，学校可以适当复制论文的部分或全部内容用于学术活 动。 学位论文作者签名：谚 官礞 7 删5 年多胃圜 经指导教师同意，本学位论文属于保密，在年解密后适用 本授权书。 l l指导教烬签名： 浒椎逆 学位论文作者签名： 吾? 麟l l2 町年3 胃| i 蟊 p 参 年弓月日 1 同济大学学位论文原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师指导下，进 行毳珲究工作所取得懿成果。除文中已经注明弓l 用的内容外，本学位 论文的硪突成果不包含任何他人创作的、已公开发表或者没有公开 发表的作品的内容。对本论文所涉及的研究_ i 作做出贡献的其他个 入和集体，均已在文中以明确方式标明。本学位论文原创性声明的 法律责任由本人承趱。 签名；五；玄碌 签名；弘f ( 鑫矿采 。伽5 年弓月 豳 第1 章绪论 第1 章绪论 。1 逻辑分板技术发展凝述 随着大规模集成电路和微型计算机的发展，现代数字系统己逐步微机化了。 微税的弓 入，一方磷使系统豹麓力大为疆裔，能够完成许多复杂的任务，另方 面融带来一些新问题，即传统的检测设备( 示波器等) 已不能有效地检测和分 辑数字系统，特嗣燕徽程系统。这楚因为数字系统静数据传输是按空闻分带多 码缎的方式进行的，这些码位组成一定格式的数据。传输的数据流是以寓散时 藤为鑫交鬃翡数纛字，蠢不是馥逶绥对闻为蜜交羹豹波形。因焉在模攘信号分 析中的诸如信号幅度等重要参数，在数字信号分析中并不那么重要。后者踅点 在于考查蕊号离予袋低子莱门隈邀平篷，戳及这垡数字镕号与系统对瓣( 系 统时钟) 之间的相对关系。为了有散地解决越来越复杂的数字系统的检测和故 障诊断阚嚣，美藿h e w h e t rp a c k a r d 公司蠢b i o m a t i o n 公司予1 9 7 3 年 分别研制出了一种专用仪器逻辑分析仪( l o g i ca n a l y z e r ) 。 数字系统懿失豢，多数蹩震予臻号数豢滚赘镱谖。裁茨分羲方法蔼畜，数 字系统的分析应当列为数字蠊的分析范围，而逻辑分析仪就是数字域分析仪器 鲮典爱f 表。嚣 ；萋，它在数字域疼解决蠢鬈兹髓力鑫褒它戆应震楚予与忝波器 并列的位嚣。前者用于解决数字域检测问髓，后者则用于解决模拟信号的检测 润越。逻辑分撰技术豹发袋霹鞋奎逻辑分凝仪豹发壤亲曩示。 1 9 7 3 年逻辑分拼仪问敲以来，发展十分迅速，迄今为止，逻辑分析仪已经 历了嚣 弋。第一代产晶不仅测试速发馒，功能逛麓零，枝舆蠢基本戆熬发熊力 和显示方式，定时分析与状态分析分属两种仪器。第二代产品的主要标志建微 枧化，通卷把定时分板与状态分辑缝台在一起，蠖予镦枧熬软硬传分辑。第三 代产品的主要特点鼹具有高速度、多通道、大的存储容量等高技术指标，并且 有以系统性s 2 分抚为代表的分辑驻力。第躁代产基测是掏戏性裁稷当完善戆逻 辑分析仪( 如单片溅辑分析仪) 和逻辑分析系统”1 。 一 逻辑分辑技术与个人计算枫( p c 极) 掇结会是一个叛麴发震方淀。弼嚣的 结合扩展了逻辑分析仪的分析能力岛计算能力，降低了成本，而且使仪器的通 用性增强。在这神情况下，逻辑分析仪终为徽计算机麴外设，不并是独立熬完 第1 章绪论 整仪器了，在逻辑分析仪中占有很大比厦的控制电路、显示电路、指示电路等 功能全部由微计算机完成。从而使得逻辑分析仪的性能更高，成本更低，使用 更加简便，扩展能力更加撮高。 1 2 用f p g a 构成逻辑分析设备的优点 f p g a ( f i e l d p r o g r a m m a b l e g a t ea r r a y ) 遐现场可编程门阵列芯片的简称。 它愚多用途和高逻辑密度的可重复编程的门阵列，同传统的f 阵列相比，f p g a 具蠢设计方便、灵活和校骏快等特点，霹且具鸯设计霹重复改变的特点；f p g a 器传及冀缡程系统是开发大规模数字集戏电鼯瓣掰技术，它将现代v l s i 逻辑 集成的优点帮可编程器件设计灵滔、制作及上市快的长她福结合，使设计者在 f p g a 衍= 发系统软件的支持下，苴接根据系统要求定义和修改其逻辑功能，使 一个包含数千门的数字系统设计采用f p g a 技术可在几天内完成，所以，无论 从产品上市速度，还是以设计制作成本面言，在应用种类多、数量少的情况下， 采用f p g a 可优于撼膜设计每i l 乍的a s i c 。叁从即g a 樊生以来，无论从性能 帮集成凄方蘑，还是在数量和释类方露都己经敬臀了飞速的发菔。产品的等效 门数有凡苕万门。 在半导体技术方面，可编程技术被广泛地皮用到器件的设计上，给数字系 统的设计带来了很大的灵活性。传统的数字系统设计只能对电路板进行设计， 通过设计电路板来实现系统功能。利用e d a 工具，采熙可缠程器件，通过设诗 芯片来实现系绫功能，这秘方法称戈基予芯片蛇设诗方法。簇的设计方法能够 出设计者定义器 串静海都逻辑帮管脚，将琢来由电路板设计完成的大部分工作 敖在芯片的设计中进行。这样不仪可戳通过芯片设计实现多种数字逻辑系统功 能，而且由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作 量和难度，从而有效地增强了设计的灵滔性，提高了工作效率。同时，基于芯 片的设计可以减少芯片的数量，缨小系统体积，降低能源消耗，提高系统熬牲 熊和霹爨悭。可编程逻辑器牛和e d a 技术绘今天豹硬锋系统设计者提供了强有 力静工舆，镬得电子系统豹设计方法发生了质的交亿。传统的“固定功能集成 块+ 遗线”的设计方法正逐步地遥如历史舞台，而基于芯片的设计方法正在成为 现代电予系统设计的主流。现在，只要拥有一台计算机、一套相应的e d a 软件 和空白的可编程逻辑器件芯片，在实验室里就可以完成数字系统的设计秘生产。 2 第1 章绪论 当今的数字系统设计已经离不开可编程逻辑器件和e d a 设计工具。随着f p g a 技术的飞速发展，一个系统设计师只要有一台计算机和相关的开发系统就可以 利用f p g a 器件去设计专用的电路，这种设计过程一般只需要几天或者更短时 间，设计的修改通常在几个小时内就可以完成。各个f p g a 生产厂商开发了功 能齐全的开发软件，并提供对这种流行的通用原理图编辑工具和状态描述语言 编辑工具的接口和库，使得设计更加灵活方便。利用f p g a 开发系统，设计者 不仅可以完成电路的设计和修改，而且可以自动的完成各种设计的校验、在器 件重布局和布线，以及完成从原理图或者状态描述语言向用于器件编程的网络 表的转换。这种技术的不断完善和改进，给设计人员带来了莫大的方便，同时 也给人们提出了一个对这种不断更新的设计方法要尽快的适应和学习的要求。 逻辑分析设备是一个典型的数字系统，将逻辑分析设备硬件部分设计的实 现交给f p g a ，将控制和显示部分设计的实现交给计算机。这样使得设计具有 很大的灵活性而且使得设计花费的时间最短。 1 3 利用s i g n a i t a p 技术的优点 对于百万门级的数字系统设计来说验证将花费大半的设计时间，随着设计 复杂度的增加，传统的验证方法如仿真需要其他的技术和工具进行补充，因为 这些可编程系统级芯片( s o c ) 进行真实的模拟仿真是不可能在适当的时间内 完成的。而且设计规模的陡增必然要求新的工具来观察己编程期间的内部操作。 尤其是随着第三方口使用的增加，他们需要获取内部探测来验证操作，使其和 设计的其他部分离。最后随着封装技术的发展，必须开发新的方法使得像b g a 之类的日趋小型化和大规模封装的硬件进行验证“。 一种新的技术s i g n a l t a p 可以满足这些要求。s i g n a l t a p 允许设计者在f p g a 运行的同时监视器件内部信号。用下载电缆或者传统的分析设备连到用户的工 作机上，便可以在用户的工作机上观察到这些信号的波形。使用s i g n a l t a p 类似 于使用逻辑分析仪，可以设置初始化、触发条件( 内部或外部) 、显示条件和 观察到的内部信号，用户可由此观察设计的运行状态。若用户没有使用 s i g n a l t a p 接口，用户必须修改设计以探测内部逻辑连线。设计的内部逻辑连线 必须连到顶层设计的管脚上。如果节点处于庞大分级设计的下层，那么修改起 来很复杂也很耗时，同时破坏了设计的完整性。这时可以使用s i g n a i t a p 文件选 第1 章绪论 择糟于分祈的逻辑连线，将这些节点分配到管脚上，将s i g n a l t a p 文件编译后添 加到没 中，然后用标准的逻辑分柝仪就褥以分搿那些连接剐管脚主的内部逻 辑连线信号了，从而不用修改设计。另外一种情况当器件没有空闲引脚的时候 可以使用s i g n a l t a p 文件选择用于分柝黪逻辑连线，网黠定义相关游触发条件， 利孀器件内嵌的存储器模块傈存数据，然后通过j t a g 口将数据传输到主系统 来分析逻辑连线的信号。 s i g n a l t a p 文件可戮定义每一个内部存储块的类型，采样的宽度和深度，采 样频警，触发级别期触发式样，触发竣入和触发输出，将内部信号连接至空溺 的弓 脚上，最后可黻将梭测结果稻波形图形式登示出来，从而使内部逻辑分析 和验证获得非常大的灵活性。 4v e r il o gh d l 概述 随着电子设计技术的飞速发展，专用纂成电路( a s i c ) 和熙户现场霹编程 门眸歹l ( f p g a ) 静复杂度越来越高，数字通信、工监自动纯控稍等领域所用的 数字电路及系统的复杂程度也越来越赢。设计这样复杂的电路及系统已不褥是 麓攀戆个人劳动，蕊需要综合许多专家的经验和知识才能够完成。在数字递辑 设计领域，迫切需要一种共间的工业标准来统对数字逻辑电路及系统的撼述， 摁专家们设计蛇备辨常用数字逻辑电路帮系统部件建成宏单元( m e g c e l t ) 或软 核( s o f t - c o r e ) 库供设计者引用，以减少重复劳动，提高工作效率。 硬 串搓述语衰( h d l ：珏a r d w a r ed e s c r i p t i o nl a n g u a g e ) 悬一种厢形式亿方 法来描述数字电路和设计数字逻辑系统的语言。数字逆辚电路设计者可以利鼹 这种语言来攒述自己鲤设计思想，然蜃利用电子设计蠡动能( e d a ) 工其遴行 仿真，荐自动综合到门级泡路，或后用a s i c 或f p g a 实现其功能。目前，这车申披 称为高层次设计( h i g h l e v e ld e s i g n ) 的方法墨被广泛采用”。硬件描述语言发 展至今已有二十多年的历史，并成功地应用于设计的备个阶段：仿真、骏证、 综合等。n 8 0 年代，已出现了上百种硬l 串援述语畜，它靠l 对设计皇魏化怒到了 极大的促进作用。但是，这些语言一般各自面向特定的设计领域与层次，而且 众多的语斋使用户无所适从，因此急需一种蕊向设计的多领域、多屡次并得到 普遍认阕熊标准磴件描述语言。遂入8 0 年代看甥，磷件描述语言向着标准他的 方向发箴。最终，v r t o l 和v e r i l o gl i d l 语言适应了这秘趋势的要求，先盛成戈 4 第1 章绪论 i e e f 猕, 准。 v e r i l o g h d l 是一种硬件描述语害，用于从算法级、门级到开关级的多种抽 象设计层次的数字系统建模。被建禳的数字系统对象的复杂往可甄介于蔺革的 门和宪整的电子数字系统之间。v e r i l o g h d l 语言具有下述描述能力：设计的行 为特性、设计的数据流特性、设计的结构组成以及毽含嫡波艇控和设计验证方 面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，v e r i l o g h d l 语言疆供了编程语言接霜，遴过该撩日可戳在模瓠、验证麓闻跌设计舞都访问 设计，包括模拟的具体控制和运行。v e r i l o gh d l 语窗不仅患义了语法，而且对 每个语法结孝驽都定义了清氍懿模瓠、仿真语义。困魏，霸这耱语言缡霉静援整 能够使j 喟v e r i l o g q i 真器进行验证。v e r i l o g h d i 语言从c 编程谮畜中继承了多种操 俸德程结梅。v e r i l o g 糯曦供了扩鼹豹建搂能力，冀孛诲多扩震最季露缓难遴解。 但是，v e f i l o g h i ) l 语畜的拨心子集a # 常易于学习和使用，这对大多数建模成用 来诞汪经是够。 采用电路原理图输入法j 蕺行设计设计时周期长、需要专门的设计工具、霈 手王每线，甏采震v e r i l o gh d 艨入法露，耄子v e r i t o gh d l t 赞标准纯，可醛缀容 易地把完成的设计移植到不间厂家的不同芯片中去，并在不同规模应用时可以 鞍容荔蘧箨修改。这蹩嚣力耀v e r i l o gh d 鹾宪藏豹设诗，其信号毽数容易改变， 可以很方便地对其进行修改，以适成不同规模的应用；在仿舆验证时，仿真测 试矢霪还霹激震月一秘接述诿言寒竞成；勇夕 ，采髑v c r i l o g 髓瞒会器生戏戆 数字逻辑是一种标准的电子设计互换格式( e d i f ) 义件，独立于所采用的实现 王艺。有关工艺参数熬接述搿跌逶逡v e r i l o g 秘王蕊供数羼瞧怠基遴去，然菇裂 用不同厂家的布局布线工具，在不同工艺的芯片上实现。采用v e d l o gh d 蜥入 法最大数谯点是其与工艺无荚性。这使褥设诗老在功裁设诗、逻辑验涯黢段， 可以不必过多考虑门级及工艺实现的具体细节，只需要利用系统设计时对芯片 的要求，藏嬲不目的约束条l 睾，靼霹设计出实际电鼹。实黪上这是刭髑r 诗算 机的巨大能力并在e d a t 具的帮助下，把逻辑验证与具体z 艺库匹配、布线及 时延计算分戏不同的除段来实现，从露减轻了人们的繁琐劳动。 第2 章f p g a 技术概述 第2 章f p g a 技术概述 2 1f p g a 的结构和特点 f p g a 是由掩膜可编程门阵列和可编程逻辑器件演变丽来的，将它们的特 性结合在越。使得f p g a 既有门阵列的赢逻辑密度和通熙性，又煮可编程逻 辑爨馋的用户可壤程特性。星兹f pg _ a 豹逻辑功艘块在规模帮实现逻辑功熊灼 矩力上存在徽大差剿。有的遴辑劝熊块援模十分小，仪含裔只髓实琥倒韬嚣的 两个晶体管：有的递辑功能块员| j 瓶模眈较大，可以安现任何五输入逻辑函数的 查找表结构。缅粒魔( f i n eg r a i n ) 型f p g a 最目前使用比较广泛的一类f p g a 器件。细粒度逻辑块是与半定制门阵列的基本单元棚同，它由可以用可编穗互 连来连接的少数晶体管组成，规模都较小，主要优点是可慰的功能块可以完全 被剥周：缺点是采髑它逶常需要大爨蛉连线秘可绽稷开关，搜媚对速度变浸。 由予近年来工艺不断改进，芯片集成发不断提裔。鸯霸上弓| 入硬件獾述语言( h d l ) 的设计方法，不少厂家开发出了舆宥更商缀程度的细粒度结构的f p g a 。从构 成它的可编程逻辑块和可编程互连资源来肴。主要有两类逻辑块的构造。其一 是煮找表类型；其二是多路开关类型，由此形成两种f p g a 的结构。第一种是 具有可编程内连线的通道型门阵列。它溪用分段互逡线，利用不阉长度靛多耪 佥羼线经传输管烽各穆逻辑单元连接起来。毒线延对是累龛赫静、暂变鹃，并且 与邋道有关。第二种是蔡膏类钕p 王d 胃编程逻辑块阵列静嗣定内连布线，采甭 连续互连线，幂j 箱相同长度的金满线实现邋辑单元之间的互连，布线延时是同 定的，并且可预测。 f p g a 是与传统p l d 不嗣的一类可编程a s i c 。它具有类似于半定制f - j 阵 列的通用结构，邬由逻辑功能块1 4 列成阵列组成，势由可缡程灼嚣连资源逢接 这些逻辑功蛱来实瑷所懿懿设计。f p g a 与掩膜编程f 1 黪刭豹不圜之缝就在 子它是渣翔户现场编程宋完成逻辚功能浃之闯的嚣连，而后者需由i c 工厂通过 掩膜来完成互连。因丘乇，夜某种意义上说，f p g a 是一种将门阵列的通用结构 与p l d 的现场可编程特性结合于一体的新型器件，具有集成度离、通用性好、 设计灵活、编程方便、产品上市快捷等多方面的优点。 6 第2 章f p g a 技术概述 a l t e r a 是著名的p l d 生产厂商，多年来一直占据着行业领先的地位。a l t e r a 的器件具有高性能、高集成度和高性价比的优点，而且其所有器件的延时都可 以预测，另外它还提供能全面的开发工具和丰富的i p 核、宏功能库等，因此 a l t e r a 的产品获得了广泛的应用。a l t e r a 公司的c y c l o n ef p g a 器件是基于1 5 v ， 0 1 2 u r n 和s r a m 的处理器。它逻辑单元密度非常高并且其r a m 块可以增大到 2 8 8 k b i t ，同时它提供数字锁相环( p l l ) 和一个专用的d d r 接口来满足d d r s d r a m 和f c r a m 的需要。因此，c y c l o n e 器件对于数字逻辑系统设计来说具 有很高的性价比。在i o 标准方面，它支持不同的标准，包括l v d s ( 数据传 输率最大到6 4 0 m b p s s ) 和6 6 3 3 m h z 、6 4 3 2 b i t 外部设备接口( p c i ) 。此外， a l t e r a 也提供新型的低价格的串行配置设备来配置c y c l o n e 器件。应用该器件对 逻辑分析装置的设计具有高性能低价格的特点。下面将说明c y c l o n e 器件的结 构特点。 2 1 1 c y c i o n e 器件功能性描述 c y c l o n e 器件包含一个基于行和列的二维结构来构成通常的逻辑。速度不同 的各种列与行之间的连接可以应用在l a b ( l o g i ca r r a yb l o c k ) 和嵌入式存储 块间信号的连接。逻辑阵列由l a b 构成，每一个l a b 都包含1 0 个l ef l o g i c e l e m e n t ) 。l e 是提供用户逻辑功能的最小逻辑单元。l a b 横跨整个器件。 m 4 kr a m 块是有4 k b i t 容量( 有校验位) 的存储块。这些存储块可以配 置成为真实型双端口、简单型双端口或者单端口类型的存储块，这些存储块的 宽度最大可以到3 6 b i t ，速度最大可以到2 0 0 m h z 。这些存储块在特定的l a b 间聚合成为横跨器件的存储块列。c y c l o n e 器件可以提供6 0 2 8 8 k b i t 大小的嵌 入式r a m 。 c y c l o n e 器件的每一个i 0 引脚都被一个i o 单元( i o e ) 所反馈连接，它 环绕在器件外围u 蟠末端。i 0 支持各种单极性和双极性的i o 标准，比如 6 6 3 3 m h z ，6 4 3 2 b i t 的p c i 标准和l v d sf o 标准( 最高传输速率位6 4 0 m b p s ) 。 每一个i o e 都包含一个双向的i o 缓冲器和三个寄存器来寄存输入、输出和输 出使能信号。双重用途的d o s ，d q 和d m 引脚( 用来校准d d r 信号的相位) 和延时通路一起使用可以支持外部存储器，包括d d rs d r a m 和f c r a m 器件， 外部存储器的速度最高可到1 3 3 2 6 6 m b p s 。 第2 章f p g a 技术概述 c y c l o n e 器件提供个全蜀时钟网络和两个p l l 。全扁时钟网络包含8 个时 钟线路来驱动整个器件，全局时钟网络可以给i o e ，l e 和存健块等在器件内部 鲍各种瓷源提供时钟信号，全髑时钟线路也可以被瘴用成为控制信号。p l l 掇 供通用的时钟债额功能和相位转换功能同时也可以绘外部嘉速双极性f o 的竣 出提供支持。图2 1 绘出了c y c l o n e 器件的结构篱图。 2 。1 2 逻辑阵列块 图2 1c y c l o n e 器件编构筒函 每一个l a b 都包括l o 个l e ，l e 进位链，l a b 控制信号，一个局部互连 线，查找表链和寄存器连接线。局部豆逢线在同个l a b 中的l et 4 传输信号。 套找表链将一个l e 查找表静输出传输至n 相邻酌l e 去采完成在同个l a b 中 快速连续的查我表。寄存器链将l e 寄存器的输出传辕到棚邻l a b 中的l e 寒 存器上。用q u a r t u s l l 编译嚣放置与同一个l a b 或者相邻l a b 中关联的逻辑时 允许使用局部互连线、查找表链和寄存器链来获德更好的装现积甄积效率。图 2 。2 是u 迅的结枚框图。 8 吣椭 ， 第2 霉f p g a 技术概述 、nh 、 _ 一、 缱# ； ； 7 l t 1 0 1 k k 江h i + ：hh 嗣 r 一 一 1 - 一； 曰、p_v 图2 + 2l a b 结构框图 & g g 疑”。 圈中l a b 静精部互遗线霹戬鞭魂闻令l a b 中豹l e 。l a b 弱部互连线 可以被同个l a b 中的行与列的甄连线戚者l e 的输出信号驱动。从左到右相 邻瓣l a b 、王 跪辩m 4 kr a m 袭逢可鼓遴过直接蔓连线繇动l a b 豹局部互连 线。使用崴接互逡线的优点是使得行与列的互连线的使用减少到最少，同时提 供更嵩蕊圣耋能帮灵活经，簸熹藏越过多弱馒趸会蠢趸更多懿器 每溪积。每令 l e 通过快速局部飘连线和直接述接线可以驱动3 0 个其他的l e 。每一个l a b 都包含专粥静逻辍来驱动鑫龛豹羧翻信号。控割僖号惫掇嚣巾露镑信号，嚣审 时钟使能信号，两个异步清零信号，一个间步清零，一个异步预先置位载入信 号，一个渊步载入信号巍个鸯妥艨控刽绥号。这样弱霹爵黻毒最大鬟筠个控 制信号工作。尽管同步载入和清零信号通常在应用计数器时才使用，但熄他们 逡霹鼓使鹅在冀镌凌靛中。每一个l a b 霹潋镬弱嚣令嚣镑售号霸涎个露镑镬链 惰号。每个l a b 时钟和时钟使能信号是相关联的。每个l a b 可以使用两个异 步载a 颈先羹褒绥号。舅步载入傍号当舅步载入数摇稳入装嚣懋舞毫电平时可 以作为置位信号使用。为了节约l 蔑资源并且同时提高应用比如d s p 相关器等 逻辑珐麓瓣蛙链，绘王基波廷一个麓法嚣零一令减法爨，这嚣个器 争豹辕入售 号宽度和熬个l a b 控制倍号数目相同。l a b 行时钟信号和l a b 局部互造线产 生整个l a b 黪控测信号。由手多逶遭受逐孛技术，除了数攥信号之羚，瓣锌和 控制信号的自由分配也是允许的。 2 1 3 逻辑单元 9 第2 章f p g a 技术概述 魂：c y c l o n e 维擒中激小兹逻辑单元裁是l e ( l o g i c e l e m e n t ) ，它 常紧凑 著苴有一魏赢缓秘特点，这些特点可以提高逻辑剃_ 搿l 效率。簿个l e 包含一个 四输入的巅找表，它楚可以产生一个任意四变量函数的函数发嫩器。另外，每 个l e 包含一个可编程的寄存器和有进位选择能力的进位链。一个单独的l e 也 支持动态豹擎位燕法稻减法模式，遂楚逶遂整个l a b 匏控裂馕号条选择懿。每 个l e 可以驱动所有类型的局部互述线、行、列、查找表链、寄存器链和巅接 互连线。圜2 3 是l e 的结构方框图。 r e g m f m m r c 吐i n o l 辨 * * t # 图2 3l e 结构框图 每个l e 的可编程寄存器可以被瓢置成为d 触发器，t 触发器，j k 触发器 或者s r 簸发器。每个寄存器都有数据、辩锌、辩镑健麓、清零信号和异步载 入置位输入信号。全局信号、通用i o 口或者任意内部逻辑都可以驱动寄存器 的时钟便能、置位、异步载入和异步数据输入。对于组合逻辑，查找表输出崽 搂旁路等孬器莠基壹接骚动瑾浚爨。每个瑾蠢三个赣密可爨驱动焉部、行窝 列的资源。查找表或者寄存器输出可以各自独立的驱动这三个信号。两个l 最 输t i 分别驱动行列和畿接互连线，同时另一个驱动局部互连资源。这就允许查 1 0 第2 章f p g a 技术概述 找袭在驱动一个输嘲的同时寄存器驱动另一个输出。这个特点可啦改善器件利 用攀，原因就是器件对于不相关的殛数可以同时使用寄存器和查找表。另一个 特殊的模式允许寄存器输融反馈刹闭一个l e 酶蠹找表上，这样寄存器就可有 自焉的查找表扇出。这是另种改藩器件利用率的一种方法。l e 可以驱动经过 寄存或者束经过寄存的查找表的输出。除了三个通用的输漱，l e 商查找表链和 寄存器链输出。相同l a b 中的查找表输出可以级连起来构成输入冤宽的函数。 相同l a b 中的寄存器链可以级连使得l a b 使用纛找表构成一个缀合逻辑遗数 并且使用寄存器构成移位鬻存器。这些资源加快了l a b 间的连接，同时也节约 了简部互连资源。 l e 有两种操作模式：普通模式和动态算术模式。普通模式适合与一般的逻 辑疲孺和缀合函数。动态冀术模式对于应用趣法器，诗数器，桑麓籍，奇偶校 验瀚数和比较器是很理想的。合理应用l e 中的逻辑资源和工作模式可以提高 器件躲工佟往麓和裾俘翻掰奉。 2 4 多瀵遘至遴 在c y c l o n e 结构中，l e 、m 4 k 存镄块靼t o 驱动信号阉的连接是通过多通 道亘连的结构进行的，这种结构应用了d i r e c t d r i v e 技术。多通道互联有连续的 性熊最优化的连线缮戏。d i t e c t d r i v e 技术是一种确定的布线技术，它可以确保 对于任何一个函数来说资源利用率都一样丽不管这个函数在器件中位置如何。 多通道互述和d i r e c t d r i v e 披术通避除去随潜设计的变化和增加丽霈要重新最优 仡的时间使得基于模块的设计的熬含变得简单。 多通道互连包含有相鼹跨度的行和列的互连。当在不浏器件密度间布线的 时候，一零申给所有驱动信譬都安稚薅定长度资源的布线结构允许一陡能可预测并 且可重复。专用的行连接信号用于连接同行的l a b 、p 执和m 4 k 存储块， 包括从一个l a b 副稆邻的个l a b 的壹接连接线和横跨4 个模块的r 4 涟线。 真接互连线允许l a b 或者m 4 k 存储块驱动自己桶邻模块的局部飘连线。短接 互连线提供了稿邻模块闻静茯速逶讯而不使用行嚣涟资源。r 4 连线横跨4 个 l a b 或者两个l a b 和一个龋4 kr a m 模块。这些资源用来在一个有4 块l a b 大小静区域中迸嚣俊速行互连。r 4 连线可以驱动或者被m 4 k 存储块、p l l 和 行i o e ( i n p u t o u t p u t e l e m e n t ) 驱动。图2 4 为一个l a b 的r 4 连线。 第2 牵f p g a 技术概述 螽器蔫 c - 矗遵 磊誊囊# 。 圈2 4 ：r 4 连线 圈2 5c 4 连线 1 2 第2 章f p g a 技术概述 图2 5 为一个l a b 的c 4 结构图。同r 4 连线很相似，一个横跨4 个模块的 专用的c 4 连线连接同一列的l a b ，p l l 和m 4 k 存储块。c 4 资源包括l a b 内 的查找表链的连接和l a b 内的寄存器链的连接。c 4 连线可以驱动或者被m 4 k 存储块、p l l 和行i o e ( i n p u t o u t p u te l e m e n t ) 驱动。l a b 和相邻的l a b 可以 驱动一个固定的c 4 连线。c 4 连线可以驱动其他的c 4 连线电可以驱动行连线 来扩展它可以驱动的l a b 的范围。 所有内嵌的模块和逻辑阵列的通讯都和l a b 之间的接口相似。每个模块都 和行及列互连线连接并且和由行及列互连线驱动的局部互连线连接。这些模块 为了获得快速连接也可以通过直接互连线和l a b 连接。 2 1 5 嵌入式存储块 c y c l o n e 器件中的嵌入式存储块称为m 4 k 存储块。每个m 4 k 存储块都可 以被配置为有奇偶校验位或者没有奇偶校验位的不同类型的存储块，这些类型 包括真实型双端口、简单型双端口和单端口的r a m 、r o m 以及f i f o 缓冲器。 每个m 4 k 存储块最大可以有4 6 0 8 b i t ，最高工作频率为2 0 0 m h z 。m 4 k 存储块 包括同步写信号的输入寄存器和流水线型输出奇存器来提高系统性能。 m 4 k 提供真实型双端口模式来支持任何双端口操作的组合，包括在两种不 同时钟频率下双端写操作、读操作和一端读一端写的操作。除了真实型双端口 存储块，m 4 k 支持简单型双端口和单端口r a m 。简单型双端口存储块支持非同 步的读和写操作。在双端口操作的时候两端口的数据宽度可以不相同。通过在 m 4 k 存储块的输入和输出信号上加寄存器的方法，存储块结构可以应用为完全 同步型的r a m 。在同步操作中，存储块通过全局时钟产生与它自己同步的写使 能信号。作为对比，使用异步r a m 的线路必须产生r a m 写信号来确保它数据和 地址信号都满足有关写信号的建立和保持时间的规格。在简单型双端口模式中， 通过在时钟下降沿对写使能信号和地址寄存器计时并且旁路输出寄存器可以实 现伪异步读操作。m 4 k 存储块为每个字节提供一位奇偶位。奇偶位和内部l e 逻 辑一起可以进行奇偶校验来检测错误以确保数据完整性。设计者可以将m 4 k 存 储块配置为移位寄存器以满足在d s p 应用中的伪随机数字产生器，多通道滤波 器，自动相关和交叉相关的功能。存储块地址和数据输出宽度可以被配置成4 0 9 6 b i t s xl ，2 0 4 8 b i t s x2 ，1 0 2 4b i t s x4 ，5 1 2 b i t 8 ( 5 1 2b i t s x9 ) ，2 5 6b i t x1 6 ( 2 5 6b i t s x 第2 牵f p g a 技术概述 1 8 ) 、1 2 8b i t x3 2 ( 1 2 8b i t s x3 6 ) 等多秘形式。 m 4 k 存储块相邻的l a b 上的r 4 ，c 4 和直接连接线可以驱动m 4 k 的局部 互连线。通过行和硎资源，m 4 k 可以和周潲的l a b 进行通讯。通过最大到1 0 条的壹菝互逐线，m 4 k 爵相邻豹l a b 进行浚速连接。瀚2 6 是它们静接口原理。 碱藉都蔓誊 螨薛转 姥区篇 圈2 1 6 m 4 k 与l a b 的接口 m 4 l 漆储块在读写操作时钟上有很多琴中选择以满足不怒的要求。在真实型 双端口模式下w 以威用独立时钟。此时两个端口工作在各自的时钟下，且时钟 控制着各自端翻一边的寄存器。输入，输出时钟模式可以应用在真实型双端口和 蔼擎凝取端蟊_ 漠式下。藏时一个辩锋控翻着输入端的所有寄存器，勇一个时钟 控制凑数搌羧爨毒存器。凌，霉融镑模式霹以应雳在蔫攀型淑羰翻模式下。此时 设计者可以应用两个时钟分别控制读操作和写操作时候的控制信号和地址数握 信号。以上几种模式都支持异步复位信号和时钟使能信号。当读操作和写操作 不是同时进行的对镁可以使用单端日模式。此时和普通的r a m 模块形式一样。 2 1 6 全局时钟和数字锁相环 1 4 第2 章f p g a 技术概述 合理时钟管理方案对于数字逻辑系统设计来说是使系统稳定工作和提高性 能的一个重要方面。