主存储器组织ppt课件

5.4主存储器的组织,本节主要内容：用存储芯片构成主存储器,1,5.4.1CPU与主存储器的连接,存储器和处理器之间的接口信号,2,主存储器的基本组织,要解决的问题：如何利用现有的芯片构造所需要的主存储器确定存储芯片的类型NVM,RAM确定所需存储芯片的数量确定扩展方式位扩展：字长的扩充字扩展：存储单元数的扩充字位同时扩展确定连接关系地址、数据和读写控制,3,位扩展,（1）位扩展，即每个存储单元二进制位数的扩展。例如：用16K1的芯片组成16K8的存储器，则连接图如下：,4,位扩展,数据线的连接字长：1位-8位，每个芯片各提供1位各个芯片的数据引脚D分别连接到数据总线的D7D0位,5,位扩展,地址线的连接存储芯片和主存储器的存储单元数都为16K，则地址线数都为14根。各个存储芯片14个地址引脚A13A0并联到CPU地址总线。,6,位扩展,片选信号线的连接回顾：片选信号的作用位扩展方式的各个芯片总是同时工作，因此各芯片的片选信号并联到CPU的MEM*信号线，该信号在CPU访问存储器时有效。,7,位扩展,读写信号线的连接各个芯片的读、写信号分别并接到CPU的读信号RD*和写信号WR*，各个芯片同时读出或同时写入。,8,字扩展,（2）字扩展，即存储单元数的扩展。例如：用16K8的芯片组成64K8的存储器，则连接图如下,RD,WR,A15,D70,14,14,14,14,A14,8,24译码器,11,01,00,A130,MEM,9,字扩展,数据线的连接8位字长无需扩展，每个芯片的8根数据线D7D0并联到CPU数据总线,A15,D70,14,14,14,14,A14,8,24译码器,11,01,00,A130,会不会多个芯片同时驱动数据总线，引起冲突？,MEM,10,字扩展,地址空间分配主存：64K，芯片：16K当CPU访问某一个地址单元时，只有一个芯片的地址空间包含了要访问的单元地址，因此，4个芯片不能同时选中。,高位地址用于选择芯片,低位地址用于片内寻址,11,字扩展,地址译码和片选线的连接4段地址空间由CPU的高位地址A15和A14区分。经2-4译码器产生4个选择信号，分别连接4个芯片的片选信号,A15,D70,14,14,14,14,A14,8,24译码器,11,01,00,A130,MEM,12,字扩展,地址线的连接CPU的其余14根地址线A13A0连接到各个芯片的地址引脚，作为芯片内部存储单元的地址,A15,D70,14,14,14,14,A14,8,24译码器,11,01,00,A130,MEM,13,字扩展,读写信号线的连接所有芯片的读、写信号分别并接到CPU的读信号RD*和写信号WR*。这并不意味着所有的芯片同时读或写，受片选信号控制，只可能有一个芯片读出或写入。,14,字位同时扩展,（3）字位同时扩展。例:用16K1的芯片组成64K8的存储器,位扩展,字扩展,15,小结：MM与CPU的连接,地址引脚：与地址总线AB低位地址相连，供CPU选择片内的某一存储单元。数据引脚：与数据总线DB相连，接受来自CPU的数据或向它们提供数据。片选端:通常连接着由地址总线AB的高地址经译码后的选择线，或直接连着CPU提供的内存操作控制线，实现CPU对内存操作的控制。RAM读/写端：与CPU的读/写控制线相连。ROM输出允许端：与CPU的读控制线相连。,16,存储器的编址方式,按字编址指令中操作数的单位是“字”，不能按字节操作假设字长32位，地址编排如下图,按字节编址既有按“字”操作的指令，也有按字节操作的指令。地址分为字地址和字节地址假设字长32位，地址编排如下图,17,端序（2.2.3）,小端序（Littleendian）低字节存储在起始地址例：inti=0 x04030201;,大端序（Bigendian）高字节存储在起始地址例：inti=0 x04030201;,DEC和Intel的CPU一般采用小端，如PDP-11,80 x86。IBM、Motorola、Sun的机器一般采用大端。如SPARC有的CPU即能工作于小端，又能工作于大端，如ARM，PowerPC，Alpha。,18,测试对齐方式的C程序,#includeintmain(intargc,char*argv)inti=1;if(*(char*),19,实验四主存储器组织,20,例题：,某计算机的主存地址空间中，从地址0000H到3FFFH为ROM存储区域；从4000H到5FFFH为保留地址区域，暂时不用；从6000H到FFFFH为RAM地址区域。CPU的地址线为16根（A15-A0），数据线为8根（D7D0），控制信号有读写控制RD*、WR*和访存请求MREQ*。RAM芯片的控制信号为CS*和WR*、RD*,ROM芯片的控制信号为CS*和OE*。如果ROM存储器芯片采用8K8的芯片，RAM存储器芯片采用4K8的芯片，试画出存储器与CPU的连接图。,21,解题过程,(1)写出对应的二进制地址码,(2)确定芯片的数量及类型,A15A14A13A12A11A10A7A4A3A0,22,(3)分配地址线,A15A14A13A12A11A10A7A4A3A0,40KB,10片RAM,2片ROM,ROM芯片：8K8=2138，则片内地址线A12A0,RAM芯片：4K8=2128，则片内地址线A11A0,23,(4)确定片选信号地址译码可采用以8KB为区域单位，将64KB的存储空间分为8个8KB的区域，则一个这样的区域内包含1片ROM或2片RAM。采用3-8译码器，用地址的高3位作为译码器的输入信号。对于RAM，A12用于选择单位区域内的两个RAM芯片之一，而对于ROM，A12作为片内地址。,24,25,如果地址译码采用以4KB为区域单位，将64KB的存储空间分为16个4KB的区域，则一个这样的区域内包含半片ROM或1片RAM。采用4-16译码器，用地址的高4位作为译码器的输入信号。,26,练习(2006年B卷),用8K8位的ROM芯片和8K4位的RAM芯片组成存储器，CPU寻址空间为64KB，其中RAM的地址为0000H5FFFH，ROM的地址为6000H9FFFH，两种芯片各需要多少片？片选信号如何产生？画出此存储器组成结构图及与CPU的连接图。答：RAM的地址范围为0000_0000_0000_00000101_1111_1111_1111，容量为24K(214+213)。RAM芯片容量为8K,RAM芯片字长为4位，故需要8K4的芯片6片。ROM的地址范围为0110_0000_0000_00001001_1111_1111_1111。ROM芯片容量为8K，低位地址A12A0为0_0000_0000_00001_1111_1111_1111，高位地址A15A14A13为011100，所以ROM占用两根片选线。ROM芯片字长为8位，需要8K8的芯片2片。片选信号由A15A14A13译码产生。,27,RAM高位地址A15A14A13为000010ROM高位地址A15A14A13为011100,28,练习,设CPU共有16根地址线和8根数据线，并用MREQ*作访存控制信号（低有效），用RD*、WR*作为读写控制信号（都是低有效），现有下列存储芯片：1K4位及4K8位