（通信与信息系统专业论文）基于fpga的数字中频接收机的研究.pdf

硕士论文基于f p g a 的数宁中频接收机的研究 摘要 在现代电子系统中，数字化已经成为发展的必然趋势，接收机数字化是电子系统数 字化中的一项重要内容，对数字化接收机的研究具有重要的意义。随着数字化理论和微 电子技术的迅速发展，高速的中频数字化接收机的实现已经成为可能。 本文围绕宽带、高效数字中频接收机的研制，开展了以下几个方面的研究工作： 1 研究讨论了数字中频接收机中变频、滤波等的关键技术，利用f p g a 编程实现了 用于下变频处理的c o r d i c 算法和用于数字滤波处理的分布式结构( d a ) 算法； 2 分析和比较了多种d d c 实现结构，对经典数字接收机结构进行了改进，设计使 用了一种乘法器后移的高效d d c 结构，并确定了系统结构和实现方法。 3 完成了数字中频接收机硬件设计和制作。完成了各模块v h d l 代码编写、仿真和 调试。对设计f i r 滤波器所使用的分布式算法进行了改进。使用并串结构以及o b c 编 码以提高速度，减少f p g a 资源消耗。最后的测试结果验证了所设计的中频数字接收机 的正确性和有效性。同多级抽取结构的d d c 相比，本文所采用的d d c 结构在乘法器、 触发器等多个方面占用的f p g a 资源明显减少。 关键字：数字接收机、数字下变频、分布式算法、高效d d c 结构、多相滤波 a b s t r a c t 硕上论文 a b s t r a c t d ig i t a l i z a t i o ni sav e r yi m p o r t a n tt r e n do fm o d e me l e c t r o n i cs y s t e m a sa ni m p o r t a n t p a r to fd i g i t a l i z a t i o no f e l e c t r o n i cs y s t e m ，d i g i t a l i z a t i o no fr e c e i v e ri sv e r yi m p o r t a n tf o r t h e r e s e a r c ho nd i g i t i z e dr e c e i v e rw i t ht h ef a s td e v e l o p m e n to fd i g i t a l i z a t i o nt h e o r ya n d m i c r o e l e c t r o n i ct e c h n o l o g y ，i ti sp o s s i b l et od e s i g nh i g h - s p e e di fd i g i t i z e dr e c e i v e r t h i st h e s i si sf o c u s e do nt h es t u d yo fb r o a d b a n d ，h i g he f f i c i e n td i g i t a li fr e c e i v e r t h e s i g n i f i c a n tw o r k sa r e a sf o l l o w ： 1 s o m ek e yt e c h n i q u e s ，s u c ha sd i g i t a ld o w nc o n v e r t e r ( d d c ) ，d i g i t a lf i l t e re t c ，a r e d i s c u s s e d f p g ap r o g r a m m i n gf o rt h ed d cw i t hc o r d i ca l g o r i t h m sa n dt h ed i s t r i b u t e d a r i t h m e t i c ( d a ) f o rd i g i t a lf i l t e r i n ga r ea c c o m p l i s h e d 2 f o u rk i n d so fd d cs t r u c t u r e sa r ea n a l y z e da n dt h e i rp e r f o r m a n c e sa r ec o m p a r e d t h e c l a s s i c a ls t r u c t u r eo fd i g i t a li fr e c e i v e ri sr e f o r m e d ，a ne f f i c i e n td d cs t r u c t u r ew i t h o u t m u l t i p l i e ri sa p p l i e d 3 t h eh a r d w a r ec i r c u i td e s i g na n dm a n u f a c t u r eo fd i g i t a li fr e c e i v e ri sc o m p l e t e d f o r e a c hs o f t w a r em o d u l e ，v h d lp r o g r a m m i n g ，s i m u l a t i o na n dd e b u g g i n gi s a c c o m p l i s h e d d i s t r i b u t e da l g o r i t h mi s a p p l i e di n t h ed e s i g no ff i rf i l t e nt h eo b cc o d i n ga n d p a r a l l e l s e r i a ls t r u c t u r e s a r eu s e dt oi m p r o v es p e e da n dr e d u c er e s o u r c ec o n s u m p t i o ni n f p g a t h ee x p e r i m e n t a lr e s u l t ss h o wt h a tt h ed e s i g n e dd i g i t a li fr e c e i v e ra r ec o r r e c ta n d e f f e c t i v e c o m p a r e dw i t ht h em u l t i - l e v e ld e c i m a t i o ns t r u c t u r e ，t h ec o n s u m p t i o no ft h e m u l t i p l i e r , t r i g g e ra n dm a n yo t h e rf p g ar e s o u r c e si nt h i sd e s i g n e dd d c s t r u c t u r ea r e r e d u c e ds i g n i f i c a n t l y k e yw o r d ：d i g i t i z e dr e c e i v e r 、d d c 、d aa l g o r i t h m 、e f f i c i e n ta r c h i t e c t u r e 、p o l y p h a s e f i l t e r i i 声明 本学位论文是我在导师的指导下取得的研究成果，尽我所知，在 本学位论文中，除了加以标注和致谢的部分外，不包含其他人已经发 表或公布过的研究成果，也不包含我为获得任何教育机构的学位或学 历而使用过的材料。与我一同工作的同事对本学位论文做出的贡献均 已在论文中作了明确的说明。 研究生签名： 醢暴盘p d 眸6 月坷日 学位论文使用授权声明 南京理工大学有权保存本学位论文的电子和纸质文档，可以借阅 或上网公布本学位论文的部分或全部内容，可以向有关部门或机构送 交并授权其保存、借阅或上网公布本学位论文的部分或全部内容。对 于保密论文，按保密的有关规定和程序处理。 研究生签名：m 矿年6 月巧日 硕士论文基于f p g a 的数字中频接收机的研究 1 引言 1 1 研究背景 与模拟系统相比，数字系统能够提供更好的性能以及更强的灵活性，因而随着数字 技术的发展和应用，电子系统数字化后会具有越来越强大的功能、简化的结构、高的可 扩展性。接收机作为电子系统中关键的一环，数字化是其必然的发展方向。 软件无线电技术是近几年随着微电子技术的进步而迅速发展起来的新技术。与传统 的接收机相比，采用软件无线电技术的数字中频接收机在射频或高中频处对接收信号进 行模数变换( a d 变换) ，将接收信号转换成数字信号，然后用数字处理实现对接收信 号的下变频，正交化，解调，信道译码，信源译码。由于这些数字处理可以用软件编程 实现，而且随着近年来现场可编程门阵y u ( f p g a ) 器件和通用数字信号处理器( d s p ) 在芯 片逻辑规模和处理速度等方面性能的迅速提高，用硬件编程或软件编程方式实现无线功 能的软件无线电技术在理论和实用化上都趋于成熟和完善。软件无线电技术只需通过软 件上的更新就能够选择不同的业务或调制方式、追加和修改功能，具有传统硬件方式所 无法比拟的灵活性、开放性和可扩展性。因此，软件无线电技术已经被越来越广泛地应 用于蜂窝通信及各种军用和民用的无线系统中。 数字接收机由以下几个部分组成：模拟前端，宽带a d ，数字下变频器，高速数字 信号处理器等。与传统的模拟接收机相比，数字接收机的优点体现在以下几个方面： ( 1 ) 减少了模拟电路的温度漂移、增益变化、直流电平漂移和非线性失真等影响。 ( 2 ) 数字接收机在中频直接采样，由于信号没有通过视频检波器，使得接收机能保 留尽量多的信息。 ( 3 ) 采用数字混频的方式实现正交解调，获得的正交特性优于模拟混频，并避免了 模拟混频产生的寄生信号和交调失真。 ( 4 ) 数字接收机一般具有可编程的特点，参数配置灵活。 ( 5 ) 数字滤波器的阶数可以很高，使滤波器的频响特性易于控制。 ( 6 ) 数字化数据能长期保存，可用更灵活的信号处理方法从数字信号中获取所要的 信息。 ( 7 ) 对多通道接收机而言，数字接收机通道间的均衡性好，易于集成，体积小，功 耗低。 由于数字接收机相对于传统的模拟接收机具有许多优点，因而研制中频数字接收机 系统具有相当重要的现实意义。国外从8 0 年代已开始研究数字化接收机，并已应用到 雷达、通信、电子战、g p s 等诸多领域。国内在数字接收机方面的研究则刚刚起步，普 遍限于窄带系统，与国外存在较大差距。因此，无论在军事领域还是在民用领域，都需 1 l 引言硕十论文 要加快宽带数字接收机的研制步伐。 1 2 国内外研究现状 到目前为止数字接收机的发展经历了三个阶段【1 1 【2 1 ，数字信号处理技术最先是在雷 达脉冲重复频率参差解距离速度模糊中使用，这时到达角、射频等参数是用模拟方法测 得后转化成数字信号，雷达脉冲的参数：到达时间、脉宽、脉冲幅度则是由基带数字化处 理的。因此，对于上面五个参数的分选、识别的接收机可以看作是基带处理的数字接收 机，可算作是第一代数字接收机。八十代以后出现了中频数字化的概念。这种接收机采 用高速a d c 对宽带中频信号作为带通采样，把信号的幅度、相位等全部信息能以数字信 息形式高精度地录取下来，从而可采用现代信号处理的方法来分析。这就是第二代数字 接收机。数字接收机的第三代或者说发展趋势就是在更高中频或者射频上采用速率更高 的器件对更宽的信号进行信号采样，之后由高速d s p 或f p g a ，a s i c 器件进行数字处理得 到所需的信息。目前国内外的主要工作都是基于第二代接收机上展开。 1 2 1 国外研究现状 国外从2 0 世纪8 0 年代开始就出现了数字接收机研究方面的报告，进入9 0 年代以后逐 渐出现了基于片上系统的数字接收机设计思想和基于软件无线电设计概念的数字接收 机思想等先进设计理念，同时有一些公司相继推出了数字接收机产品。下面举其中几例： 1 美国的d r t 公司推出了一块数字接收机w p m 2 t 引，具有四个1 4 b i t s ，7 0 m s p s 数据 输入端，在2 1 8 8 m b p s 码速率情况下系统可配置成2 4 个独立的窄带数字信道，而在码速 率为4 3 7 5 m b p s 情况下可配置成2 个独立的宽带数字信道。该系统是基于六片多标准的数 字下变频器g c 4 0 1 6 设计而成的，可支持p c i 和p m c 总线，具有良好的灵活性和兼容性。 2 t 凡州s t e c h 公司推出了e c d r 系列，该系列包含了不同的总线类型、不同信道 数、不同采样精度和采样率的数字接收机产品。女i e c d r g c 8 1 2 是其中一款，它具有8 个1 2 b i t s ，1 2 5 m b p s 模拟输入端，中频输入最高频率为2 5 0 m h z ，无杂散动态范围 8 0 d b f s ， 具有3 中不同的信道工作模式以满足不同带宽要求，支持v m e 总线。 3 美国p e n t e k 公司推出了m o d e l 系列，这其中有基于h s p 5 0 2 1 4 b 、g c l 0 2 b 等专用 d d c 芯片的数字接收机产品，同时也有用f p g a 实现的产品。m o d e l 6 2 3 5 和m o d e l 6 8 2 1 是其中的典型代表。其中m o d e l 6 2 3 5 是双信道数字接收机，a d c 选用了1 2 b i t s ，1 0 5 m s p s 的a d 9 4 3 2 ，d d c 采用了g c l 0 2 b ，每个信道可处理的信道带宽范围为1 2 5 m h z - - - 4 0 m h z 。 m o d e l 6 8 2 1 是单信道数字接收机，a d c 选用了1 2 b i t s ，2 1 0 m s p s 的a d 9 4 3 2 ，d d c 用x i l i n x 公司的f p g a 器件x c 2 v p 5 0 实现，可处理的最高输入带宽为1 0 0 m h z ，支持v m e 总线。 这些产品为雷达、通信等系统提供了优越的数字接收解决方案。 2 硕士论文 基于f p g a 的数字中频接收机的研究 1 2 2 国内研究现状 国内的高校和研究所在9 0 年代末开始了这方面的研究，并做出了一些试验系统板。 根据d d c 实现手段的差异主要分为“a s i c 实现”，“d s p 实现”和“f p g a 实现”三类： 1 中国科技大学近代物理系快电子学实验室于2 0 0 3 年采用a d i 公司的1 0 0 m s p s ， 1 0 b i t s 模数转换器件a d 9 0 7 0 和t i 公司的数字下变频器件g c l 0 1 2 a 设计完成了一套宽带 雷达数字接收机系统 4 1 ，该系统最高工作频率为8 0 m h z ，最大带宽为4 0 m h z ，该数字接 收机的幅度不一致性小于0 0 1 d b ，相位不一致性小于0 5 0 2 合肥解放军电子工程学院3 1 8 室基于t i 的d s p 器件t m s 3 2 0 c 6 4 1 6 对1 9 0 m h z 中频， 2 0 m h z 带宽和5 0 0 m s p s 采样率的数字接收机进行了研究【5 1 ，通过c 6 4 1 6s i m u l a t o 赶实可 通过两片c 6 4 1 6 完成一个信道的数字接收。 3 中国电子科技集团公司第3 8 所微波公司推出了基于f p g a 技术的多信道数字接收 机系统，该系统最多可处理5 个信道的信号，每个信道的模拟输入最高频率为4 0 0 m h z ， 最高采样率为1 0 0 m s p s ( 1 4 b i t s ) 2 0 0 m s p s ( 1 2 b i t s ) 5 0 0 m s p s ( 8 b i t s ) ，幅度不一致 性小于0 0 1 d b ，相位不一致性小于0 1 0 。 4 电子科技大学电子工程学院于2 0 0 3 年采用a d i 公司的a d 6 6 4 4 和x i l i n x 公司的 f p g a 器件设计完成了一套宽带雷达数字接收机系统，该系统设计中，滤波器的实现采 用了分布式算法，其能处理的最大带宽为5 m h z ，最高工作频率为7 0 m h z ，幅度不一致 性小于0 0 1 d b ，相位不一致性小于o 1 4 0 。 综合看来，国外的数字接收机理论研究比较全面，设计思想先进，设计实现的数字 接收机功能灵活，集成度高并采用了工业标准总线结构和模块化设计，使其具有良好的 通用性、标准性和可扩充性。而国内对数字接收机的研究比国外晚了很多，在设计思想 和产品化方面还存在着不小的差距。 1 3 本文的主要工作 本文以总装“十一五”预研项目“x x x 雷达d b f 接收阵”为应用背景，围绕宽带、高 效数字中频接收机的研制，开展了以下几个方面的研究工作： 1 研究讨论了数字中频接收机中变频、滤波等的关键技术，利用f p g a 编程实现了 用于下变频处理的c o r d i c 算法和用于数字滤波处理的分布式结构( d a ) 算法； 2 分析和比较了多种数字下变频( d d c ) 实现结构，对经典数字接收机结构进行了改 进，设计使用了一种乘法器后移的高效d d c 结构，并确定了系统结构和实现方法。 3 完成了数字中频接收机硬件设计和制作。完成了各模块v h d l 代码编写、仿真和 调试。对设计f i r 滤波器所使用的分布式算法进行了改进。使用并串结构以及o b c 编 码以提高速度，减少f p g a 资源消耗。最后的测试结果验证了所设计的中频数字接收机 硕j 二论文 的正确性和有效性。同多级抽取结构的d d c 相比，本文所采用的d d c 结构在乘法器、 触发器等多个方面占用的f p g a 资源明显减少。 1 4 本文的结构和内容安排 全文共分五章，各章的内容安排如下： 第一章为引言，简要介绍了本文的研究背景及国内外的研究现状，并对本文的内容 进行了安排和规划。 第二章概述了数字中频接收机的原理，利用f p g a 编程实现了用于下变频处理的 c o r d i c 算法和用于数字滤波处理的分布式结构( d a ) 算法。 第三章介绍了四种数字下变频结构的原理，着重讨论了下变频结构改进后的实现方 法，对每种结构使用的限制和优缺点进行了分析。完成了基于高效d d c 结构的数字中 频接收机的方案设计。 第四章介绍了整个系统的硬件电路设计，并且完成了采用高效d d c 结构的数字中 频接收机各功能模块的f p g a 设计，最后设计调试方案，进行系统的调试。 第五章是结束语，总结了论文的全部工作。 4 硕士论文 基于f p g a 的数字中频接收机的研究 2 数字中频接收机的理论及相关算法在f p g a 中的实现 本章针对宽带数字中频接收机所涉及的中频信号采样、数字混频正交变换、多速率 信号处理、数字滤波器以及所使用的算法进行了理论分析。 2 1 带通采样定理 n y q u i s t 采样定理讨论了频谱分布在( o ，厶) 上的基带信号的采样l 口- j 题，如果信号的 频率分布在某一有限的频带( 无，厶) 上时，根据n y q u i s t 采样定理，可以按石2 f n 的采样速率来进行采样。但是当厶 2 b = 厶一无时，也就是当信号的最高频率厶远 远大于信号带宽b 时如果仍然按n y q u i s t 采样频率来采样的话，则采样频率会很高，以 致很难实现；即使能实现，其采样出来的高数据率对后处理增加了很大的压力。对于这 样的带通信号的处理则可以利用带通采样定理。 设一个频率带限信号工( f ) ，其频带限制在( 无，厶) 内，如果其采样速率满足： 疋：剿 ( 2 1 ) 儿一1 而 u j 式中，n 取能满足f s 2 ( 厶一以) 的最大正整数( o ，1 ，2 ，) ，则用f s 进行等i n j 隔采 样所得到的信号采样值x ( n t s ) 能准确地确定原信号x ( f ) 。 式( 2 1 ) 用带通信号的中心频率五和频带宽度b 也可表示为6 】 f ：! t ( 2 2 ) j 。 2 ，z + 1 。7 式中f o = ( 五+ 厶) 2 ，n 取满足f s 2 b ( b 为频带宽度) 的最大正整数( 0 ，l ，2 ， 3 ，4 ，) 。 带通采样定理的应用，大大降低了采样率理论值，因而也大大降低了对a d c 要求。 带通采样也称为欠采样，一般把采样频率低于两倍信号最高频率的采样称欠采样。反之， 把采样频率高于两倍信号最高频率的采样称为过采样【7 】。 结合本设计，系统的输入信号是中频为3 0 m h z ，带宽为土2 5 m h z 的带通信号，若 按n y q u i s t 采样定理，采样后的数字信号将高达6 5 m h z 以上，这样高的采样频率与5 m h z 的带宽相比显然不合理，同时后继处理的速度也无法满足。因此，在本项目中对中频信 号的采样使用的是带通采样。 2 2 数字混频正交变换 所谓数字正交混频变换实际上就是先对模拟信号z ( f ) 通过a d 采样数字化后成数字 5 2 数字中频接收机的理论及相关算法n if p g a 中的实现硕十论文 化序列x ( ，2 ) ，然后与2 个正交本振序列c o s ( w e n ) 和s i n ( 心，2 ) 相乘，再通过数字低通滤波来 实现8 1 ，如图2 1 所示。 图2 1 数字混频正交变换 在图2 1 中由于两个正交本振序列的形成和相乘都是数学运算的结果， 性是完全可以得到保证的，只要保证运算精度即可。 设输入信号为： f ( t ) = ac o s e 2 n f o t + 矽( 纠 采样后得到： f ( n ) = a c o s w c n + 矽( ，z ) 其中w c = 2 7 r f o i s z 剧( n ) ( ，z ) 所以其正交 ( 2 3 ) ( 2 4 ) n c o 产生的信号为：c o s w c n 和s i n w c n ，则混频后得到： 彳 y ，= i 2 1 c o s 2 心，z + 矽( 胛) 】+ c o s 矽( ，z ) 】) ( 2 5 ) 4 y q = 詈 s i n 2 w 以+ 矽( 门) 】+ s i n 矽( 疗) 】) ( 2 6 ) 通过低通滤波器可以得到： i ( n ) ：要c o s 矽( n ) 】，q ( ，1 ) ：i as i n 矽( ，z ) 】 ( 2 7 ) 然后通过抽取器来降低信号数据的速率，以降低后端处理要求。 2 3 多速率信号处理 数字中频接收机的a d 采样频率越高，接收机对不同信号的适应性就越好，因此 应该尽可能提高采样速率。但采样速率提高的同时也提高了数据流的速率，给后面的 d s p 带来很大压力，甚至可能导致信号处理速度跟不上，所以在零中频处理以后必须对 数据流进行降速处理，多速率信号处理理论即是这种降速处理的理论依据。 2 3 1 整数倍抽取 使抽样频率降低的抽样率转换称为抽取，亦称抽样率压缩。整数倍抽取描述如下： 6 硕士论文 基于f p g a 的数字中频接收机的研究 所谓整数倍抽取是指把原始采样序列x ( n ) 每隔( d 一1 ) 个数据取一个，以形成一个新 的序列( 垅) 【6 】，即： 而( 聊) = x ( m d )( 2 8 ) 抽取的时域过程如图2 2 所示： 图2 2 整数倍抽取的时域过程( d = 2 ) 设x ( 玎) 的频谱为x ( e p ) ，x d ( m ) 得频谱为( e 一) 则有： ( 矿) = 去x ( e - y w - 2 x t d ) k = o ( 2 9 ) 由上式可得，抽取序列的频谱是由抽取前原始序列的频谱经频移和d 倍展宽后d 个频 谱的叠加，抽取前后频谱结构如图2 3 ( a ) tz ( e p )士并( e 2 月n p ) o ，则说明j 还需要继续逆时针旋转才能更接近否此时4 = 1 ， 若互 0 ，因此，逆时针旋转一个正切值 恰好是2 1 的角度，完成了第一次旋转。第二次，位置与位置之间的夹角z i - _ 卜1t h 3 ) 一a ) ( a d c a d cm d a c 尸a d 6 6 4 0 7 6 d i g i t a le r 只o rc o r r e c t l 0 nl o g l c m s b 上上j l 上上上上上上上j lll s b gnd西阿diod o d 8d 7 d 6 d 5 d 4d 3 d 2d 1d o 图4 3 a d 6 6 4 0 功能框图 4 2 1 1 编码时钟输入电路 本设计采用了4 0 m h z 的采样频率，所以模数转换器的时钟为4 0 m h z 。a d 6 6 4 0 的 采样时钟要求质量高且相位噪声低，如果时钟信号抖动较大，信噪比容易恶化，很难保 证1 2 位的精度。为了优化性能，a d 6 6 4 0 的采样时钟信号采用差分形式。时钟信号可 通过一个变压器或电容交流耦合到e n c o d e 和e n c o d e 引脚，这两个引脚在片内被 偏鼍，无需外加偏置电路。本设计中使用的是比例系数为4 ：1 的变压器，在变压器的初 级串连一个有限值的电阻，为1 0 0 欧姆，次级则直接与a d 6 6 4 0 的编码时钟输入端 e n c o d e 和e n c o d e 管脚相连。 m o 1 h r l v 一卜1 图4 4t r l 差分输入方式 由于采样电路的性能关系到最后的采样精度，所以在布线时，应保证从晶振到时钟 输入脚距离尽量短并且在其周围用地包围起来，采样电路与其它数字电路尽量隔离。在 整个采样电路下应大面积覆铜接地，以降低可能受到的电磁干扰，同时也可降低对其它 电路的干扰。 4 2 1 2 模拟信号输入电路 a d 6 6 4 0 的模拟输入方式为差分输入，输入信号电压范围以2 4 v 为中心，抖动在 士o 5 v 以内，但由于差分输入的两路信号相位相差1 8 0 0 ，因此输入信号的最大值为峰一 峰值( v p p ) 2 v 。 因为a d 6 6 4 0 的差分输入阻抗是o 9 k q ，所以模拟输入信号的功率仅需要3 d b m w ， 这在很多情况下简化了输入端的驱动放大器。考虑到a d 6 6 4 0 的输入阻抗较高，因此输 入端需要一个2 0 ：1 的变压器。然而这么大比例的变压器会造成模数转换器性能的下降， 3 r 翌 硕上论文 基于f p g a 的数字中频接收机的研究 本设计采用在输入端并联一个匹配电阻，降低了变压器的比例系数，进而改善了整个 a d c 的性能。设计原理见图4 5 。 模拟输入信号 图4 5a d 6 4 4 0 的模拟输入 如图4 5 ，尺7 1 是差分输入信号的匹配电阻，它与a d 6 6 4 0 的输入阻抗9 0 0 f 2 并联。 设计中使用的变压器比例系数为4 ：1 ，模拟输入源的阻抗匹配在5 0 q ，因此经过此变压 器后，输入信号的阻抗变为2 0 0 f 2 ，由式( 4 1 ) 可得输入端的匹配电阻r7 为2 6 0 1 2 。 砖= 丁耳 ( 4 1 ) z9 0 0 式( 4 1 ) 中的z 是期望阻抗，其值即为变压器次级的阻抗值2 0 0 f 2 。 4 2 1 3a d 6 6 4 0 的供电和输出负载电路 a d 6 6 4 0 的供电电源必须稳定性好，由于电源的高频分量容易产生辐射，所以在靠 近a d 6 6 4 0 各电源引脚的地方，应放置o 1 u f 的去耦电容。为了防止高速的数字输出变 化将开关电流耦合进模拟电源，a d 6 6 4 0 的数字电源和模拟电源应该分开。模拟电源应 该在5 v + 5 的范围内，数字电源应为3 3 v ，同时尽可能地靠近电源放置0 1 - - 0 0 1 u f 的陶瓷电容来进行高频滤波，并联放置1 0 u f 的钽电容滤除低频噪声。 为了更好地接收a d 6 6 4 0 的数字输出信号，应尽量减小容性负载。故设计时运用了 源端匹配的方法，即在数据输出端串连匹配电阻，减少信号反射提高信号质量。另外还 应注意，额外的容性负载会增加传输时延，要满足数字输出的时延要求，必须减小容性 负载。在实际应用中，我们在每条数据输出线上放置了7 5 q 的匹配电阻。 4 2 2f p g a 及其配置电路的设计 4 2 2 1 选择x c 2 v 1 0 0 0 的原因 本文所使用的是v i r t e x i i 系列中的x c 2 v 1 0 0 0 ，其封装形式为f g 4 5 6 ，内部结构如 图4 6 所示， 3 9 4 中频数! 接收机的实现 硕上论文 d c mi o b 口口口口 口口口口 口口口口 口口口口 口口口口 口口口口 口口口口 口口口口 ! c l b8b | c i s b l e c l 只a m l d u l t i 0 1 i o t 啪1 一_ a 咖 图4 6v i r t e x - i i 结构 x c 2 v 1 0 0 0 具有如下特点【2 1 】- 2 5 】： 1 具有丰富的逻辑资源 x c 2 v 1 0 0 0 有1 m 个系统门( s y s t e mg a t e s ) 。其中有4 0 x 3 2 个可编程逻辑块( c l b ) 阵列，每个c l b 由4 个逻辑片段( s l i c e ) 组成，共计有5 1 2 0 个s l i c e 。一个4 输入的查 找表被称为一个逻辑单元( l o g i cc e l l s ) ，x c 2 v 1 0 0 0 有1 0 2 4 0 个l o g i cc e l l s 。同时还有 1 0 2 4 0 个寄存器( s l i c ef l i p f l o p ) 。这样，有足够的逻辑资源来完成d d c 的设计。 2 具有大容量的r a m 。 x c 2 v 1 0 0 0 最多可实现1 6 0k b i t s 的分布式( d i s t r i b u t e d ) r a m ，还有4 0 个18 k b i t s 的，共计7 2 0 k b i t s 的选择性块r a m ( b l o c ks e l e c tr a m ) ，可以很容易的实现存储器和 f i f o 。 3 8 个d c m ( 数字时钟管理) 模块。每个d c m 可以通过产生低抖动的内部或外 部时钟用来消除时钟分布延时。在d c m 的输出端还可以提供9 0 度、1 8 0 度和2 7 0 度相 位偏移的时钟。精确的相位偏移输出可以提供任何输入时钟周期1 2 5 6 的整数倍的时钟 偏移。非常灵活的频率综合提供等效于m d 倍输入时钟频率( 其中m 和d 是两个整数) 。 它的强大功能对本设计内部复杂时钟的控制和管理大有好处。 4 具有丰富的全局时钟资源。 目前大型设计一般推荐使用同步时序电路。同步时序电路给予时钟触发沿设计，对 时钟的周期、占空比、延时、抖动提出了更高的要求。为满足同步时序电路的设计要求， 一般在f p g a 设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延 迟，在x c 2 v 1 0 0 0 中的全局时钟资源是使用全铜层工艺实现的，并设计了专用的时钟缓 冲和驱动结构，从而使全局时钟到达芯片内部的所有可配置单元( c l b ) 、i o 单元( i o b ) e l工ei亡匕=亡亡e卜匕e：i- 口口口口口口口口 口口口口口口口口：o 口口口口口口口口 口口口口口口口 硕上论文 基于f p g a 的数字中频接收机的研究 和选择性块r a m 的时延和抖动都为最小如果善加利用全局时钟资源，能在一定程度上 改善设计的综合、实现效果。 x c 2 v l 0 0 0 共提供了1 6 个全局时钟资源，这样在设计中一些比较重要的全局信号 也可以采用全局时钟资源来保证设计综合、实现的效果。 5 丰富的端口资源，支持多种电平标准 x c 2 v 1 0 0 0 f g 4 5 6 封装有3 2 0 个i o 端口，输入适当的参考电压，可以支持多种电 平标准。 鉴于以上特点，本设计中选用x c 2 v 1 0 0 0 一f g 4 5 6 来完成数字下变频模块的所有功 能。 4 2 2 2f p g a 的配置电路设计 f p g a 在每次上电或冷启动时，需要将特定的应用程序的配置读入f p g a 内部的配置 存储器中。配置是通过f p g a 上几个特定的管脚完成的。这些管脚中的某些是专用的， 而另外一些在配置结束后可以当作普通的可编程i o 来使用。v i r t e x 2f p g a 支持多种不同 的配置方式，以用于不同的环境。常用的有：主从串行模式，主从s e l e c t m a p 模式，j t a g 口边界扫描方式等。在本设计中，使用的是资源占用量小，配置方法简单的主串行模式 + 边界扫描方式。连接的原理图见图4 7 。图中加框的部分为边界扫描模式，其他部分 为主串行模式。 ，r l ，0 0 e f h 锄竹啪- 一o a e9 h p - 帅v u i 雠h 蚺n 重ef r 卧岫i 2 嘲n 叫_ 瞄伊h 却- 嘶蝌即- e 岫确l _ 魁 _ 图4 7v i r t e x i if p g a 的配置方式迮接图 配置芯片和f p g a 通过t d i ，t m s ，t c k 四根信号线( j t a g i s ) 与下载电缆相连。 电路板上电后，主机可以很容易的通过下载电缆对串在边界扫描环路上的配置芯片和 4 1 4 中频数字接收机的实现硕十论文 f p g a 进行配置。对于配置芯片而言，是通过边界扫描方式来获得新的配置f p g a 的程序； 对于f p g a 而言，边界扫描方式由于其灵活性而多用于程序调试中。 主串行模式主要是用在每次上电时，f p g a 的自动加载。f p g a 通过c c l k 管脚产生 时钟信号，驱动置芯片中的数据传送给f p g a 。这样，带有f p g a 的系统就可以在没有主 机监控的情况下自动运行了。 配置芯片使用的是x i l i n x 公司的x c l 8 v 0 4 ，专用的f p g a 配置p r o m ，容量) 勺4 m b i t ， 支持x i l i n xf p g a 全部配置模式，支持多片配置链路扩展等。 4 2 3 电源模块 电源的选择需要从功耗和纹波两个方面来考虑。整个电路的电源系统分为模拟和 数字两块。模拟部分是a d 6 6 4 0 的模拟电路部分，供电电压为5 v 。数字部分分为2 块： a d 6 6 4 0 的数字电路部分的供电电压、配置芯片工作电压、f p g a 的i o 电压都为3 3 v ， f p g a 的内部核心工作电压为1 5 v 。 整个电路的模拟部分芯片的最大功耗为8 0 0 m w ( a d 6 6 4 0 ) ，配置芯片的功耗很小。 经估算，x c 2 v 10 0 0 的1 5 v 功耗约为2 w ，3 3 v 功耗不大于8 0 0 m w 。 本设计使用了三个电压转换芯片来完成整个系统的供电，l t l 0 8 5 5 的输入电压是 由外部提供的1 2 v ，l t l 7 6 4 3 3 和l t l 7 6 4 1 5 的输入电压是由l t l 0 8 5 5 提供的5 v 。同 时在靠近电源的地方放置了o 1 1 0 u f 的陶瓷电容来进行高频滤波，并联放置1 0 u f 的 钽电容滤除低频噪声。原理图如下： 4 2 墨毒嚣 一o 一j一卜1p 十 叮l ii 肇l ；k 一 l 一 l t l 0 8 5 j1 ：| t 一 一；一 l 口譬， zo = 卜一； 卜 4 o 扣 卜中 4 e # t 。一l 。 ：j r 卜 一 + 一 铒 - - t - - 7 - - r 。一十 。队 ； 一：j = 王二 ；一 i ：。w l：5 j， 厂 一 口 l ll 、t一 ! ；一卜 r - j j f c c j d 二i 。| h 江00 器：面硒j 卜i ：o1 c 1 7 3 3 tf ；i 卜叫一! ? ：i 赠害一l 鼍y 降j 一 匕l _ 曩 ；一；+ 一 + e ：t 翠l = = ：玄半霉誊4彝薄薛! - + e u t 6 、l o w a f n 谭 r r f j = = l 瞳 i f 卜- - 。i 卜- + ； ：j 童 一l+ch r 卜 ；ja c n 6 ： r 一 一r 一 肄 二 d 3 r 1 陀c 5 广一寸一。 o j l l t 0 - 2 j0 嗨 5 一 一 h _ 一j l 障1 2 , i l 圳 i ；7 ，。 _ _ 一十一 一 1 2 坌i r r i o + e m l) ? 一 。 二j 一 一+ = ：l 口q f in 卜 一+ c “雌l1 r 一 = = l “1 口 卜。一 = i 7 6 一7 1 一- f 一 0m + i 一f 一 t 一 二一h 一二li 。 。 【t 图4 8电源模块原理图 硕十论文 基于f p g a 的数宁中频接收机的研究 4 3 各模块的程序设计 图4 9 各模块总体框图 图4 9 所示为各模块总体框图，模拟中频信号经模数转换以后变成1 2 位的数字信 号，数据分路模块把a d c 采样以后的数据分成八路，也就是作为多相滤波器的输入数 据，在f i r 抽取滤波器中完成抽取和复数滤波，经过滤波以后的数据在下变频模块中实 现下变频到基带和数字正交解调的功能。时钟模块用d c m 设计，用来产生4 0 m 和其 八分频( 5 m ) 的时钟。 4 3 1 数据分路及时钟模块 数据分路模块是实现下变频中多相滤波器开关结构的功能。对于本接收机的设计是 把a d c 采样以后的数据分成八路，也就是作为多相滤波器的输入数据。同时还要对时 钟进行八分频，产生一个5 m 的输出时钟。作为d d c 中抽取滤波器以及后续处理模块 的时钟。同样考虑到时钟还要作为d d c 输出数据的时钟，该时钟必须要延时、抖动尽 量小，所以该时钟通过f p g a 中的全局时钟网络输出，也就是必须加入一个全局输出缓 存即b u f g 。如图4 1 0 所示。 该模块的输入为a d c 的输出，输出为多相滤波器中各子滤波器的输入。对该模块 进行仿真如图4 1 1 所示： 一一曩一一i ie ! l k ! 一一一i 图4 1 0 数据分路及时钟模块 4 3 4 中额数t 接啦机的宴地“一i 论 划41 l 数据分路模块的仿真结果 4 32 抽取滤波器的设计 选用d a 算法柬实现f i r 是本论文的特点之一，该算法具有很高的性能资源消耗 比，在做到尽可能高的f i r 阶数和处理速度的同时，也使硬件资源的计j 耗尽可能的少。 在达到相同的阶数和性能的情况f ，法算法实蚬的f i r 资源消耗仪为乘一加( m a c ) 方式f i r 的半左右。 前文中已绎提到抽取滤波器由8 组8 阶的f i r 滤波器实现，因此抽嫩滤波器的核心 就足实现这8 纽f i r 滤波器。出丁输入的数是1 2 佗的，同时对于每组滤波嚣每8 个时 钟周期输入个数，要存8 个时钟周期处理1 2 位的数，采用252 1 节t j 论的全串行结 构足不u r 扎_ 的，目此需要用2522 节所讨沦的井串结构形式来实现。 首先将输入的1 2 位数捌拶腰成1 6 他的数据，然后再分成高8t e 和低8 何，高位和 低位数据分别杏找相同的查找表，然后再将所得数据相加，这样就可以解决f i r 滤波器 的速度问题。实现框i 稍如下： 幽41 2 抽取涟波器f j 实埋框幽 图41 2 所示将f i r 滤波器实现时分为以i j l 个部分组成：并串转换电路、移位寄 存器组电路与查找表地址产生f u 蹄、查找表、累加嚣网络电路。各模块执行的功能说明 如。f ： ( 】) 并帛转换电路 在利用分如式算法进行f i r 滤波器实现的时候，需要输入数据流址比特串行输八 硕士论文 基于f p g a 的数字中频接收机的研究 的，而对于采样来的信号，输入是比特并行的，因此首先应该进行并串转换操作。此外， 对输入数据流还要求同时有八个数据的输入，而采样数据是一个一个的输入，因此还需 要对输入数据先进行锁存，使输入数据能够满足同时进行八个数据的串行输入的要求。 因此并串转换电路由两个部分组成，第一个部分是对输入数据进行锁存，每八个串行输 入数据形成一个并行的输出。第二个部分是使第一个部分的八个数据的并行输出变成八 个数据的比特串行输出。 ( 2 移位寄存器组电路与查找表地址产生电路 根据要求设计的滤波器是6 4 阶的，因此需要同时对6 4 个输入数据进行同时处理， 因此系统需要锁存6 4 个输入数据，这就由移位寄存器组来实现。查找表地址的产生方 法则是将移位寄存器组的输出的最高位位与后面每一位相异或得出新的地址总线，再将 这个新的地址赋给查找表电路的地址线。 ( 3 ) 查找表电路的产生 查找表的内容按照表2 2 所示的方法产生，使得l u t 规模减小了一半。 ( 4 ) 累加器网络电路 查找表的输出数据必须经过多次累加才能得到f