（通信与信息系统专业论文）基于fpga的pci图像传输与处理卡设计及实现.pdf

摘要 随着微处理器技术的飞速发展，最大数据传输率只有8 m b s 的i s a 总线已 经不能适应它的高速度，逐渐淡出历史舞台，取而代之的是高速的p c i 总线。p c i 总线是一种先进的高性能的3 2 6 4 位地址数据复用局部总线，可同时支持多组外 围设备，并且不受处理器的限制，为中央处理器及高速外围设备提供了一座桥梁。 开发面向p c i 总线的芯片和各种接口设备，已经成为广大研究人员的研究课题之 一，并得到了广泛的重视，所以对p c i 总线的研究应用是很有价值的。 本文首先在研究p c i 总线协议的基础上，对几种p c i 总线接口方案进行了比 较，并给出了一种基于p c i 总线的通用板卡的设计方案。方案中选用了p l x 公司 的p c i9 0 5 4 专用接口芯片来实现p c i 接口，并在其上研究实现了高帧频图像在普 通监视器上显示方案，另外还利用f p g a 可编程特性对输入的图像实现图像放大、 图像灰度级动态压缩和f f t 变换算法处理，仿真与实现结果表明本文给出的方案 与算法能使系统稳定正常工作，最终制作的板卡传输速率达到1 0 4 m b s ，接近理 论峰值13 2 m b s 。 关键词：p c i9 0 5 4 f p g a 高帧频图像放大灰度压缩 a b s t r a c t w i t ht h ef a s td e v e l o p m e n to fm i c r o p r o c e s s o r , i s ab u s ，t h ed a t at r a n s f e rr a t eo f w h i c hi sn om o r et h a n8 m b s ，c o u l dn o ta d a p tt ot h eh i g h - s p e e dm i c r o p r o c e s s o r , a n d h a dt og i v ei t sp o s i t i o nt oo t h e r s ，e s p e c i a l l yp c ib u s ，ah i 曲p e r f o r m a n c e3 2 b i to r6 4 b i t b u s 、) l ，i t l lm u l t i p l e x e da d d r e s sa n dd a t al i n e s p c ib u si si n t e n d e df o ru s ea sa n i n t e r c o n n e c t e dm e c h a n i s mb e t w e e nh i g h l yi n t e g r a t e dp e d p h e r a lc o n t r o l l e rc o m p o n e n t s ， p e r i p h e r a la d d i nb o a r d sa n dp r o c e s s o rs y s t e m s d e v e l o p m e n to fc h i p sa n dav a r i e t yo f i n t e r f a c ed e v i c e sb a s eo np c ib u s ，h a sb e c o m eo n eo ft h er e s e a r c ht o p i c so ft h e m a j o r i t yo fr e s e a r c h e r s ，a n dh a sb e e nw i d e l ya p p r e c i a t e d , s ot h er e s e a r c ha n d a p p l i c a t i o no f t h ep c i b u si sv a l u a b l e o nt h eb a s eo fr e s e a r c hw i t ht h es t a n d a r do fp c ib u s ，s e v e r a lp c ib u si n t e r f a c e s c h e m e sa r ec o m p a r e d , a n dt h e nas t r u c t u r eo fc o m m o np c ic a r di sg i v e ni nt h i sa r t i c l e i nt h es c h e m e sp c i 9 0 5 4o fp l xc o m p a n yi sc h o s e na si n t e r f a c ec h i pt or e a l i z et h e p c ii n t e r f a c e ，a n dt h i sa r t i c l ea l s og i v e st h es o l u t i o no nh i 曲f r a m er a t ei m a g e d i s p l a y e do n an o r m a lm o n i t o r m o r e o v e r , u s i n gf p g ap r o g r a m m a b l ef e a t u r e s ，i m a g e m a g n i f i c a t i o n , g r a yd y n a m i cc o m p r e s s i o na n df f tt r a n s f o r m , h a v ed o n et h o r o u g h i n d e p t hr e s e a r c ha n da l s os u c c e s sr e a l i z e si nf p g a t h es i m u l a t i o na n dt h er e a l i z a t i o n r e s u l ti n d i c a t e dt h es c h e m e sa n da l g o r i t h mp r e s e n t e di nt h i sp a p e rc a nm a k et h es y s t e m s t a b l ea n dn o r m a lw o r k i n g ，f i n a l l yt h et r a n s m i s s i o nr a t eo ft h ec a r di su pt o10 4m b s ， c l o s i n gt ot h et h e o r e t i c a lp e a l 【13 2m b s k e y w o r d s ：p c i 9 0 5 4f p g a h i g hf r a m er a t ei m a g em a g n i f i c a t i o n g r a yc o m p r e s s i o n 第一章绪论 第一章绪论 1 1 研究背景 p c i 的英文全称为：p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ，即外设部件互连。p c i 总线的产生当归功于微机霸主地位的竞争。在p c i 总线推出后，以其突出的高速 率传输性能，受到了计算机和通信、电子行业的青睐，随着p c i 总线的普及应用， 基于p c i 总线的数据采集系统设计有着十分广阔的前景【1 】。 由于p c i 总线的推出及广泛应用，i s a 总线已经逐渐退出了历变舞台。i s a 插槽已经不再作为计算机主板的标准配置，这样就使得原来基于i s a 插槽开发的 一些插卡如数据采集卡毫无用武之地，p c i 总线将逐步取代i s a 总线。但是p c i 总线协议比i s a 总线协议要复杂得多，直接为它设计相匹配的数字逻辑控制电路 耗时耗力。为了在接口卡上解码p c i 总线规范并完成数据传送，要求p c i 插槽和 接口卡的终端设备之间有一个总线控制器，即接口芯片，p c i 接口芯片完全符合” p c i 总线协议的要求，可以大大减轻设计者的工作强度。 目前微机中需要高速数据交换的外围部件如图形卡、s c s i 接口控制卡和高速 网卡等都在逐渐向p c i 总线靠拢，因此p c i 总线接口技术成为商业界竞争的热点 之一。开发面向p c i 总线的芯片和各种接口设备，已经成为广大研究人员的研究 课题之一，并得到了广泛的重视。 基于上述原因，我们开始基于f p g a 的p c i 图像传输与处理卡的设计与实现。 1 2p c i 总线介绍 p c i 接口是目前个人电脑中使用最为广泛的接口之一。最早提出的p c i 总线 是3 2 b i t 、3 3 m h z ，峰值带宽是1 3 2 m b s t 2 1 。之后又把p c i 总线的工作频率提升到 6 6 m h z ，传输速率能达2 6 4 m b s 。1 9 9 3 年又提出了6 4 b i t 的p c i 总线，称为p c i x 。 6 4 b i t ，6 6 m h z 的p c i 总线理论峰值可达5 3 3 m b s 。 另外，值得一提的是：在p c 上，6 4 位p c i 还没有成为主流。原因在于制造 6 4 位和6 6 m h zp c i 主板的难度很大。首先，使用6 4 位p c i 插槽需要6 4 位南桥 芯片组支持，该南桥控制器必须可以正确处理6 4 位的数据。i n t e l 和a m d 都有 “位的南桥可提供给主板厂商，但是价格很高。其次，因为6 6 m h zp c i 槽对主 板配套元件要求极高，且需要特殊的布线设计。这就是6 6 m h zp c i 技术一直停留 在服务器领域的原因。 从结构上看，p c i 是在c p u 和原来的系统总线之间插入的一级总线，具体由 一个桥接电路实现对这一层的管理，并实现上下之间的接e l 以协调数据的传送【1 1 。 2 基于f p g a 的p c i 图像传输与处理卡设计及实现 管理器提供了信号缓冲，使之能支持l o 种外设，并能在高时钟频率下保持高性能， 它为显卡、声卡、网卡和m o d e m 等设备提供了连接接口，它的工作频率为3 3 m h z 或6 6 m h z 。 p c i 插槽是基于p c i 总线的扩展插槽，几乎所有的主板产品上都带有这种插 槽。p c i 插槽也是主板带有最多数量的插槽类型，在目前流行的台式机主板上， a t x 结构的主板一般带有5 - 6 个p c i 插槽，而小一点的m a t x 主板也都带有2 3 个p c i 插槽，可见其应用的广泛性。 p c i 总线也支持总线主控技术，允许智能设备在需要时取得总线控制权，以 加速数据传送【3 】。 p c i 总线的具体发展历程如下： p c i 在1 9 9 2 年问世，由当时的p c is i g 提出。自1 9 9 2 年p c i1 0 问世以来， 至今已有2 0 年的历史，其间也推出过不少改良的版本，包括有2 1 1 4 1 【5 】： 1 9 9 2 年的p c i1 0 ，p l u g & c o n f i g u r a t i o nm o d e l 。 1 9 9 3 年的p c i2 0 ，p c ip o w e rm a n a g e m e n t 。 1 9 9 5 年的p c i2 1 ，6 6 m h z3 3 v 及p c ih o tp l u g1 0 。 1 9 9 9 年的p c i2 2 ，m i n i p c i 及h o tp l u g1 1 。 2 0 0 0 年的p c i x1 0 。 2 0 0 2 年的p c i 2 3 及p c i x2 0 ，其特性已包括较p c i x1 0 具备更完整的向下 兼容性，亦较p c i x1 0 的频宽高出2 到4 倍。另外p c i x2 0 支持r a s 功能 ( r e l i a - b i l i t y , a v a i l a b i l i t y , s e r v i c e a b i l i t y ) ，对s e r v e ri o 及未来6 4 位的电脑而言是理想 的解决方案。 2 0 0 1 年由i n t e l 公司最早提出，2 0 0 2 年4 月由p c is i g 审核并发布p c i e x p r e s s l 0 标准 5 1 。 2 0 0 6 年的p c ie x p r e s s 2 0 标准，数据传输速度比p c ie x p r e s s l 0 提高一倍【6 1 。 2 0 1 1 年推出最新的p c ie x p r e s s 3 0 规范。 1 2 1p c i 总线特点 即插即用：是指当板卡插入系统时，系统会自动对板卡所需资源进行分配， 如基地址、中断号等，并自动寻找相应的驱动程序。而不像旧的i s a 板卡，需要 进行复杂的手动配置。实际的实现远比说起来要复杂。在p c i 板卡中，有一组寄 存器，叫”配置空间”( c o n f i g u r a t i o ns p a c e ) ，用来存放基地址与内存地址，以及中 断等信息。以内存地址为例，当上电时，板卡从r o m 里读取固定的值放到寄存 器中，对应内存的地方放置的是需要分配的内存字节数等信息。操作系统要根据 这个信息分配内存，并在分配成功后把相应的寄存器的值填入内存的起始地址。 第一章绪论3 这样就不必手工设置开关来分配内存或基地址了。对于中断的分配也与此类似。 中断共享：i s a 卡的一个重要局限在于中断是独占的，而我们知道计算机的 中断号只有1 6 个，系统又用掉了一些，这样当有多块i s a 卡要用中断时就会有 问题了。而p c i 卡在硬件上采用电平触发的办法：中断信号在系统一侧用电阻接 高，而要产生中断的板卡上利用三极管的集电极将信号拉低。这样不管有几块板 产生中断，中断信号都是低；而只有当所有板卡的中断都得到处理后，中断信号 才会恢复高电平。 可靠性：p c i 独立于处理器的结构，形成一种独特的中间缓冲器设计方式， 将中央处理器子系统与外围设备分开。这样用户可以随意增添外围设备，以扩充 电脑系统而不必担心在不同时钟频率下会导致性能的下降。与原先微机常用的 i s a 总线相比，p c i 总线增n - f 奇偶校验错( p e r r ) 、系统错( s e r r ) 、从设备结束 ( s t o p ) 等控制信号及超时处理等可靠性措施，使数据传输的可靠性大为增加。 复杂性：p c i 总线强大的功能大大增加了硬件设计和软件开发的实现难度。 硬件上要采用大容量、高速度的c p l d 或f p g a 芯片来实现p c i 总线复杂的功能。 软件上则要根据所用的操作系统，用软件工具编制支持即插即用功能设备驱动。 1 2 2p c i 总线的现状与未来发展趋势 p c i 总线刚推出时最显著的特征是速度快，比i s a 总线有了极大的改善，i s a 总线的传输速率为5 m b s ，e i s a 总线的传输速率为3 3 m b s ，p c i l 0 标准定义的 p c i 总线传输速率就可以达到1 3 2 m b s ，p c i 总线技术已经应用于形形色色的微 机接口中【7 j 。同时声卡、网卡甚至有些显示都是基于p c i 总线技术的，一些高速 数据传输系统中也需要用到p c i 总线技术。可惜的是，p c i 总线在过去的近2 0 年 的时间里发展相对来说是缓慢的，总的来说p c 总线是每3 年性能提高一倍，从 最初的8 位p c x t 、1 6 位的i s a 总线、3 2 位的e i s a 和m c a 、v a 总线到p c i6 4 位、6 6 m h zp c i - x ，而处理器却通常是每个摩尔周期性能就要提高一倍( 一个摩 尔周期为1 8 个月) 。正是这种技术发展上的不同步，使得p c i 总线慢慢成为了整 个系统的瓶颈【8 】。 由于p c i 总线的带宽限制，对付声卡、网卡等大多数输输出设备也许能满 足要求，但对于胃口越来越大的3 d 显卡，高清视频流等却力不从心。到了1 9 9 7 年，p c i 总线已经成为图像数据传输的最大的瓶颈。并行p c i 总线主要受到以下 几方面的性能限制：它的数据传输率只有1 3 2 m b s ，根本不能满足现在复杂多媒 体数据实时传输的需求，另外它不能随主频的提高或者电压的降低而灵活调整传 输速率；它的同步时钟传输受单一上升沿限制，而信号路由规则又受到经济的f r 4 技术( 一种板材技术) 的制约，接口引脚过多，不利于将来发展。在服务器领域， 4基于f p g a 的p c i 图像传输与处理卡设计及实现 面对大理在线事务处理、多媒体应用、千兆以太网、高速磁盘阵列等的挑战，p c i 总线也已经力不从心。由于p c i 总线对计算机行业影响力太大，在相当长的一段 时间内，业界一直对p c i 总线带来的系统瓶颈束手无策。所有这些限制都促使建 立一个更高带宽、通用的i o 总线垆j 。 高性能的图形芯片在1 9 9 5 年就第一个从p c i 总线中分离出来，形成了单独 一种总线技术，那就是a g p 。a g p ( a c c e l e r a t e dg r a p h i c sp o r t ) 我们常称高速图 形加速接口。顾名思义，a g p 只是一种电脑图形显示专用接口，其规范是在p c i v 2 1 的标准上建立起来的，人们也称之为“a g p 总线”。但它并不具备通用性。 面对p c i 总线带个的瓶颈，业界先后提出了两种解决方案，即p c i - x 总线和 p c ie x p r e s s 总线。这两种方案都通过了p c is i g 的审批。这两种方案的提出，使 得p c i 的未来变得复杂，因为p c i x 总线和p c ie x p r e s s 总线均有其自己的特点【9 j 。 p c i x 是p c i 的升级版，最早有c o r n p a q 、h p 和i b m 这三家企业发起，并 经过p c is i g 大量修改后于2 0 0 0 年正式推出1 0 版规范。p c i x1 0 依然使用6 4 位并行总线，只是工作频率提升到1 3 3 m h z ，这样p c i x 就拥有了1 0 6 4 m b s 的 总带宽。p c i x 在桌面领域毫无建树，市场上也鲜有拥有p c i x 插槽的桌面系统 主板出售，只是在服务器工作站领域p c i x 被大量应用，它向下兼容所有p c i 设备，这在一定程度上缓解了总线瓶颈问题。在2 0 0 2 年7 月，p c is i g 又推出了 更快的p c i - x2 0 规范，它包含p c i x 2 6 6 和p c i - x 5 3 3 两套标准，工作频率分别 提升到2 6 6 m h z 和5 3 3 m h z ，可提供带宽2 1 g b s 和4 2 b g s 。p c i - x2 0 可以 提供足够高的性能，仍具不错的发展潜力，更重要的是它向下兼容的特性可有效 保护用户的投资。对于大多数服务器领域的用户来说，他们已经对p c i p c i x 设 备投入了大量的资金：s c s i 磁盘控制卡、r a i d 控制卡、服务器千兆网卡等 p c i p c i - x 设备都比较昂贵。p c i - x2 0 的完全向下兼容，使得原有设备可以继续 发挥作用，这对服务器领域用户来说，吸引力是非常大的。事实上，p c i x2 0 得 到了众多厂商的支持。i b m 、h p 、s u n 等重量级服务器厂商明确表示，大力支持 p c i x 2 0 ，它的前途一片光明。但是，各大厂商也都意识到，p c i - x2 0 只是一 个过渡方案，由于其仍然是并行的总线技术，在频率提升到很高以后，信号同步、 串扰等问题很难解决。所以，p c i x 只能在有限一段时间内发挥重要作用。在更 远的将来，p c i 的发展方向应该是采用串行点对点连接结构的p c ie x p r e s s 。 2 0 0 1 年春，i n t e l 正式公布p c ie x p r e s s ，新一代总线接口p c ie 应运而生【5 j 。 p c ie 采用串行方式( p c i 和p i c x 是并行总线) ，工作频率高达2 5 g h z ，并且真 正使用“电压差分传输”即是两条信号线，以相互间的电压差作为逻辑“0 ，“1 的表示，。按p c ie x p r e s s 技术规范规定，一个差分对的传输速率为2 5 g b p s ( 考 虑8 b 1 0 b 编码效率后约2 5 0 m b 秒) 。实际使用中，则要使用两个差分对作为一个 条链路，分别用做发送和接收。因为有了这样的机制，使得数据带宽是可以弹性 第一章绪论 5 调配的。根据相关标准p c ie x p r e s s 总线能够以l ，2 ，x 4 ，x8 ，1 2 ，x1 6 和3 2 通道规格进行传输( 表1 1 ) ，可提供5 g b p s 到1 6 0 g b p s 的传输带宽。尽管 p c ie x p r e s s 技术规格允许实现1 ( 2 5 0 m b 秒) ，x 2 ，4 ，8 ，1 2 ，x1 6 和 3 2 通道规格，但是依目前形式来看，p c ie x p r e s s 1 和p c ie x p r e s s 1 6 将成 为p c ie x p r e s s 主流规格。 表1 1p c ie x p r e s s l 0 总线带宽 嚣哪8 链i i 地i f 翮| 1 2i 1 6 | x 3 2路宽度illlil 传输带宽( g b s ) i5 01 0 0l2 0 0 | 4 0 0i6 0 08 0 0 11 6 0 0 有效带宽( g b s| 4 0i8 0 1 6 0 l3 2 0 4 8 06 4 0 | 1 2 8 0 8 b 1 0 b 编码使实际有效数据带宽损失2 0 ，每链路包含一对发送接收模块， 每模块单向传输带宽2 s g b s i n t e l 开始只是将p c ie x p r e s s 定位于桌面及移动系统中，现在它也被推广到服务 器领域，但在此领域p c ie x p r e s s 遇到了p c i x 的有力阻击，究其原因便是难以令人 满意的兼容性。p c ie x p r e s s 总线是高性能、低成本的总线。其串行的点对点连接 方式，代表着p c i 总线的发展方向。在服务器领域，p c i x 总线在提高性能的同时， 可以很好的保护用户投资，是行之有效的过渡方案。经过p c i p c i x 总线和p c i e x p r e s s 共存的时期后，p c ie x p r e s s 总线的时代将全面来临。 1 3 论文结构安排 本文首先在研究p c i 总线协议的基础上，给出了一种基于p c i 总线的通用板 卡的设计方案。然后对几种p c i 总线接口方案进行了比较，选用了p l x 公司的p c i 9 0 5 4 专用接口芯片来实现p c i 接口，设计并制作硬件电路。采用f p g a 完成板卡 上p c i 接口逻辑、p a l 制图像显示、s r a m 乒乓读写控制和图像放大、图像灰度 级动态压缩和f i 叮变换算法。 本文分五个章节： 第一章为绪论部分，阐述了研究背景和p c i 总线特点。 第二章介绍p c i 接口设计方法和p c i 9 0 5 4 的功能和配置方法 第三章介绍图像卡的硬件系统组成和以及f p g a 逻辑控制实现2 5 帧s 的p a l 图像的显示。 第四章介绍高帧频图像传输的实现和图像放大算法、图像动态灰度级压缩、 f f t 变换的f p g a 实现。 第五章为总结与展望。 6基于f p g a 的p c i 图像传输与处理卡设计及实现 第二章p c i 总线及接口设计 7 第二章p c i 总线及接口设计 2 1p c i 接口设计方法 为了处理数据、地址、接口控制、总线仲裁和系统功能，p c i 接口需要作为 被访问的目标设备或者作为总线主设备去访问其它p c i 目标设备。在一个p c i 应 用系统中，如果某设备能够取得总线控制权，就称其为“主设备 ：而被主设备选 中以进行通信的设备称为“从设备或“目标节点，这类设备没有总线控制权限。 3 2 位p c i 总线一共有1 2 0 根( 含电源、地和保留引脚) 信号线，对于相应的接口 信号线，通常分为必备的和可选的两种。如果开发目标设备，至少需要4 7 根信号 线；如果作为主设备至少需要4 9 根信号线，如图2 1 。目前开发p c i 接口一般有 两种方案：一种是使用专用桥接芯片，常见的如p l x 公司的p c i 9 0 x x 系列【l o 】或 舢订c c 公司的a m c c s 5 9 x x 系列；另一种是使用p l d 器件。 要求引脚任选引脚 ，弋一， 兼容p c iv 2 2 协议特性，3 2b i t ，3 3 m h z 总线主设备控制器，支持p c i 电 源管理特性。 采用先进的数据流水线结构技术，包括两个d m a 通道，可编程多种数据 传输模式。 支持p c iv 2 2 重要产品数据配置功能。 3 3 v ，5 v 的l o c a l 和p c i 信号电压标准，支持通用p c i 适配器设计。 可编程局部总线配置，最高频率可达5 0 m h z 支持复用或非复用的8 1 6 3 2 位局部总线。芯片有四字节使能，局部总线有3 0 根地址线，3 2 1 6 8 位数 据线。 支持t y p e 0 和t y p e l 配置周期。 六个可编程f i f o ，支持零等待突发操作。 三个p c i - t o l o c a l 地址空间。 局部总线等待模式，附加的i r d y # 握手信号用于产生各种等待状态。 p c i 9 0 5 4 有内部等待状态发生器，包括地址到数据周期、数据到数据周期 和数据到地址周期的等待。 支持b i t l i t t l ee n d i a n 编码字节的转换。 先读模式，预锁存数据可从p c i 9 0 5 4 内部的f i f o 寄存器先于局部总线读 取。 第二章p c i 总线及接口设计 总线驱动，所有的控制、地址和数据信号都由9 0 5 4 直接生成，用于驱动 p c i 和局部总线，不用额外驱动电路。 可编程的中断产生。 锁定机制，p c i 主控设备可以通过锁定信号独占对p c i 9 0 5 4 的访问。 八个3 2 b i t 的邮箱寄存器，可以从p c i 和l o c a l 端进行访问。 两个3 2 b “的门铃寄存器，一个可以产生p c i - t o l o c a l 中断，另一个用来 产生l o c a l - t o p c i 中断。 2 2 2c 模式l o c a l 总线操作 p c i 9 0 5 4 本地总线可工作在m 、c 、j 三种模式，m 模式是专为m o t o r o l a 公 司的m c u 设计的工作模式。c 模式下9 0 5 4 芯片通过片内逻辑控制将p c i 的地址 线和数据线分开，很方便地为本地工作时序提供各种工作方式，一般较广泛应用 于系统设计中。j 模式是一种没有l o c a lm a s t e r 的工作模式，它的好处是地址数据 线没有分开，严格仿效p c i 总线的时序。由于c 模式可将p c i 的地址线和数据线 分开，编程控制也较为简单，时序简单，本设计本地总线工作模式选择c 模式， 时钟频率5 0 m h z ( 本地时钟工作的最高频率) 。 1 7 6 p i n 的f q f p 封装的p c i 9 0 5 4 提供m o d e 1 ：o 】位( p i n l 5 7 和1 5 6 ) 来选 择本地总工作类型。 表2 1l o c a l b u s 模式选择 p i n1 5 7p i i l1 5 6m o d eb u st y p e l lm 3 2 b i tn o n m u l t i p l e x e d 1or e s e r v e d o1j3 2 b i tm u l t i p l e x e d o0c 3 2 b i tn o n m u l t i p l e x e d 一些关键的本地总线信号定义如下，带群信号表示低有效： l h o l d ：申请使用本地总线，输出信号。 l h o l d a ：对l h o l d 应答，输入信号。 a d s # ：新的总线访问有效地址的开始，一个l o c a l 时钟宽度，输出信号。 b l a s t # ：表示为总线访问的最后一个有效数据，输出信号。 l w r # ：高电平表示读操作，低电平表示写操作，输出信号。 l a 3 1 ：2 】：l o c a lb u s 地址线，注意这里是3 0 根地址线，双向信号。 l d 3 1 ：o 】：l o c a lb u s 数据线，双向信号。 r e a d y # ：表示总线上读数据有效或写数据完成，用以连接p l x 9 0 5 4 等待状 1 2 基于f p g a 的p c i 图像传输与处理卡设计及实现 态产生器，双向信号。 p c i 9 0 5 4 可以通过有效l h o l d 信号来申请本地总线。l h o l d a 是l h o l d 的响应信号。当9 0 5 4 收到l h o l d a 有效后，就能获得本地总线控制权。在p c i 9 0 4 的l h o l d a 被无效后且本地总线的停止计数器为零之后，p c i 9 0 5 4 会释放本地总 线，并可以把本地总线仲裁给另一个本地m a s t e r 。当p c i 9 0 5 4 收到l h o l d a 响 应时，它会驱动总线继续传输【1 2 1 。 这里需要特别注意的是i 也a d y # 信号，当数据方向是p c i t o l o c a l 畴， r e a d y # 是表示本地方已准备好接收数据。若r e a d y # 为高无效，那么l o c a l b u s 的数据线和地址线上会重复出现同一个地址的同一数据，直到9 0 5 4 接收到 r e a d y # 有效信号才会传下一次数据。如果希望开发的p c i 板卡速率接近理论峰 值，可以将r e a d y # 直接接地，然后本地端按零等待时序接收数据。 2 3p c i 9 0 5 4 初使化配置以及内部寄存器的作用 2 3 1p c i 9 0 5 4 的初始化配置 与i s a 总线相比，p c i 总线支持三个物理空间：地址空间、i o 空间和配置空 间。配置空间是p c i 所特有的一个空间，所有的p c i 设备必须提供一个配置空间。 p c i 9 0 5 4 可以通过串行e e p r o m 来配置p c i 9 0 5 4 内部寄存器的值，串行e e p r o m 里存储了p c i 9 0 5 4 很多重要的配置信息，如设备d ，制造商i d ，子设备d ，子 制造商i d 、中断号、设备类型号、局部空间基地址、数据传输方式、中断控制等。 e r p r o m 的内容很重要，因为它直接关系到整个板卡能否正常工作，在设计的时 候要特别注意，比如配置错误，有可能上电后p c 机根本进不了系统或进入系统 后发现不了板卡。 2 3 2 串行e e p r o m 的配置 上电的过程中，p c i 9 0 5 4 的内部寄存器【1 2 】由p c iu b s 的r s t # 信号复位，并 给出响应信号r e t r y ，在l o c a lb u s 上输出l r e s e t # 信号，还要检查 e e p r o m 是否存在。如果第一个l w o r d ( 3 3 位) 全为1 ，则存在一个空白的 e e p r o m 。如果第一个l w o r d ( 3 3 b i t ) 是全0 ，则不存在e e p r o m 。对于这两种 情况，p c i 9 0 5 4 都会用缺省的默认值启动【l 引。 p c i 9 0 5 4 支持的e e p r o m 有9 6 c s 5 6 l ( 2 k 位) 或9 3 c s 6 6 l ( 4 k 位) ， 9 3 c s 5 6 m 3 等，其它串行e e p r o m 可以参考厂商的数据手册。本设计选用的是 9 3 c s 5 6 m 3 。 第二章p c i 总线及接口设计 1 3 3 3 v l 文黧 c s v b c l o k 叫s kpe- 、，、，一一 l 薹e e 册d = 娄蒜 一扩v r 一 l o k l 一警1 9 a = ! 3 3 v 图2 5e e p r o m 与p c i 9 0 5 4 连接示意图 p c i 9 0 5 4 通过将p c i 总线上3 3 m 的时钟1 3 2 分频得到e e p r o m 的3 3 v 串行 时钟( e e s k ) 。用户可以从p c i 总线或l o c a l 总线上读写e e p r o m 。串行 e e p r o m 控制寄存器c n t r l 2 8 2 4 可以控制是否使能p c i 9 0 5 4 的管脚读或写 e e p r o m 里的数据。 e e p r o m 的配置数据直接影响到板卡是否能正常工作，图2 6 是我们实际使 用过程中配置的一些寄存器的值。按照下图的配置数据，p c i 9 0 5 4 支持突发、 d m a ，直接目标读或写、局部地址空间为2 m b ，允许本地中断等。 图2 6 本设计配置的e e p r o m 值 2 3 3p c i 卡的e e p r o m 的烧录方法 p l x m o n 是p l x 公司提供的用于在线烧录e e p r o m 的工到1 4 】。在p l x 公 司的官方网站上就可能免费下载得到。烧录e e p r o m 有两种方式，一是比较传 统的方法，即采用烧录机进行烧录。采用这种方式时，在调试过程中e e p r o m 需采用插件式封装的芯片( d i p ) ，因为每烧录一次，就需要拔出芯片插到烧录 机上进行烧写。这样频繁插拔，很明显会对芯片造成一定损害。当然对于最终的 产品来讲，也可以采用贴片封装的e e p r o m ，因为在调试过程中已经把 1 4基于f p g a 的p c i 图像传输与处理卡设计及实现 e e p r o m 的值调好了，把贴片的e e p r o m 在烧录机上烧好值再焊接在板子上。 比较常见的烧写头是针对d i p 封装的芯片，如果你采用贴片的封装，则可以买一 个s o p 封装的烧写头( 最常用的贴片e e p r o m 的封装为s o p 8 ) 。 另一种就是进行在线烧录，这也是本设计所使用的一种方式。采用这种方式 时，直接采用贴片封装的e e p r o m 即可。可以预先把空白的e e p r o m 芯片焊接 在p c i 板卡上，然后把p c i 卡插在计算机的p c i 插槽上，开机进入w i n d o w s 系 统，找到新硬件后，装上p l x m o n 的相应驱动，运行p l x m o n 进行在线烧写， 这种方式既省时又省力，而且方便快捷。但是采用在线烧录时，有几点务必要注 意，否则将会颇费周折。在设计时，最好把p c i 9 0 5 4 芯片的t e s t 管脚以及 e e d i o 管脚同时设计成可上下拉状态。t e s t 管脚是p c i 9 0 5 4 的测试管脚， t e s t 管脚下拉时p c i 9 0 5 4 正常工作，t e s t 管脚上拉时p i c 9 0 5 4 所有管脚均处于 高阻状态，芯片处于测试模式。在不安装e e p r o m 时e e d i o 应该下拉，安装有 e e p r o m 的时候e e d i o 应该上拉。在线烧录e e p r o m 时会碰上以下几种情况： 1 、板上没有焊接e e p r o m 。这时如果你还想调试p c i 卡的话，就需要把 t e s t 引脚下拉，e e d i o 管脚下拉。但这个时候可能会进不了系统，这就需要把 t e s t 引脚上拉一下让p c i 9 0 5 4 所有管脚处于高阻状态才能进入系统，这时p c i 卡采用上电复位后的默认的配置数据，各寄存器复位后的默认数值可以查数据手 册。进入系统后再把t e s t 下拉，让p c i 9 0 5 4 正常工作。 2 、p c i 板卡上焊接有空白的e e p r o m ，需要进行第一次烧录e e p r o m 。本 人与小组成员在调试p c i 板卡时在这一步曾经耗时数天。一般p c i 板卡插入p c i 槽上电后，会出现进不了w i n d o w s 系统，或进入w i n d o w s 系统后找不着板 卡，或进入w i n d o w s 系统后搜索新硬件就立即死机等问题。这也是大多数人 调试p c i 板卡经常会遇到的问题。其实就是t e s t 管脚与e e d i o 管脚什么时候 上拉或下拉成合适状态的问题。在第一次烧录空白的e e p r o m 时，请按照1 步 骤，将p c i 板卡按没有e e p r o m 的方式上电启动，即t e s t 管脚上拉，e e d i o 管脚下拉，进入系统后，将t e s t 管脚下拉，e e d i o 管脚上拉，如果卡硬件没问 题，系统会提示找到新硬件，并提示安装驱动程序。安装好p l x 提供相应的驱 动程序之后，打开p l x m o n ，这时e e p r o m 的标志会呈现黑色，即可访问状 态，点击该标志，会打开e e p r o m 的内容。当然e e p r o m 空白的话，打开的内 容是全f 的值，输入相应的配置数据后，点击w r i t e 按钮就可以成功烧录 e e p r o m 了。另外点击s a v e 按钮可以将当前的配置数据保存成后缀为e e p 格式 的数据文件，当然了这种格式的文件只有p l x m o n 识别。下次烧录时只需要点 击l o a d 按钮就能载入保存好的配置数据。如果你打开p l x m o n 时，e e p r o m 的 标志呈现灰白色，即无法访问的状态，则有两种可能，一是驱动程序没有安装 好，二是因为你硬件有问题，比如晶振或者是e e p r o m 或者是9 0 5 4 芯片没有焊 第二章p c i 总线及接口设计1 5 接好。另外，如果焊接空白的e e p r o m ，你把t e s t 引脚下拉，e e d i o 管脚也 下拉时，这时不需要上拉一下t e s t 便可以直接进入操作系统。但此时没有办法 进行在线烧录，你打开p l x m o n 的e e p r o m 的页面时，会发现内容是全o 的 值，这时对e e p r o m 进行w r i t e 时，会提示出现错误。所以这种配置也只能是为 了调试卡之用，并不能进行在线烧录。 3 、按照第二步的步骤烧录好e e p r o m 之后，以后就可以直接把t e s t 管脚 固定成下拉状态，e e d i o 管脚固定上拉状态，以后再进入系统便可直接进入 了。重新烧录e e p r o m 时也是这种状态。 2 3 4p c i 9 0 5 4 内部寄存器 p c i 9 0 5 4 内部提供了5 种寄存器【l o 】：p c i 配置寄存器、本地端配置寄存器、 运行时间寄存器、d m a 寄存器和消息队列寄存器。下面主要对p c i 配置寄存器 和本地端配置寄存器的功能做简要介绍。 p c i 配置寄存器也就是我们常说的p c i 配置空间，它提供了配置p c i 的一些 信息。其中v e n d e r i d ，d e v i c e l d ，r e v i s i o n l d ，h e a d e r t y p e ，c l a s s c o d e 用于p c i 设备的识别。命令寄存器( c o m m a n d ) 包含设备控制位，包括允许存储器读写响 应等。状态寄存器( s t a t u s ) 用于记录p c i 总线的相关事件。 p c i 配置寄存器提供了6 个基地址寄存器，这些基地址都在系统中的物理地 址范围内，其中b a s e 0 和b a s e l 用来访问其他配置寄存器的基地址，b a s e o 是其他配置寄存器映射到p c i 端内存的基地址，b a s e l 是其他寄存器映射到p c i 端i o 的基地址。可以通过p c i 端内存和p c i 端i o 来访问l o c a l 配置寄存器 与其他3 种寄存器。 本地端配置寄存器主要记录本地端的一些配置信息。如配置本地空间o 本地 空间1 的地址大小和范围、本地空间0 本地空间l 到p c i 总线侧的地址重映射 到、本地空间o 本地空间1 的数据传输方式、扩展r o m 的配置、p c i 初始化到 p c ii o 配置的本地基地址等 p c i 9 0 5 4 支持本地处理器通过p c i 9 0 5 4 的本地总线访问内部所有寄存器。本 地处理器只需要控制c c s # 信号，时序类似初始化访问模式就能读或写p c i 9 0 5 4 内部所有寄存器。访问本地寄存器支持突发或单一访问形式，数据位宽可以是 3 2 b i t 】6 b i t 8 b i t 。 2 4 数据传输模式 当p c i 9 0 5 4 工作在c 模式时，其数据传输采用直接数据传输方式，按数据传 输的控制方式，他又分为3 种传输模式：p c i 初始化主模式、p c i 目标从模式和 1 6基于f p g a 的p c i 图像传输与处理卡设计及实现 d m