（通信与信息系统专业论文）基于fpga的实时视频dsp平台.pdf

摘要 本文论述了用f p g a 搭建一实时视频d s p 平台的设计与实现，重点介绍了其 核心部分f p g a 的硬件实现方案。 第一章介绍了市场对图像采集系统的需求，以及当前图像采集系统的现状。 本文提出一种系统解决方案，能够完成图像的实时采集，并可根据需要灵活修改。 第二章对f p g a 进行详细的介绍。首先介绍了f p g a 的功能、结构及特点， 并针对a c t e l 公司的p r o a s i c 系列进行详细说明。 第三章介绍了系统的总体方案设计，并详述了p h i l i p s 公司的a d 变换芯片 s a a 7 1 1 3 和p l x 公司的p c i 接口芯片p c i 9 0 5 4 的功能和时序。 第四章为本文的核心部分，是本次工作的重点，详述了系统的硬件功能实现。 先对整个视频d s p 系统进行了模块化分，然后对于各个模块，简要论述了其功能 和实现方案。详细介绍了f p g a 在本系统中的功能实现，并给予相应的时序图进 行说明。 最后的结论部分对本次工作进行了总结，介绍了遇到的问题，并对下一步的 改进做了简要说明。 关键词：实时d s pn g ap c i a b s t r a c t t h i sp a p e rd e t a i l st h ed e s i g na n dr e a l i z a t i o no foner e a l t i m ed s pp l a t f oe 1 1 1 ， w h i c hi sb a s e do nf p g ac h i p a n di te m p h a s i z e so nt h eh a r d w a r ei m p l e m e n t a t i o no l i t sc o r ep a r t 一f p g ad e s i g n t h ef i r s tc h a p t e ri n t r o d u c e st h en e e d so f m a r k e tt oi m a g ec o l l e c t i n gs y s t e m ，a n d t h ea c t u a l i t ya n df u n c t i o no fi m a g ec o l l e c t i n g s y s t e m t h i sp a p e rp r o p o s e s0 1 1 c s y s t e ma r c h i t e c t u r et of u l f i l li m a g er e a l - t i m ep r o c e s s i n g a st h ei m p o r t a n tr o l eo ff p g ai nt h i sd e s i g n ，t h es e c o n dc h a p t e ri n t r o d u c e s f p g ai nd e t a i l ，a n de m p h a s i z e so ni t sc o n f i g u r a t i o na n df e a t u r e t h et h i r dc h a p t e rd i s c u s s e st h ew h o l ed e s i g no ft h es y s t e m i td e s a 。i b c s s a a 7 11 3o f p h i l i p sc o r p a n dp c i 9 0 5 4o f p l xc o r p i nd e t a i l i nt h ef o u r t hc h a p t e r , t h ed s p s y s t e mi ss e p a r a t e di n t os e v e r a lm o d u l e s ，t h e nt h e f u n c t i o na n dr e a l i z a t i o no f e a c hm o d u l ea r ed e t a i l e d s o m et i m i n gc h a r t sa r ea l s og i v c n t oe x p l a i na n dv e i l f yr e l a t e di n f o r m a t i o n a tt h ee n do ft h i sc h a p t e ra r ct h er e s u l t so f t h i sd e s i g n t h el a s tp a r to ft h i sp a p e rs u m m a r i z e st h i sw o r k t h ep r o b l e m se n c o u n t e r e dw i t h t h e i rs o l u t i o n sa n dt h ef u r t h e rw o r ka r ea l s od e s c r i b e d k e y w o r d ： r e a l - t i m ed s pf p g ap c i 独创性声i w 及使用说叫 y5 8 3 8 3 6 创新性声明 本人声明，所呈交的论文是我个人在导师指导下进行的珂f 究工作及耿褂| 州| ： 究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，c 1 会义i i - 不包含其他人已经发表或撰写过的研究成果；也不包括为获得两安电子科披人。j o 或其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所 做的任何贡献均已在论文中做了明确的说明并表示了谢意。 本人签名釜i j 匀函一 j = l 期) 壁垒f ：( 一 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：学校 有权保留送交论文的复印件，允许查阅和借阅论文：学校可以公布论文的全部或 部分内容，可以允许采用影印、缩印或其它复制手段保存论文。( 保密的论文存解 密后遵守此规定) 本人签名 新签名迅哮杉 日期担掣l 第一章绪论 第一章绪论 近年来随着信息高速公路的建设，各种网络的发展非常迅速。而h 像n ：j 传输也得到了极大的关注。另一方而，图像传输可使刁i i 司的系统l 孛图像数川侥 源，也极大地推动了图像在各个领域的广泛应t | = j 。 几个技术发展趋势进一步促使此领域的发展，包括山低价位微处列! i 支持的 并行处理技术，用于图像数字化的低成本的f 乜椅耦合器件( c c i 】) ，用1 ：人择：i i ：、 低成本存储阵列的新存储技术，以及低成本、高分辨的彩色显示系统。 对图像的处理和分析一般可用算法的形式描述，l 盯大多数的算法”川j 软什j j 现，只有在为了提高速度或克服通用计算机限制的情况下采用特制的硬件。进入 9 0 年代，出现了各种与工业标准总线兼容的可以插入微机或工作站的图像i j 。返 样，不仅减少了成本，也促进了图像处理和分析专用软件的发展。这些图像卜他 括用于图像数字化和临时存储的图像采集卡，用于以视频逃度进行算术和逻4 _ ；：边 算的算术逻辑单元，以及帧缓存。 1 1 现有图像采集系统的发展现状 当今图像卡的发展比较迅速，功能日益繁多，且处理速度越来越高，1 ：1 1 m 贞 时性处理已成为一种趋势。目前实时处理高端图像卡的主流是国外产r m ：l ， j 发 展还不是很成熟，但也已经有自主- 丌发的产品。 c o r b c o 是全球大的图像卡生产商，提供从低端到高端全系列的图像采集h 以及图像处理丌发软件包，在计算机视觉领域，在设计、丌发、生产图像采集k 以及相关产品方面在北美市场处于领导地位。其图像采集卡主要有v i p e r 系列， b a n d i ti i 系列和c o b r a 系列。b a n d i t 是c o r e c o 新推山的集成了显示卡的图像采 集卡，可以直接在w i n d o w s 的桌面上显示大小可调的视频窗口。b a n d i t 的超绂数 字化能力在从彩色或黑白复合相机采集图像时提供了最佳的视频质量。b a n d i tn 0 分辨率在增强色时可达1 6 0 0 1 2 0 0 ，在真彩色时可达1 2 8 0 1 0 2 4 ，此外，一个v g a 加 速控制器支持d i r e c t d r a w , d i r e c t 3 d 和d i r e c t v i d e o 即使作为款v g a 卡，b a n d i l 的速度也是很快的。 b a n d i t 先进的结构支持视频图像的反转和镜像，不需要一1 州l 的任何处理。b a n d i t 目标是需要额外的v g a 性能以及视频采集的应用，如视频i u 信会议，医学( 内窥镜检查) 和牙科图像。特性是集成了v g a 卡和视频采集卜。 在窗口中显示视频图像。活动图像带图形叠加。增强方式】6 0 0 1 2 0 0 ，真彩色力 式，1 2 8 0 1 0 2 4 。实时图像镜像和反转。同时n t s c p a l 隔行图像采集和v g a4 1 j i 出。基于s g r a m 的v g a 控制器实现了3 d 图形加速。 拈十f p g a 的实时视频d s p r 行 双缓冲，无断续显示。输入多路选择，y c 输入。n t s c p a l s e c a m ，r s l 7 0 ， c c i r 兼容的输入格式。9 5 n t 下的软件驱动和丌发包。 m a t r o x 公司山两位工程师l o m et r o t t i e r 和b r a n k om a t i c 于1 9 7 6 年同成曲：。 现在已发展成家跨国公司，在开发与生产性能可靠、技术先进的图形、图像和 数字视频产品方面享有盛誉。m a t r o xm e t e o r 2 m c 系列为p c i 标准月e 标准信 号采集卡，有r g b 分量采集和外触发功能，能够连接两个r g b 或6 路黑白标准 非标准视频源。3 0 m h z 采样频率，3 个2 5 6 x 8 位查找表，4 m 缓存。提供两个时 钟输出来控制曝光，还带有触发输入，可以按同步及异步方式采集图象。 国内图像卡的供应商主要有中国大恒( 集团) 有限公司北京图像视觉技术分 公司( 简称”大恒图像”) 和北京微视电子技术有限责任公司，他们除了代理国外，“ 品外也进行自主研发： 作。其中微视的m v p c i 是国内第一家自行形f 发，通川0 ： p c i 总线的真彩色、黑白、伪彩色图像卡，可以实时采集、实时存储、实时m 屏娃 示。用户定义采集方式、采集窗口大小。 纵观当今国内外图像卡产品的现状，图像采集系统趋于实时性，而且功能实 现越来越复杂，f p g a 以其自身优势引起图像处理系统制造商的关注，但一股为用 外产品，而且价格相对昂贵。 1 2 本文的主要工作和意义 本论文论述了一种实时视频d s p 系统的硬件实现，重点在于用f p g a 如何实 现视频流的实时处理与传输，并简要介绍了该d s p 平台如何与计算机进行通信及 p c i 9 0 5 4 的使用。 现在对图像实时性需求的场合越来越多，实时视频处理对d s p 系统性能提出 了极高的要求。现有的d s p 实现有很多种，比如用软件编程实现，用d s p 专有芯 片，用硬件实现。软件实现的灵活性好，但局限性大、速度低；用d s p 专有芯片， 即可编程数字信号处l 里( p d s p ) ，其本质上是一个面向数字信号处理的微处理器。 出于设计时可用高级语言( 比如c 语言) 对它重复编程，p d s p 有很高的灵活性。 典型的一个p d s p 包含多个函数单元，该器件的速度和乘法器累加器的数量决定 了它理论上的最大的数据率。需要多个并行计算的时候，必须分次实现，从而降 低处理速度。一种克服方法是采用多个p d s p ，另一种是采用a s i c ( 专用集成i 乜 路) 技术，用硬件实现；a s i c 技术具有并行处理的能力，一个a s i c 是一个定制 芯片，允许建构成专门的数字实现电路。设计时采用电路原理图或硬件描述语言 输入。a s i c 提供高度的并行性，多种执行单元可同时进行。a s i c 的缺点在于它 第一章绪论 在于它的定制性，一旦设计完成，修改起来代价太大。现场可编程门阵歹t j ( f p g a ) 技术综合了a s i c 设计和p d s p 的优点，既有a s i c 并行处理的能力，又具有p d s p 可重复编程的灵活性，因而被广泛采用。 另外，某些采用特殊工艺的f p g a 具有可加密特性，通过对系统进行加密实 现对知识产权的保护，维护设计者的合法权益，又不影响设计者对系统进行更改 或升级。 鉴于上述d s p 系统的实现方式和f p g a 的优点，本系统采用f p g a 来完成视 频信号的采集及预处理，并且与p c i 总线兼容，从而可以与计算机通信。 该视频d s p 平台的应用相当广泛，可以用来： 1 ) ：将摄像头拍到的图像送至计算机，完成图像传送； 2 ) ：由p c 机送来的图像与摄像头拍到的图像进行相应的数字图像 处理操作。 3 ) ：可以充当媒介，使p c 机与外端设备互相通信。 第二章f p g a 特性简介 第二章f p 6 a 特性简介 f p g a 是本系统的设计重点，本章节对f p g a 相关知识进行简要介绍。 2 1 可编程逻辑器件介绍 在数字系统中大量使用数字逻辑器件，除去按集成度分为小规模、中规模、 大规模及超大规模器件外，从逻辑功能的特点上也可将数字集成电路分为通用型 和专用型两大类。普通的通用型集成电路可以组成任何复杂的数字系统，但是需 要大量的芯片及芯片连线，且功耗大，体积大，可靠性差。为了减小体积和功耗， 提高电路的可靠性，出现了专用集成电路a s i c ( a p p l i c a t i o ns p e c i f i ci n t e g r a t e d c i r c i m ) 。它是为某种专f - l m 途而设计的集成电路。但是专用集成电路一般比通用 型器件用量少得多，使得设计和制造成本很高，而且设计和使用周期均较长。 可编程逻辑器件( p l 胁_ p r o f 黝b l el o g i cd e v i c e ) 是作为一种通用型器 件生产，然而它们逻辑功能又是由用户通过对器件编程来自行设定。它可以把一 个数字系统集成在一片p l d 上，而不必由芯片制造厂商去设计和制作专用集成芯 片。p l d 具有通用型器件批量大、成本低和专用型器件构成系统体积小、电路可 靠的特点。 可编程逻辑器件从编程技术上分有两类，一类是一次性编程，另一类是可多 次编程。一次性编程器件在编程后不能修改，p l d 器件采用熔丝工艺制造，因而 只能编程一次，不能重复编程和修改。一次性编程器件不适用数字系统的研制、 开发和实验阶段使用。而多次编程器件大多采用场效应管作开关元件，控制存储 器存储编程的信息。它们可采用e p r o m 、e e p r o m 、f l a s h 或s r a m 工艺制造。 自2 0 世纪8 0 年代以来，p l d 发展非常迅速，可编程器件主要有p a l 、g a l 、 c p l d 和f p g a 等。 p a l ( p r o g r a m m a b l ea r r a yl o g i c ) 器件是2 0 世纪7 0 年代末期出现的一种低 密度、一次性可编程逻辑器件。 g a l ( g e n e r i c a r r a yl o g i c ) 器件是继p a l 器件之后，在2 0 世纪8 0 年代中期推 出的一种低密度可编程逻辑器件。它在结构上采用了输出逻辑宏单元( o l m c o u t p u tl o g i cm a c r oc e l l ) 结构形式，在工艺上吸收e e p r o m 的浮栅技术，从而 使g a l 器件具有可擦除、可重新编程、数据可长期保存和可重新组台结构的特 点。 c p l d ( c o m p l e xp r o g r a m m a b l el o g i cd e v i c e ) 是万门以上的复杂可编程逻辑器 6 基于f p g a 的实时视频d s p 平台 件，采用c m o se p r o m 、e e p r o m 、快闪存储器和s r a m 等编程技术，从而构 成高密度、高速度和低功耗的可编程逻辑器件。 f p g a ( f i e l dp r o g r a m m a b l eg a t ea r r a y ) 器件与上述p l d 器件所采用的与一 或逻辑阵列加上输出逻辑单元的结构形式不同。f p g a 的电路结构是由若干独立 的可编程逻辑块组成，用户可以通过编程将这些模块连接成所需设计的数字系统。 f p g a 也属于高密度p l d 。 f p g a 一般是由3 个可编程逻辑模块阵列：可配置逻辑模块( c l b c o n f i g u r a b l el o g i cb l o c k s ) 、输a 输出模块( 1 0 b - - i n p u t o u t p u tb l o c k s ) 和互连资源 ( i c r - - i n t e r c o n n e c tc a p i t a lr e s o u r c e ) 和一个用于存放编程数据的静态存储器 ( s r a m ) 组成。c l b 是f p g a 最重要的组成部分，多个c l b 以二维阵列的形 式分布在器件的中部，实现设计者所需的逻辑功能。i o b 分布在器件的四周，它 提供了器件外部引出端和内部逻辑之间的连接。通过遍布器件内的可编程互连资 源i c r ，可将器件内部任意两点连接起来，能将f p g a 中数目很大的c l b 和l o b 连接成各种复杂的系统。i c r 主要由纵横分布在c l b 阵列之间的金属线网络和位 于纵横线交叉点上的可编程开关矩阵组成。 综上所述，f p g a 器件与低密度p a l 、g a l 器件和高密度c p l d 相比，在性 能上主要有以下特点： ( 1 ) f p g a 器件采用s r a m 编程技术，从而构成高密度、高速度、高可靠 性和低功耗的逻辑可编程器件。 ( 2 ) f p g a 器件提供丰富的i o 端数和触发器，其集成度远远高于p a l 和 g a l 器件。 ( 3 ) f p g a 器件结构最为灵活，其内部的c l b 、i o b 和i c r 均可编程，提 供了强有力的组合逻辑函数发生器，可以实现多个变量的任意逻辑。因 此可满足各种各样数字电路系统设计的要求。 ( 4 ) 某些f p g a 器件还提供了片内高速r a m ，可用于f i f o 等的设计。 ( 5 ) 在使用f p g a 器件时，需对其进行数据配置。配置完成后，f p g a 器件 才可完成设计要求的逻辑功能。当断电时，f p g a 器件中的配置数据自 动丢失。 ( 6 ) 内部时间延迟与器件结构和逻辑连接等有关，因此传输时延不可预测。 现场可编程门阵列( f p g a ，f i e l dp r o g r a m m a b l eg a t ea r r a y ) 的出现是超大规 模集成电路( v l s i ) 技术和计算机辅助设计( c a d ) 技术发展的结果。f p g a 器件 集成度高、体积小，具有通过用户编程实现专门应用的功能。它允许电路设计者 利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期 的效果。 f p g a 设计与a s i c 设计的输入相同，比如电路图或高级设计描述语言，然 第二章f p g a 特性简舟 后通过自动综合、规划、路由功能，使设计者的原始电路图变成f p g a 专有的结 构。 f p g a 与a s i c 最大的不同在于f p g a 设计中没有用户专门的定制生产过程， 而是通过以二进制比特流形式下载用户定义的结构来实现定制，因而灵活性大 设计的任何阶段修改电路都比较容易。 f p g a 用于d s p 的主要优点： 设计周期短，可并行运算，快速，高效； + 可重新编程，如果要升级系统，不需要替换f p g a ，只需对它重新编程： * a s i c 要求昂贵的n r e ( 不可返回工程费) ，而f p g a 不需要。 鉴于f p g a 上述的优点，应用于d s p 系统中，乘法、加法、累加、比较等函 数利用硬件并行性大大提高了d s p 系统的处理能力，f p g a 的灵活性很好的满足 了实时视频、图象处理、无线系统和高性能数字音频的特定要求。 2 2f p g a 的开发 p l d 开发系统一般包括软件和硬件两部分。开发软件是完成设计输入、设计 仿真，并最终形成编程器所能接受的数据格式文件及有关的设计文件开发硬件 是各种高密度p l d 编程器，它可将编程数据写入高密度p l d 。 2 2 1 软件开发系统： 软件开发系统主要包括元器件库、设计输入、设计处理、设计仿真、器件编 程和设计管理软件等。 高密度p l d 软件开发系统设计输入十分灵活，它们一般支持逻辑方程( 布尔 方程) 、真值表、状态机、逻辑电路图、硬件描述语言、宏单元库等设计输入方法， 有的还支持状态转移图和时域波形等逻辑输入方法。 硬件描述语言( h d i - h 蹦i w 盯ed e s c r i p t i o nl a n g u a g e ) 是一种专门用于可编 程逻辑器件设计的高级模块化语言。硬件描述语言发展至今已有二十多年的历史， 并成功用于设计的各个阶段：仿真、验证、综合等。到8 0 年代，已出现了上百种 硬件语言。进入8 0 年代后期，硬件描述语言向着标准化的方向发展，最终，v h d l 和v e r i l o gh d l 语言适应了这种趋势的要求，先后成为i e e e 标准。 v e r i l o gh d l 是硬件描述语言的一种，用于数字电子系统设计。设计者可用它 进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析和 基于f p g a 的实时视频d s p 平台 逻辑综合。它是目前应用最广泛的一种硬件描述语言。 v e r i l o gh d l 是在19 8 3 年，由g d a ( d a t e w a yd e s i g na u t o m a t i o n ) 公司的p h i l m o o r b y 首创的。p h i lm o o r b y 后来成为v e r i l o g - x l 的主要设计者和c a n d e n c e 公司 ( c a n d e n c ed e s i g ns y a t e m ) 的第一个合伙人。在1 9 8 4 - - 1 9 8 5 年问，m o o r b y 设计 出了第个关于v e r i l o g x l 的仿真器，1 9 8 6 年他又提出了用于快速门级仿真的 x l 算法。随着v e r i l o g x l 算法的成功，v e r i l o gh d l 语言得到迅速的发展。 v h d l 也是一种用于逻辑设计的硬件描述语言，是由美国军方组织开发的， 其英文全名为v h s i ch a r d w a r ed e s c r i p t i o nl a n g u a g e ，而v h s i c 则是v e r yh i g h s p e e di n t e g r a t e dc i r c u i t 的缩写词，意为甚高速集成电路，故v h d l 准确的中文译 名为甚高速集成电路的逻辑描述语言。 v e r i l o gh d l 和v h d l 作为硬件电路设计的语言，其共同的特点在于：能形 式化地抽象表示电路的结构和行为；支持逻辑设计中层次与领域的描述；可借助 高级语言的精巧结构来简化电路的描述；具有电路仿真与验证机制以保证设计的 正确性；支持电路描述由高层到底层的综合转换；硬件描述与工艺无关( 有关工 艺参数可通过语言提供的属性包括进去) ；便于文档管理；易于理解和设计重用。 v e r i l o gh d l 在系统级抽象方面比v h d l 略差些，而在门级开关电路描述方 面比v h d l 强得多。 v e r i l o gh d l 较为适合系统级( s y s t e m ) 、算法 ( a l g o r i t h e m ) 、寄存器级( r t l ) 、 门级( g a t e ) 、开关级( s w i t c h ) 设计；而对于特大型( 几百万门级以上) 的系统 级设计，v h d l 则更为合适。 v e r i l o gh d l 采用自顶向下( t o p 。d o w n ) 的设计理念，从系统级开始，把 系统划分为基本单元，然后再把每个基本单元划分为下一层次的基本单元，一直 这样下去，直到可以直接用e d a 元件库中的元件来实现为止。 图2 1t o p d o w n 设计思想 第二章f p g a 特性简介 h d l 设计流程如下图2 2 所示： 2 2 2 硬件开发系统 图2 2h d l 设计流程 高密度可编程逻辑器件开发硬件一般是由p c 机逻辑编程卡、适配器和编程 电缆组成。它们的作用是接收p l d 开发软件生成的逻辑编程数据文件，并产生编 程所需的控制信号，通过连到计算机并行接口的编程电缆，完成对高密度可编程 逻辑器件的编程。 利用f p g a 进行数字系统设计，经过用户设计输入和开发软件编译后，要将 编程数据写入f p g a 内部的编程数据存储器( s r a m ) ，称为装载。装载过程是在 f p g a 内的控制电路操作下自动进行。装载的操作有不同的工作模式，主要有主 动、从动模式和数据并行输入、串行输入模式之分。 2 3p r o a s i c 旦盟f l a s hf a m i l yf p g a s 介绍 a c t e lp r o a s i cp l 堕sf l a s hf a m i l yf p g a s 是a c t e l 第二代采用f l a s h 工艺的 9 摧于f p g a 的实时视频d s p 平台 f p g a 。该系列f p g a 器件通过采用非易失f l a s h 技术集成了a s l c 和可编程器件 的优点，从而可以运用现存的a s i co rf p o a 设计流程和设计工具实现高密度系 统。该系列提供高达l 百万个系统门高达1 9 8 k b i t s 的双口s r a m ，最多7 1 2 个 i o ，并支持5 0 m h z 的p c i 总线特性。由于采用f l a s h 技术，允许所有功能在上 电时被激活，不需要外部启动p r o m 来对器件编程，从而提供一种安全机制来阻 i l 接触到编程信息，实现力密特性。同时，浚器件通过在系统编程支持进一步的 i 殳计标准和升级，减轻了大量a s i c 移植的复杂性，从而为诸如网络、通信、计 算机和电子设备市场等应用场合提供一种高效的解决方案。 该系列器件通过先进的基于f l a s h 的0 2 2pml v c m o s 处理过程来实现非 易失和再编程特性，该l v c m o 具有四层金属。 浚系列器件可以提供可与门阵列比拟的粒度，其核由大量的t i l e s 构成。通过 恰当的f l a s h 开关编程，每一个t i l e s 能实现边沿触发、电平触发或3 输入l 输出 逻辑功能。由于精细的粒度、灵活的路由资源和丰富的f l a s h 开关，对于高密度 设计，可以实现1 0 0 的利用率和超过9 5 的布线能力。t i l e s 和大的功能函数通 过一个4 级路出层相互连接。 用户可对有f i f o r a m 控制逻辑的内置双口s r a m 定义深度和宽度、选择 同步或异步运算、奇偶产生或校验。 与s r a mf p g a s 不同，p r o a s i c 里l 型s f l a s hf a m i l yf p g a s 采用一种上电 即被激活的i s pf l a s h 开关作为编程的基本元件。在这个开关电路中，两个晶体 管共享一个浮动门，该浮动门存储着编程信息。一个是感应晶体管，只用来写入 和验证浮动门电压：另一个是开关晶体管，可以用来连接分离路由网络或用来 构造逻辑，也可以用来擦除浮动门。 图2 3f l a s h 开关 p r o a s i c ! ! ! ! 墨的一大结构优点是全局网络的设置，该全局网络功耗和延时 都非常小。p r o a s i c l ! ：堕提供4 个全局树。陔高性能的全局网络是低歪斜、高 扇出网络，可连到外部p i n 或内部逻辑。这些网络通常用来作为时钟、r e s e t 和其 它要求少量歪斜的高扇出网络。 p r o a s i c 旦l l 猹的设计流程如下图2 4 所示： 第二章f p g a 特性简介 图2 4f p g a 设计沉程 a c t e l sd e s i g n e r 是a c t e l 的一种布线软件，支持p r o a s i c 里l ：! ! s 器件。a c t g e n 是a c t e l sd e s i g n e r 中的一种宏单元库，可被用来根据用户输入自动产生存储单元 ( m e m o r i e s ) ，其中设计者可以选择深度和宽度、是否需要奇偶产生或校验、同 步或异步端口输入输出功能。 a c t e l sd e s i g n e r 的布局布线( p & r ) 功能可在u n i x 工作站和p c 机平台上 进行。d e s i g n e r 软件接受v e r i l o g 、v h d l 和e d i f 格式的标准网表，在选定的器 件上执行布局布线，提供布线后延时信息用来反标注仿真和静态时序分析。 设计完成后，以s t p 文件存放的程序比特流被下载到设备编程器来对p r o a s i c l 堕墨编程。p r o a s i c l l 碴支持s i l i c o ns c u l p t o r l i 和f l a s hp r o 编程器，也可在 系统编程。本次没计采用h a s hp r o 编程器。 p r o a s i c 盟= 坠采用边界扫描电路p i n s 作为f p g a 编程器的接口，即t c k 、 t d i 、t d o 、t m s 、r c k 和t r s t 。利用j t a g 方式编程。如图2 5 所示。 在编程的过程中，除了j t a g 编程接口外，所有的y o 口都被置为三态并上 拉到。，。这样就把这一部分隔离起来，阻止信号飘浮。编程过程的中断会导致 部分编程器件不可预见的行为。，另外，开关电路不正确的编程可能导致大电流流 过电路，对器件造成永久性损害。 两个电源，和，正常工作。对c o r e 供电，d p 对i ，0 p a d 供电。 基于f p g a 的实时视频d s p 平台 必须为2 5 v ，。可以是2 5 v 或3 3 v 。 除了这两个低电压( 。、n 尸) 外，还需要两个高电压( 、) 。 对、，n 。的外围电路设计要求参考下图2 5 。 v o d p f t o m 丁a p o l a r i z i n g n o t c h v o o f i q nt a r g e t 1on c 3on c 5on c - og n d _ o g n d - - - og n d on c on c _ og n d og n d 2 1on c 2 3 0n c 2 5 0n c v b d p 庐 v 64 怖0 - - 椭 g n do r c k 。p t d io t d oo 一 丁m so r c p 卜 t r s tp v b d9 2 d v k on c 岫o on c v o mo on c v h , o og n d 啪o og n d g n do og n d - r c ko on c t d lo on c t d oo og n 0t m 8o og n or c ko on c t r s to oh c v mo o , co t o p v i e w 一p r o g m r j 叼i n gc a b | ec o n n e c t o r t o dv i e y e o j 汪 m o o l p r o a s i c p i t , n d e v i c e 图2 5p r o a s l c 盟! 堕s 编程电路 j t a g 规范定义了状态机和测试1 ：3 控制器( t a p ) 。t a p 用来控制j t a g 总线 上的通信。当与j t a g 从设备通信时，需要两个t a p 控制器，j t a g 控制器和j t a g 从设备。当通信建立时，这两个控制器需要保持同步。在器件编程时，j t a g 控 制器内置于编程器和编程软件内，j t a g 从设备是f p g a 内的一个硬件状态机。 不同t a p 状态之问的转换山j t a gt m s 信号控制，该t m s 信号由j t a g 时钟 t c k 锁定。由于进行的是串行通信，因此任何丢失的比特将导致错误的状态转换。 篱篙慧附咖 第三章系统总体方案 第三章系统总体方案 其硬件实现方案如下 图3 1 系统硬件实现方案 3 1c c d 复合视频信号简介 在电视复合视频信号中，为了降低电视信号的带宽，采用隔行扫描，一帧图 像分为奇场、偶场两部分。我国使用的标准是场频是5 0 h z ，每帧6 2 5 行，即行 频是6 2 5 2 5 0 = 1 5 6 2 5 h z 。 在图像信号中，图像信号是单极性的，如图3 2 。 图3 2 复合视频图像信号 粘于f p g a 的实时视频d s p5 卜白 复合 见频信口标准中规定，图像信号高电平的7 5 处对应于图像黑色，称为黑 色电平：图像信号低电平1 0 1 2 5 处对应于图像白色，称为白色电平，这种图像 信号称为负极性图像信号。 显象管中电子束的扫描运动是依靠偏转线圈中流过锯齿波电流来实现的，分 为正程和逆程。正程期问电子束从左到右从上到下以均匀速率扫描，传输图像内 容；逆程期间快速回到起点准备下一行的扫描，所以逆程期间不应该在屏幕上留 下痕迹。为此，要在显象管中加入消隐信号，使电子束在逆程期间截止，以消除 逆程回扫线。消隐信号是矩形脉冲串，在行逆程期间加入行消隐脉冲。在场逆程 期间加入场消隐脉冲。消隐信号是和图像信号一起发送，要保证消隐期间能截止 电子束，消隐信号必须是黑色电平。 为了保证信号的同步，加入同步信号。同步信号也是脉冲串，也是在扫描期 削与消隐信号一起发送的，为了区分消隐信号和同步信号，要求同步信号是1 0 0 电平。 把图像信号和消隐信号、同步信号按一定的时间关系叠加在一起，构成同步 信号。 3 2a d 变换芯片s a a 7 1 1 3 性能简介 由于现有的图像处理大部分针对的是数字图像，所以对图像的数字化是图像 处理的第一步。在每个像素位置，图像的亮度被采样和量化，从而得到图像对应 点上表示其亮暗程度的一个整数值。对所有的像素都完成上述的转化后，图像就 表示成一个正数矩阵。每个像素具有两个属性：位置和灰度。位置由扫描线内的 采样点两个坐标确定，它们又称为行和列。表示该像素位置上亮暗程度的整数称 为灰度。如下图3 3 所示。 图3 3 图像数字化 第三章系统总体方案 3 2 1 s a a 7 1 1 3 简介 s a a 7 1 1 3 是p h i l l i p s 公司生产的一款功能较强的视频a d 芯片。它的功能 是将输入的一一路复合视频信号采样作a d 变换，通过8 位数据总线输出变换结果， 同时输出相应的各种同步信号。应用如下图3 4 所示。 图3 4s a a 7 1 1 3 应用图 s a a 7 11 3 的特点主要包括： 1 4 路视频信号输入源( a 1 1 、a 1 2 、a 2 1 、a 2 2 ) ，片内信号源选择，如 4 c v b s 或2x y c 或( 1 y c 和2 c s ) 。通过1 2 c 总线对子 地址0 2 h 进行配置，可以得到想要的片内信号源。本系统采用m o d e 基于f p g a 的实时视频d s p r 台 0 ( c v b s ，a u t o m a t i o ng a i n ) 。 朋嚣 1 2 1 削1 2 脚” c h r o m a l u m a 酬3 5m o d e0 ，c v b s ( a u t o m a t i o ng a i n ) 2 两个9 比特视频信号c m o sa d 变换器( a d l 、a d 2 ) ，通过1 2 c 总线控 制可以在v p o 端口得到数字化的c v b s 或y c 信号。 3 5 0 6 0 赫兹场频自动探测，p a l 、n t s c 自动切换。本系统采用5 0 h z p a l 制视频输入信号。 4 标准i t u6 5 6y u v4 ：2 ：2 格式( 8 b i t ) v p o 数据输出。 5 出1 2 c 控制的两个多功能实时输出端口，从而在v p o 端口可以输出数字 化的c v b s 或y c 信号。 6 所有的标准只需要一个品振( 2 4 5 7 6 h z ) 。 7 受1 2 c 总线控制，通过外部控制器可以实现全读回能力，用来校验是否 写入操作m 确，比特率可达4 0 0 k b i t s s 。 8 低功耗( o 5 w ) ，低电压( 3 3 v ) ，小封装( q f p 4 4 ) 。 对于该芯片，对其内部实现只需做一个大致了解，重点在于1 2 c 总线控制、 输出信号的格式及相关时序问题。 同步信号包括：v s ( 场同步) ，v r e f ( 场消隐) ，h s ( 行同步) ，h r e f ( 行 消隐) ，o d d ( 奇偶场指示) ，v p o 总线数字视频输出。f p g a 利用这些同步信号 来获得a d 变换后的数字图像。v s ( 场同步) 、v r e f ( 场消隐) 、h s ( 行同步) 、 h r e f ( 行消隐) 和o d d ( 奇偶场指示) 信号集成在r t s o i jr t s l 两个端口通过 1 2 c 总线控制s a a 7 1 1 3 内部寄存器可以获得所需信号。由于本次处理时先进行全采 样，所以只需v r e f ( 场消隐) ，h r e f ( 行消隐) 和o d d ( 奇偶场指示) 三个信 号即可。 l l c 用作系统时钟，它的上升沿v p o 总线同步。v r e f 是场消隐信号。采 用v r l n = 0 的工作方式。v r e f 的上升沿指示新的一场的开始，对应第2 4 行( 奇 场) 和3 3 7 行( 偶场) 。o d d 是奇偶场指示信号，高电平指示奇场，低电平指示偶 场。如图3 6 所示。 第三章系统总体方案 6 2 26 2 36 2 4i 淌f1234l 。i6 7 82 22 3 1 l l l | t l ic v b s 1 卜 广 厂1 广 广 门广nnnnn 广下旷_ 广r l r 卜 r f r r 卜 ! 半 厂圹1 1 _ 乙 ju 一_ - l _ r 1r 厂乍半 一n2 i t ”l ：l = “1 1 一l - 一d 9 。，m c f! “ f d 1s t f i e l d 一一 mf lm m3 1 一i m 3 1 63 f ，i3 1 9 3 2 8 3 3 。f3 m i f 、u t c s 卜 广1 厂 广 广 r nnnn 旷 厂 r 厂1 r r 十 r r r r 厂一 _ l 厂 j j 1 _厂z n 一1 f ” _1 - 一 nn n - 1- 6 7 2 1 l l c l ， i ” l - ： ( b ) 2 n d f i e l d 图3 65 0 h z 场信号时序图 h r e f 是行消隐信号，其低电平指示行消隐期。上升沿标志新的一行7 2 0 点 行有效采样的开始，在场消隐期间该信号同样提供。v r e f 是场消隐信号，其低 电平指示场消隐期，消隐期不对数据做任何处理。图3 7 行时序图。 一。“啪弋一一 同步修正 唧_ ：厂 【。，。，。，。、。、，- j 7 2 0 12 呱叫+ 一1 4 4 。2 吡卜 图3 7 行时序图 根据行场时序图对v p o 数据进行采样，可以得到相应的a d 变换信号。 s a a 7 1 1 3 具有1 2 c控制端口，通过 对其内部寄存器进行配簧，_ b u s 1 2 cb u s 可以实现相应的功能输出。其读写过程如图3 8 和3 9 所示。i z c 总线的速度可达 4 0 0 k b i t s s 。 基于f p g a 的实时视频d s p 平台 l 一曲t a m f e r m d jnb y i e + a a k n o w f e d g e )口 图3 81 2 c - b u sw r i t ep r o c e d u r e s s l