（通信与信息系统专业论文）可编程逻辑芯片在光纤通信系统中的应用.pdf

摘要 摘要 e d a 技术是电子设计领域的一场革命，目前正处于高速发展阶段。广泛 使用p l d 器件是提高电子产品性能和竞争能力的主要技术措旌之一，应当大 力普及推广。因此，本文以可编程逻辑器件为载体设计了一个点对点的小型光 纤通信系统。 本文首先确定了光纤通信系统的总体设计方案及主要技术指标，并对可编 程逻辑器件的选型和下载配置进行了说明，建立了片上系统的硬件开发平台。 然后，论述了基于f p g a 的发送子系统和基于c p l d 的接收子系统的设 计和实现方法。以“自顶向下”的设计思路按功能将发送子系统划分为时分复 用信号源、p c m 编译码、线路编码( a m i 、h d b 3 、c m i 、扰码、5 8 6 b ) 和数 字调制( 2 a s k 、2 p s k 、2 f s k 、2 d p s k ) 四个相对独立的模块，接收子系统 划分为线路译码、数字终端( 位同步、帧同步、分接) 及串口通信接收模块。 文中介绍了各模块的软件设计思路，对部分模块提出了基于时序状态机的设计 算法，并给出了各模块在m a x p l u s l i 中进行开发和仿真的结果。 最后，本文给出了系统的整体软件设计原理图和硬件调试结果，并对软件 设计中的问题和硬件调试结果进行了分析。 软件仿真和硬件调试结果表明：通信系统设计正确，性能良好。 关键词：光纤通信；可编程逻辑器件；硬件描绘语言；自顶向下 a b s t r a c t e l e c t r o n i cd e s i g na u t o m a t i o ni sar e v o l u t i o ni nt h ef i e l do fe l e c t r o n i cd e s i g n ， a n di ti si nh i g hd e v e l o p m e n ta tp r e s e n t u s i n gp r o g r a m m a b l el o g i cd e v i c e ( p l d ) e x t e n s i v e l yi so n eo ft h em o s ti m p o r t a n tm e t h o d st oi m p r o v ee l e c t r o n i cp r o d u c t s c a p a b i l i t ya n dc o m p e t i t i v ea b i l i t y ，s op l dd e v i c e ss h o u l db ep o p u l a r i z e d as m a l l o p t i c a lf i b e rc o m m u n i c a t i o ns y s t e mb a s e do np l di sd e s i g n e di nt h i sp a p e r a tf i r s t ，t h e p a p e rc o n f i r m st h ew h o l ed e s i g ns c h e m ea n dm a i nt e c h n i c a l i n d e xo ft h eo p t i c a lf i b e rc o m m u n i c a t i o ns y s t e m i tj n d i c a t e st h ec h o i c eo fp l d t y p e a n dh o wt o c o n f i g u r e t h e r e f o r e ，s y s t e m o n p r o g r a m m a b l ec h i pi s e s t a b l i s h e d s e c o n d l y ，t h ep a p e rd i s c u s s e sh o wt od e s i g na n dr e a l i z et h i ss y s t e m t h e t r a n s m i ts u b s y s t e mi sb a s e do nf i e l dp r o g r a m m a b l eg a t ea r r a y ( f p g a ) a n dt h e r e c e i v i n gs u b s y s t e mi sb a s e do nc o m p l e xp r o g r a m m a b l el o g i cd e v i c e ( c p l d ) a c c o r d i n gt o “t o p - d o w n ”f r a m e ，t h et r a n s m i ts u b s y s t e mi sd i v i d e di n t o4 c o m p a r a t i v e l yi n d e p e n d e n tm o d u l e s ：t i m ed i v i s i o nm u l t i p l e x i n gs i g n a ls o u r c e ， p c me n c o d e ra n dd e c o d e r , c h a n n e lc o d i n g ( a m l ，h d b 3 ，c m i ，d i s t u r b e dc o d e ， 5 8 6 b ) ，d i g i t a lm o d u l a t i o n ( 2 a s k ，2 p s k ，2 f s k ，2 d p s k ) t h er e c e i v i n g s u b s y s t e mi n c l u d e st h ec o r r e s p o n d i n gc h a n n e ld e c o d e ld i g i t a lt e r m i n a l ( b i t s y n c h r o n i z a t i o n ， f r a m e s y n c h r o n i z a t i o n ，t a p p i n g ) ， a n ds e r i a li n t e r f a c e c o m m u n i c a t i o nr e c e i v i n gm o d u l e t h es o f t w a r eo fe v e r ym o d u l ei sd e s i g n e d f o r s o m em o d u l e s ，t h i sp a p e rp r o p o s e st h ea l g o r i t h mb a s e do nt i m i n gs t a t em a c h i n e m o r e o v e ，e v e r ym o d u l ei sp r o g r a m m e da n ds i m u l a t e di nm a x p l u s1 i a tl a s t ，t h ew h o l es y s t e ms o f t w a r e g r a p h i ce d i t o r f i l e sa n dh a r d w a r e d e b u g g i n gr e s u l t sa r es h o w n s o m eq u e s t i o n si nt h es o f t w a r ed e s i g na n dh a r d w a r e d e b u g g i n ga r ea n a l y z e d t h er e s u l t so fs o f t w a r es i m u l a t i o na n dh a r d w a r ed e b u g g i n gi n d i c a t e ：t h e c o m m u n i c a t i o ns y s t e mi sd e s i g n e dc o r r e c t l ya n dt h ep e r f o r m a n c ei se x c e l l e n t k e yw o r d s ：o p t i c a lf i b e rc o m m u n i c a t j o n ：p r o g r a m m a b l el o g i cd e v i c e ； h a r d w a r ed e s c r i p t i o nl a n g u a g e ；t o p d o w n i l 郑重声明 本人的学位论文是在导师指导下独立撰写并完成的，学位论文没 有剽窃、抄袭等违反学术道德、学术规范的侵权行为，否则本人愿意 承担由此产生的一切法律责任和法律后果，特此郑重声明。 学位论文作者( 签名) ：谩亚飞 卅 年 月2 - 6 日 第1 章引言 第1 章引言 1 1e d a 技术基础 现代电子设计技术的核心是e d a ( e l e c t r o n i cd e s i g n a u t o m a t i o n ) 技术。 e d a 技术依赖功能强大的计算机，在e d a 工具软件平台上，对以硬件描绘语 言为系统逻辑描绘手段完成的设计文件，自动完成逻辑编译、逻辑化简、逻辑 分割、逻辑综合、结构综合( 布局布线) ，以及逻辑优化和仿真测试，直至实 现既定的电子线路系统功能【”。e d a 技术使得设计者仅利用软件方式、即利 用硬件描绘语言和e d a 软件便可完成对系统硬件功能的实现。下面介绍与 e d a 有关的几个概念： 1 “自顶向下”的设计思想 传统电予设计的基本思路是选择标准集成电路“自底向上”( b o t t o m u p ) 构造出一个新的系统，这样的设计方法就如同一砖一瓦建造金字塔，不仅效率 低、成本高，而且容易出错。 高层次设计给我们提供了一种“自顶向下”( t o p d o w n ) 的全新设计方法， 这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设 计。在方框图一级进行仿真、纠错，并利用硬件描绘语言对高层次的系统行为 进行描绘，在系统一级进行验证。然后用综合优化工具生成具体门电路网表， 其对应的物理级实现可以是印刷电路板或专用集成电路l2 1 。由于设计的主要仿 真和调试过程是在高层次上完成的，这一方面有利于早期发现结构设计上的错 误，避免设计工作的浪费，同时也减少了逻辑功能仿真的工作量，提高了设计 的一次成功率。 目前，e d a 技术的发展使得设计师们有可能实现真正的自顶向下的设计。 “t o p d o w n ”的设计思想如图1 - 1 所示。 第1 章引言 图1 - 1 “t o p d o w n ”的设计思想 2 a s i c 设计 现代电子产品的复杂度日益加深，一个电子系统可能由数万个中小规模集 成电路构成，这就带来了体积大、功耗大、可靠性差的问题。解决这一问题的 有效方法就是采用a s i c ( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t s ) 芯片进行设 计。a s i c 按照设计方法的不同可分为：全定制a s i c ，半定制a s i c ，可编程 a s i c ( 也称为可编程逻辑器件) 。 设计全定制a s i c 芯片时，设计师要定义芯片上所有晶体管的几何图形和 工艺规则，最后将设计结果交由i c 厂家掩膜制造完成。优点是：芯片可以获 得最优的性能，即面积利用率高、速度快、功耗低。缺点是：开发周期长，费 用高，只适合大批量产品开发【3 ，4 1 。 半定制a s i c 芯片的版图设计方法有所不同，分为门阵列设计法和标准单 元设计法，这两种方法都是约束性的设计，其主要目的是简化设计，以牺牲芯 片性能为代价来缩短开发时间。 可编程逻辑芯片与上述掩膜a s i c 的不同之处在于：设计人员完成版图设 计后，在实验室内就可以烧制出自己的芯片，无须i c 厂家的参与，大大缩短 了开发周期。 上述a s i c 芯片，尤其是可编程逻辑芯片，已成为现代高层次电子设计方 法的实现载体。 3 硬件描述语言 所谓硬件描述语言( h d l ) ，就是可以描绘硬件电路的功能、信号连接关 系及定时关系的语言。它用软件编程的方式来描述电子系统的逻辑功能、电路 第1 章引言 结构和连接形式，与传统的门级描述方式相比，更适合大规模系统的设计。 硬件描述语言有多种类型，在众多的硬件描述语言中，最具有代表性的、 且应用比较广泛的是美国国防部开发的v h d l 语言和v e r i l o g 公司开发的 v e r i l o g h d l 语言。 v h d l 作为电子设计主流硬件的描绘语言，其英文全名是v h s i c ( v e r y h i g hs p e e di n t e g r a t e dc i r c u j t ) h a r d w a r ed e s c r i p t i o nl a n g u a g e ，于1 9 8 3 年由美 国国防部发起创建，由i e e e ( t h ei n s t i t u t eo fe l e c t r o n i c sa n de l e c t r o n i c s e n g i n e e r s ) 进一步发展并在1 9 8 7 年作为“i e e e 标准1 0 7 6 ”发布。从此，v h d l 成为硬件描绘语言的业界标准之一【2 1 。 v h d l 是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和 逻辑门级多个设计层次，支持结构、数据流、行为三种描述形式的混合描述。 因此v h d l 几乎覆盖了以往各种硬件描绘语言的功能，整个自顶向下或自底 向上的电路设计过程都可以用v h d l 完成。 4 系统框架结构 e d a 系统框架结构( f r a m e w o r k ) 是一套配置和使用e d a 软件包的规范， 目前主要的e d a 系统都建立了框架结构，如c a d e n c e 公司的d e s i g n f r a m e w o r k ，m e n t o r 公司的f a l c o nf r a m e w o r k ，而且这些框架结构都遵守国际 c f i 组织( c a df r a m e w o r ki n i t i a t i v e ) 制定的统一技术标准。f r a m e w o r k 能将 来自不同e d a 厂商的工具软件进行优化组合，集成在一个易于管理的统一的 环境之下i5 1 ，而且还支持任务之间、设计师之间以及整个产品开发过程中信息 的传输与共享，是并行工程和t o p d o w n 设计方法的实现基础。 1 2 可编程逻辑器件 可编程逻辑器件p l d ( p r o g r a m m a b l el o g i cd e v i c e ) 是2 0 世纪8 0 年代发展 起来的器件，p l d 是一种由用户根据自己的需求来设计逻辑功能并对此器件 进行编程后实现的。随着微电子技术的发展，系统设计师们更愿意自己设计专 用集成电路( a s i c ) 芯片，并且希望a s i c 的设计周期尽可能短，最好是在实 验室就能设计出台适的a s i c 芯片，并且立即投入实际的应用中去，因而出现 第1 章引言 了现场可编程逻辑器件( f p l d ) ，其中应用最广泛的当属现场可编程门阵列 ( f p g a ) 和复杂可编程逻辑器件( c p l d ) 。 1 2 1p l d 器件发展历程 早期的可编程逻辑器件有可编程只读存储器( p r o m ) 、紫外线可擦除只 读存储器( e p r o m ) 和电可擦除只读存储器( e e p r o m ) 三种。由于结构的 限制，它们只能完成简单的数字逻辑功能。其后，出现了一类结构上稍复杂的 可编程芯片，即可编程逻辑器件( p l d ) ，它能够完成各种数字逻辑功能。典 型的p l d 由一个“与”门和一个“或”门阵列组成，而其中任意一个组合逻 辑都可以用“与一一或”表达式来描述，所以，p l d 能以乘积项的形式完成 大量的组合逻辑功能【6 1 。 早期的产品主要有p a l ( 可编程阵列逻辑) 和g a l ( 通用阵列逻辑) 。p a l 由一个可编程的“与”平面和一个固定的“或”平面构成。在p a l 基础上， 又发展了一种通用阵列逻辑g a l 。这些早期的p l d 器件的一个共同特点是可 以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模 较小的电路。 为了弥补这一缺陷，2 0 世纪8 0 年代中期，a l t e r a 和x i l i n x 分别推出了类 似于p a l 结构的扩展型c p l d ( c o m p l e xp r o g r a m m a b l el o g i cd e v i c e ) 和与标 准门阵列类似的f p g a ( f i e l dp r o g r a m m a b l eg a t ea r r a y ) ，它们都具有体系结 构和逻辑单元灵活、集成度高以及适用范围宽等特点。新一代的f p g a 甚至集 成了中央处理器( c p u ) 或数字信号处理器6 d s f ) 内核，在一片f p g a 上进 行软硬件协同设计，为实现片上可编程系统( s o p c ，s y s t e mo np r o g r a m m a b l e c h i p ) 提供了强大的硬件支持。 1 2 2f p g a 与c p l d 比较 f p g a c p l d 都是由3 大部分组成：输入输出模块、二维逻辑阵列模块( 构 成了p l d 器件的逻辑组成核心) 、连线资源。f p g a 通常包括三类可编程资源： 可编程逻辑功能块、可编程i 0 块和可编程内部互连：c p l d 主要是由可编程 4 第1 章引言 逻辑宏单元( l m c ：l o g i c m a c r o c e l l ) 围绕中心的可编程互连矩阵单元组成1 1 】j 其中l m c 逻辑结构比较复杂，并具有复杂的i o 单元互连。二者内部结构稍 有不同，f p g a 的二维逻辑阵列是基于查找表( l o o k u p t a b l e ) 结构的，而 c p l d 的二维逻辑阵列模块是基于乘积项( p r o d u c t t e r m ) 结构的。f p g a 的 逻辑单元从功能上而言比c p l d 的组合乘积项及宏单元要简单的多，但是它却 可由各种逻辑单元的级联组合来创建很大的函数功能，f p g a 更类似于半定制 的门阵列器件。 通常，f p g a 中寄存器资源比较丰富，适合做同步时序电路较多的设计； c p l d 中组合逻辑资源比较丰富，适合做组合电路较多的设计。在设计实现上， c p l d 的中心任务主要是将逻辑分配到各个逻辑块中并通过可编程内部互连 进行连接；而面向f p g a 的逻辑综合、布局布线工作则主要围绕着根据器件结 构对设计逻辑和信号传输路径进行优化，以便在密度和速度之间取得一个合理 的折中 7 - 9 l 。 1 2 2 可编程逻辑器件开发平台 对于f p g a c p l d 的设计来说，除了要求设计人员有较高的专业知识水平 外，成功与否在很大程度上取决于e d a 开发软件。在提供高性能芯片的同时， a l t e r a 公司也提供了强大而易于使用的软件开发平台m a x p l u s i i 。 m a x p l u s l i 可编程逻辑开发平台提供了一种与结构无关的设计环境，它 使a l t e r a 通用可编程逻辑器件系列的设计者能方便地进行设计输入、快速处理 和器件编程。使用m a x p l u s i i ，设计者无需精通器件内部的复杂结构，只需 运用自己熟悉的输入工具( 如原理图输入或高级行为语言) 进行设计，通过 m a x p l u s i i 把这些设计转换成最终结构所需的格式。由于有关结构的详细知 识已装入开发工具，设计者不需手工优化自己的设计，因此设计速度非常快。 a l t e r a 公司开发平台m a x p l u s i i 具有下列3 个特点”： 全集成化的环境。m a x p l u s l i 开发平台包含有一般可编程逻辑器件开发 所要求的设计输入、编译、验证和最后阶段的编程等功能，这些功能都集成在 w i n d o w s 的图形界面下。该软件简单易学，同时其快速的纠错能力缩短了丌发 第1 章引言 周期。 广泛支持各种硬件描述语言。m a x p l u s i i 开发平台支持多种硬件描绘语 言，包括v h d l 、v e r i l o g h d l 和a l t e r a 公司的a h d l 语言。这个特点使设计 人员能够跟上用硬件描绘语言设计电路的步伐。 开放的接口。m a x p l u s i i 开发平台与其它e d a 工具的接口符合e d i f 2 0 0 和e d i f 3 0 0 的标准，它可以支持诸如s y n o p s y s 、v i e w l o g i c 、m e n t o rg r a p h i c s 、 c a d e n c e 、c a d 等e d a 工具。设计人员可以用各种e d a 工具完成设计输入， 然后调用m a x p l u s i i 开发平台的c o m p i l e r 进行编译，也可以借助其它e d a 工具作器件级和系统级的仿真测试，以达到优化设计的目的。 基于这些特点m a x p l u s 】l 被誉为业界最易学易用的e d a 软件，因此本 次设计选择m a x p l u s i i 作为开发平台。 1 2 3 可编程逻辑器件的开发过程 开发可编程逻辑器件的过程形式上是器件设计( 芯片设计) ，但是由于可 编程逻辑器件的集成度越来越高，一个可编程逻辑器件所实现的电路常常是一 个数字系统。从形式上看对可编程逻辑器件的开发，实质上是系统设计。基于 可编程a s i c 的数字系统设计流程如图1 2 所示，一般可分为设计输入、设计 实现和编程3 个设计步骤。 - 设计输入 图1 2 基于可编稃逻辑器件的数字系统设计流稗 第1 章引言 设计输入是由设计者对器件所实现的数字系统的逻辑功能进行描述。设计 输入最常用的两种输入形式是电路图输入和硬件描述语言输入。 在设计过程中，往往采用层次化方法，分模块、分层次的进行设计描述。 描述系统总功能的为顶层设计，描述系统中较小单元的设计为底层设计。 设计实现 从设计输入文件到熔丝图文件( 对于c p l d ) 或位流文件( 对于f p g a ) 的编译过程称为设计实现，它是数字系统设计的处理环节，由可编程逻辑器件 的开发系统自主完成。 器件编程 器件编程也称为器件下载或器件配置，也就是将实现数字系统的编程数据 放到具体的可编程逻辑器件中去。 设计验证 针对设计输入、设计实现和器件编程，设计校验可分为前仿真、后仿真和 实验验证。其中前二者统称为设计仿真，它是可编程逻辑器件设计的必不可少 的过程，可以通过仿真软件实现。实验验证是将已经编程的器件与它的相关器 件和接口相连，以验证可编程逻辑器件所实现的逻辑功能是否满足整个系统的 要求。 1 3 使用可编程逻辑器件的必要性 用可编程逻辑器件取代传统的标准集成电路、接口电路、专用集成电路已 成为数字技术发展的趋势。在构成数字系统时，这种器件具有下述特点：由于 一片可编程逻辑器件的集成规模可达数千乃至数万个p l d 等效门，可以代替数 十个至数百个分立器件，因此能够大大缩小硬件系统的体积，减轻重量，降低 功耗，还可以提高系统的可靠性，使之易于获得高性能，并具有很强的保密性； 同时也可以降低系统成本，并且可以反复地编程、擦除，使用者在外围电路不 动的情况下用不同软件即可实现不同的功能。设计人员只需在自己的实验室里 就可以通过相关的软硬件环境来完成芯片的最终功能设计，提高了设计和使用 的灵活性。 第1 章引言 e d a 技术是电子设计领域的一场革命，目前正处于高速发展阶段，每年 都有新的e d a 工具面世，我国a s i c 的设计和生产能力还比较薄弱，绝大多 数电子产品的密度和速度又不是太高，批量也比较小。因此，广泛使用p l d 器件是最适合提高我国电子产品的性能和竞争能力的主要技术措施之一，应当 大力普及推广。 1 4 本文内容安排 1 4 1 课题引入和简介 本课题来源于河南省教育厅项目“波分复用系统中偏振模色散的研究”， 希望利用高性能的硬件设备，进行光纤通信中偏振模色散的研究及测量，同时 也可用于实验室建设以及学科建设。另外，本课题设计的主电路基于 f p g a c p l d 的光纤通信实验平台，可配合“通信原理”和“光纤通信”类通 信课程理论教学，用来帮助加深理解通信系统组成原理知识，培养动手能力。 本文主要完成的工作有： 1 设计用于光纤通信系统的专用芯片，能够完成通信系统基本数字电路 功能，包括数字信号源、线路编解码、数字信号的调制，以及数字终端( 位同 步、帧同步、分接) 、串口通信等功能。 2 完整的e 1 传输系统：系统中实现了标准的一次群传输功能模块。 3 可编程芯片配置电路设计：专门设计b y t e b l a s t e r l 0 芯下载电缆接口电 路，可以通过跳线选择用专用器件配置f p g a ，或用p c 机并口电缆直接进行 f p g a 的在系统重新配置，真正做到提高动手能力。 4 系统调试，由p c 机将程序加载到以可编程逻辑器件为核心的硬件平台 上进行调试。 1 4 2 论文结构安排 本文以层次化、模块化为基础安排章节内容，不同章节的内容是既相互联 系又相对独立的“模块”。本文共分为五章： 第1 章引言。介绍了e d a 技术和可编程逻辑器件基础，以及课题的来源 第1 章引言 和主要工作。 第2 章光纤通信系统总体设计。对基于可编程逻辑器件的设计思想作总 体概述，并详细说明可编程逻辑器件的选型及配置下载。 第3 章基于f p g a 的发送子系统设计实现。对发送子系统各模块( 时分 复用信号源、p c m 编译码、线路编码、数字调制) 的工作原理、基于f p g a 的设计及实现思路进行论述，并给出了各模块的仿真结果。 第4 章基于c p l d 的接收子系统设计实现。介绍了光纤通信系统接收端 基于c p l d 实现的五个模块：线路译码、位同步、帧同步、数字分接、计算机 串行通信接收器的设计和具体实现过程。 第5 章系统的下载调试和优化。在前两章设计的基础上总结了整个系统 软件设计，分析了硬件调试结果，并讨论可编程逻辑器件实现过程中的问题及 解决方法。 最后对论文工作的一些总结及展望。 9 第2 章光纤通信系统总体设计 第2 章光纤通信系统总体设计 本文的光纤通信系统以两路p c m 2 d p s k 数字电话系统为基本设计思路，以 基于可编程逻辑器件的数字信号的产生、编码、调制为重点。本章分析了系统 的各个功能模块，对可编程器件的设计及实现电路进行了介绍。 2 1 系统设计思路 本通信系统涵盖了数字频带传输的主要内容及时分复用技术，其设计思路 是如图2 一l 所示的两路p c m 2 d p s k 数字电话系统“。 编码瞄 同 步 船tt 泓 复 p c m 1 吾 接 1 道 编 l 编码尸 码 光光 发 价 接 射 、。 收 a 模模 块块 b 苎堡型堡广_ 厂= = _ 坚码反 a k信道 变换译码 垤舻 。网l 凹t 图2 - 1p c m 2 d p s k 数字电话系统 c 第2 章光纤通信系统总体设计 图中s t a 、s t b 分别为发端的两路模拟语音信号，b s 为时钟信号，s l a 、 s l b 为抽样信号，f 为帧同步码，a k 为绝对码，b k 为相对码。在收端c p 为 位同步信号，f s 为帧同步信号，f 1 、f 2 为两个路同步信号，s r a 、s r b 为两 个p c m 译码器输出的模拟语音信号。 对普通语音信号进行编码而产生的p c m 信号是随机信号，不适于用示波 器观察信号传输过程中的变化，所以采用2 4 比特为一帧的周期信号取代实际 的数字语音信号作为发端的a k 信号，该周期信号由两路数据( 每路8 比特) 和7 比特帧同步码以及一未定义比特复接而成。在收端对两路数据进行分接， 形成两路并行码。发端的2 4 比特信号可以根据需要任意设置。 由两路实际的语音信号( 或两路正弦信号) 形成的p c m 时分复用信号则 不再经过调制解调，经过光纤信道传送后直接送给p c m 译码器t p 3 0 5 7 ，可以 观察到p c m 语音( 或者正弦信号) 波形，量化噪声，过载噪声【1 1 l ，从而理解 p c m 编译码原理及e 1 传输系统。 不同的信道编码系统中偏振模色散的影响也不同| 1 2 】，因此基带传输中的重 要码型n r z 码、r z 码、h d b 3 码及a m i 码，和光传输中常用的扰码二进制、 c m i 码、5 8 6 b 码，都是本系统重点考虑的内容。 2 2 设计方案概述 本系统分为三个大模块：信号发送模块，信号传输模块，信号接收模块。 信号发送模块产生2 4 比特为一帧的时分复用数字信号源，对数字信号进 行信道编码和数字调制，还包括一个对模拟信号进行p c m 编译码产生的e 1 系统，采用一片f p g a 集成其主要数字电路。 信号传输模块中光发送采用p h l c 1 3 1 0 n m f p 同轴激光二极管，主要完成 电光信号的转换，既可传输模拟信号( 包括视频及音频信号) ，又可传输数字 信号，同时具有无光告警及光器件寿命告警指示输出。它主要由模拟调制模块 ( 包括光电流检测模块) 和数字调制模块( 包括自动功率控制电路( a p c ) 、无 光检测电路、光器件寿命检测电路等1 组成。模块中所有电气参数都可调节( 如： 光发射电流、激光器寿命检测灵敏度、输入模拟信号衰减、p d 增益调节、a p c 第2 章光纤通信系统总体设计 人工偏流调节) 。光接收模块中激光检测采用p h p c i s 0 1 p f c ，是p h o t r o n 公司的高性能激光检测器件，频带为d c 到1 g h z ，主要完成光电信号的转换、 小信号的检测与信号的恢复放大等功能。它主要有光检测电路、滤波电路、第 一放大电路、第二放大电路、判决电平调节电路、整形电路等组成。电路中的 主要电气参数都可调节，如：增益调节，判决电平调节，模拟信号的垂直偏置 调节等f 1 1 , 1 2 】。 信号接收模块用一片c p l d 完成信道译码，提取位同步信号、帧同步信号， 及在位同步和帧同步信号控制下将两路数字信息从时分复用n r z 信号中分接 出来。另外接收模块还包括一个r s 2 3 2 通信模块，c p l d 承担了异步串行通信 接收器的作用。 2 3 系统功能模块划分 本系统由下面1 1 个功能模块构成 1 数字信源单元 该单元产生1 2 8 k b 的单极性不归零码( n r z 码) 及占空比为1 ：1 的归 零码( r z 码) ，数字信号帧长为2 4 b i t ，其中包含两路数字信息，每路8 b i t ， 另外8 b i t 中的7 b i t 为集中插入帧同步码，l b i t 无定义。 2 线路编码单元 该单元对数字信源产生的n r z 码进行线路编码。可以用示波器观察到经 过编码后形成的常用电线路码( h d b 3 ，a m i ) ，光线路码( c m i ，扰码，5 8 6 b ) 。 3 线路译码单元 接收端该单元完成与发送端线路编码相对应的线路译码。 4 数字调制单元 该单元将数字信源的n r z 码用1 2 8 k h z 的载波进行调制，产生2 a s k ， 2 p s k ，2 d p s k 信号，将n r z 码用1 2 8 k h z 及2 5 6 k h z 的正弦载波进行调制， 产生2 f s k 信号。 5 位同步单元 该单元用全数字锁相环从接收的1 2 8 k b 的n r z 信号中提取位同步信号。 第2 章光纤通信系统总体设计 6 帧同步单元 该单元可从接收的n r z 信号中提取帧同步信号。 7 数字终端单元 该单元输入n r z 信号、位同步信号、帧同步信号，在位同步及帧同步信 号控制下将两路数字信息从时分复用n r z 信号中分接出来。 8 p c m 编译码单元 本单元采用t p 3 0 5 7 芯片完成两路模拟音频信号的p c m 编码和译码。时 分复用p c m 信号码速率为2 0 4 8 m b ，帧结构类似于p c m 基群信号，但只传 输两路数字音频信号，其中一路信号放在第2 个时隙，另一路可放在第1 、3 、 5 、7 任何一个时隙内，第0 个时隙中有7 位帧同步码，其余2 9 个时隙为全0 码。 9 r s 2 3 2 通信单元 本单元配有一个r s 2 3 2 接口及r s 2 3 2 电平转换电路，实验装置通过一根 r s 2 3 2 电缆与计算机相连，在实验装置的信号端口是r x d 和t x d ，可以完成 p c 机的自发自收通信实验，也可以将p c 机键盘输入的代码在实验装置的接 收端数码管显示出来。 1 0 光发送单元 p h l c 1 3 1 0 n m f p 同轴激光二极管，主要完成模拟或数字信号的电光转换。 1 1 光接收单元 主要完成光电信号的转换，小信号的检测与信号的恢复放大等功能。 2 4 可编程逻辑器件设计 2 4 1 可编程逻辑器件选型 在本文设计中，将通信系统的信号发送端和信号接收端分开。相比之下， 基于电可擦除编程工艺的c p l d 的优点是编程后信息不会因掉电而丢失，但编 程次数有限，编程的速度不快。对于s r a m 型f p g a 来说，配置次数为无限， 在加电时可随时更改逻辑，但掉电后芯片中的信息丢失，每次上电必须重新载 第2 章光纤通信系统总体设计 入信息【引。为了体现系统的可重开发功能，考虑使用f p g a 芯片。信号发送端 可编程逻辑芯片实现数字信号源、线路编码、数字调制和p c m 时序控制器四 大功能。在m a x p l u si i 上编译仿真后可看到实现这些功能需要6 2 个i o 口， 5 2 6 个逻辑单元，综合考虑性价比【1 3 】，选择a c e x 系列芯片e p i k 3 0 t c l 4 4 ， 配置器件采用a l l e r a 公司专用配置器件e p c i ，它是1 m 的串行p r o m 。 接收端的可编程逻辑芯片主要完成线路译码、线路终端( 位同步、帧同步、 分接) 及异步串行通信接收器的功能，在m a x p l u s i i 上编译仿真后可看到需 要4 6 个i o 口，1 4 6 个逻辑单元。考虑到接收端需要逻辑单元较少，功能相 对简单，采用f p g a 实现需要配置器件，而且其下载信息的保密性不如c p l d ， 所以在接收端直接采用c p l d 芯片，选择m a x 7 0 0 0 系列芯片e p m 7 1 6 0 s 。 a l t e r a 公司a c e x1 k 器件是f l e x l 0 k 的高速度、低电压、低功耗、低 价格版本，其结构与f l e x l 0 k e 类似。a c e x1 k 器件特性如下表2 - 1 所示l h l ： 表2 - 1a c e x1 k 器件特性 特性 e p l k l 0e p l k 3 0e p l k 5 0e p l k l 0 0 典型门数 1 0 0 0 03 0 0 0 0 5 0 0 0 0 01 0 0 0 0 0 0 最大可用门数 5 6 0 0 01 1 9 0 0 01 9 9 0 0 02 5 7 0 0 0 逻辑单元l c s 5 7 61 7 2 82 8 8 04 9 9 2 e a b s3 61 01 2 总的r a m 位 1 2 2 8 8 2 4 5 7 64 0 9 6 04 9 1 5 2 最大用户i 0 数目 1 3 61 7 l 2 4 9 - 3 3 3 a c e x1 k 系列的系统速度最高可达2 0 0 m h z ，同时它的功耗极低、每个 功能的价格也是最低的。由于a c e x1 k 具有高密度和易于在设计中实现复杂 宏函数与存贮器等优点，因此可以把一个子系统集成在单一芯片上，而每个 a c e x1 k 器件都包含嵌入式阵列，它为设计者提供了有效的嵌入式门阵列和 灵活的可编程逻辑。另外，a c e x1 k 器件能够通过外部配置e p r o m 或集成 控制器在电路中进行配置。该器件所使用的核心工作电压是2 5 v ，同时也提 供多电压( m u l t i v o l t ) i o 接口操作，它允许器件桥架在以不同电压工作的系 1 4 第2 章光纤通信系统总体设计 统中。本设计所使用的器件型号是e p l k 3 0 t c l 4 4 3 。 m a x 7 0 0 0 系列器件是a l t e r a 销量最大的产品，已生产5 0 0 0 万片，从3 2 到1 0 2 4 宏单元，是5 v 3 3 v e e p o m 工艺p l d 。m a x 7 0 0 0 系列c p l d 是电可 擦写编程器件，具有i s p 在系统编程的能力，支持j t a g 边界扫描测试1 1 4 】。由 于本实验系统接收端外围芯片大部分要求+ 5 v 供电，基于兼容性考虑， e p m 7 1 6 0 s 是比较适合本课题的可编程逻辑芯片。本次设计中所使用的器件型 号是e p m 7 1 6 0 s l c 8 4 6 ，它包含1 6 0 个宏单元，最大用户i 0 为1 0 4 ，工作电 压为+ 5 v 。 2 4 2f p g a 电路的设计 f p g a 电路板是本系统的核心，板上有一片f p g a 可编程逻辑器件，可以 通过配置电路将用户的设计下载到该f p g a 器件中。本系统在电路板上设计了 5 v 、3 3 v 、2 5 v 电源输入插口、晶体振荡电路、j t a g 标准接口、下载电路【1 5 , 1 6 。 为了给f p g a 提供外部时钟信号，在电路板上设计了晶体振荡电路，可以 给e p l k 3 0 芯片提供时钟输入。本系统发送端实际上包含两个晶振电路，分别 可以提供4 0 9 6 m h z 和3 2 7 6 8 m h z 的方波，与e p i k 3 0 芯片的引脚( 管脚2 9 ， 3 0 ) 相连。可以通过在e p i k 3 0 中设计分频电路来提供进行电路设计时需要的 不同频率时钟。 e p i k 3 0 t c l 4 4 3 需要两种电源，即内核电源( 2 。5 v ) 和1 1 0 电源( 3 3 v ) f 1 3 】，其中，2 5 v 主要为该器件的内部逻辑提供电压，包括c p u 和其它所有的 外设逻辑s 与3 3 v 供电相比，2 5 v 供电可以降低功耗；外部接口引脚采用3 3 v 电压，这样可以兼容+ 5 v 信号d 7 1 。 电源电路设计中，可以从开关电源直接得到+ 5 v 直流电压，然后采用低 压差稳压芯片l m 3 3 6 2 5 得到2 5 v 的直流稳压，采用3 3 v 稳压芯片r f 3 3 1 7 得到3 3 v 的直流稳压。 a l t e r a 公司f p g a 器件的配置方式主要分成两大类：主动配置方式和被动 配置方式。主动配置方式由f p g a 器件引导配置操作过程，它控制着外部存储 器和初始化过程；而被动配置方式由外部计算机或控制器控制配置过程。根掘 第2 章光纤通信系统总体设计 数据线的多少又将f p g a 配置方式分为并行配置和串行配置两类。经过不同组 合就得到六种配置方式：主动串行配置( a s ) 、被动串行( p s ) 、被动并行 同步( p p a ) 、被动并行异步( p p s ) 、被动串行异步( p s a ) 、j t a g 模式。 e p i k 3 0 在运行期间，将加载数据存储到静态存储器( s r a m ) 单元中， 因为s r a m 是易失性的，所以每次上电时，s r a m 单元必须重新装入加载数 据。当e p l k 3 0 加载好后，其寄存器和i 0 引脚都必须初始化，然后设备才进 入系统动作的用户模式。考虑到上述特点，e p i k 3 0 采用e p c i p s 两种加载方 式加载数据，如果选择专用器件e p c i ，则每次只要上电，e p c i 就自动将数 据加载到e p l k 3 0 ；如果选择p s 加载方式，则利用p c 机通过下载电缆进行在 线配置。图2 2 为e p c i p s 加载方式的电路图，跳线开关s 1 ，s 2 接通，s o 左边接通时为p s 方式；s 1 ，s 2 断开，s o 接向右边为e p c i 加载。将原系统 程序放入专用配置器件e p c i 内，操作者通过跳线可以选择用e p c i 配置 f p g a ，实现通信系统的功能，也可以选择使用p c 并行口在系统重配置f p g a ， 进行二次开发。 图2 - 2e p i k 3 0 加载方式电路图 a l t e r a 的b y t e b l a t e r ( m v ) 并行下载电缆，连接p c 机的并行打印1 3 和需 要编程的器件，并与m a x p l u s i l 配合可以对a l t e r a 公司的多种c p l d 、f p g a 进行配置或编程。b y t e b l a s t e r ( m v ) 下载电缆与a l t e r a 器件的接口一般是1 0 芯 的接口，1 0 芯连接信号如表2 2 所示。 b y t e b l a s t e r 下载电缆包括与p c 机并口连接的