（通信与信息系统专业论文）基于adspts203的成像声纳信号处理平台设计与实现.pdf

哈尔滨工程大学硕士学位论文 摘要 在对诸如海底沉船、海底输油管、堤坝等水下物体表面的探测中，光 学成像对水文状况有很高的要求，其作用距离受到很大的限制。成像声纳 则相对限制较少，可以在黑暗或者混浊水中得到清晰的图像，因而在水下 成像技术的发展中占有重要地位。随着技术的发展，成像声纳向着高精度、 实时成像的方向发展，而这就要求成像声纳的信号处理平台具有运算速度 快、数据吞吐量高的特点。 本论文正是以声成像为应用背景，研制一款适用于成像声纳的信号处 理平台。本平台选择采用一片高性能d s p 器件a d s p t s 2 0 3 为计算核心和 一片f p g a 为控制核心的架构，以h o t l i n k 高速串行传输和c p c i 高速并 行传输为数据进出本平台的通道，保证了信号处理平台的运算能力和传输 能力满足成像声纳的要求。 在高速硬件设计中，对常见的三大类噪声进行了仿真与分析并提出了 相应的抑制方法，优化了信号处理平台的硬件设计，有效解决了平台的信 号完整性问题，提高了平台的稳定性。 设计完成了包括d s p 总线通信接口、d s p 链路口通信接口、h o t l i n k 通信接口和p c i 9 6 5 6 通信接口在内的接口控制逻辑，并对接口性能做了测 试，各个接口基本可以满足性能要求。 本信号处理处理平台的实现既可以满足该项目的工程要求，又可以作 为成像声纳数据处理算法的验证平台。 关键词：成像声纳；信号处理平台；高速电路设计：a d s p t s 2 0 3 哈尔滨工程大学硕士学位论文 a b s t r a c t t h ec o v e r a g eo fo p t i c a li m a g i n gd e v i c e si sl i m i t e db yb a dh y d r o l o g i c a l c o n d i t i o nw h e nu s i n gt h ed e v i c e st od e t e c tt h es u r f a c eo fu n d e r w a t e ro b j e c ts u c h 私w r e c k ，p i p e l a y i n g ，d y k e sa n dd a m s c o r r e s p o n d i n g l y , t h ei m a g i n gs o n a rh a s l e s sr e s t r i c t i o na n dg e t sc l e a ri m a g e se v e ni nt h ed a r ko rt u r b i dw a t e r s ot h e a c o u s t i ci m a g i n gt e c h n i q u ep l a y sa ni m p o r t a n tr o l ei nt h ed e v e l o p m e n to ft h e u n d e r w a t e ri m a g i n gd e v i c e s w i t ht h ed e v e l o p m e n to ft h et e c h n o l o g y , i m a g i n g s o n a ri sm o r ep r e c i s e l ya n dw o r k si n r e a lt i m e ，t h u si t s s i g n a lp r o c e s s i n g p l a t f o r mm u s tc a l c u l a t eq u i c k l ya n dh a v eb r o a dd a t at r a n s f e rb a n d w i d t h t h i sd i s s e r t a t i o np u t sf o r w a r dan e wp l a t f o r mw h i c hi ss u i t a b l ef o rs i g n a l p r o c e s s i n gi ni m a g i n gs o n a r t h ep l a t f o r mh a so n eu l t r a h i g hp e r f o r m a n c e p r o c e s s o ra d s p t s 2 0 3 部t h e c a l c u l a t ek e r n e la n do n ef p g a 笛t h e l o g i cc e n t r e d a t ai m p o r tf r o mt h eh o t l i n k - - al ( i 1 1 do fi l i g h s p e e ds e r i a lt r a n s m i s s i o n , a n d e x p o r tt ot h ec p c ib u s ak i n do fh i g h - s p e e dp a r a l l e lb u s t h i sa r c h i t e c t u r el e t s p l a t f o r mh a v eh i g hp e r f o r m a n c eb o t hi nc a l c u l a t ea n dd a t at r a n s f e r t h em o s tt h r e ef a m i l i a rn o i s eo ft h eh i g h s p e e dc i r c u i th a v eb e e na n a l y z e d a n de m u l a t e dt oo p t i m i z et h ep l a t f o r mw h e nd e s i g n i n gp c b t h e s ew o r k ss o l v e t h es i ( s i g n a li n t e g r i t y ) p r o b l e ma n dm a k et h ep l a t f o r mb em o r er o b u s t d e s i g n e da n dc o m p i l e dt h er o u t i n eo ft h ei n t e r f a c el o g i cc o n t r o li nf p g a t h ef p g ah a sf o u ri n t e r f a c e sw h i c hc o n n e c t e dt od s pb u s ，d s pl i n kp o r t ， h o t l i n k ，a n dp c i9 6 5 6 e a c hi n t e r f a c ew a sv e r i f i e da n dp e r f o r m sw e l l t h i ss i g n a lp r o c e s s i n gp l a t f o r mn o to n l ys a t i s f i e st h ep r o j e c tn e e d s ，b u ta l s o c a nb eu s e dt ov a l i d a t ei m a g i n gs o n a rd a t ap r o c e s s i n ga l g o r i t h m s k e yw o r d s ：i m a g i n gs o n a r ；s i g n a lp r o c e s s i n gp l a t f o r m ；h i g h s p e e dc i r c u i t d e s i g n ；a d s p t s 2 0 3 哈尔滨工程大学 学位论文原创性声明 本人郑重声明：本论文的所有工作，是在导师的指导下， 由作者本人独立完成的。有关观点、方法、数据和文献的引用 已在文中指出，并与参考文献相对应。除文中已注明引用的内 容外，本论文不包含任何其他个人或集体已经公开发表的作品 成果。对本文的研究做出重要贡献的个人和集体，均已在文中 以明确方式标明。本人完全意识到本声明的法律结果由本人承 担。 。擘 作者( 签字) ：曼脚馥i 日期： 加秒勺年弓月7 日 哈尔滨工程大学 学位论文授权使用声明 本人完全了解学校保护知识产权的有关规定，即研究生在校 攻读学位期间论文工作的知识产权属于哈尔滨工程大学。哈尔滨 工程大学有权保留并向国家有关部门或机构送交论文的复印件。 本人允许哈尔滨工程大学将论文的部分或全部内容编入有关数据 库进行检索，可采用影印、缩印或扫描等复制手段保存和汇编本 学位论文，可以公布论文的全部内容。同时本人保证毕业后结合 学位论文研究课题再撰写的论文一律注明作者第一署名单位为哈 尔滨工程大学。涉密学位论文待解密后适用本声明。 本论文( 曰在授予学位后即可口在授予学位1 2 个月后口 解密后) 由哈尔滨工程大学送交有关部门进行保存、汇编等。 作者( 签字) ：翌确叠 ，师( 签字) ：獬 日期：加dc ) 年弓月一日删年7 月即日 v 。 哈尔滨工程大学硕士学位论文 第1 章绪论 1 1 课题研究背景及意义 随着我国海洋开发的日益深入，水下勘探及其相关技术逐渐受到大家的 关注。在堤坝、沉船、水下建筑物等水下物体的表面探测场合中，需要可用 于水下的成像技术。虽然在近距离内，水下摄像机等光学视频设备可以使用， 但其成像效果仅在某些情况下较好，应用受到诸多条件限制，如果水文状况 恶劣，则成像效果大打折扣。而声成像则利用声波进行成像处理，相对于光 学成像，其受到的限制较少，可以在黑暗或混浊水的条件下得到较清晰的成 像。成像声纳经历了由单波束到多波束的发展，早期单波束成像声纳由机械 装置在固定扇面范围内旋转波束得到成像信息，其优点是结构简单，无旁瓣 干扰，但扫描面积小，速度慢。多波束成像声纳通过波束形成技术在发射或 接收阵上预成多个波束，可以同时获得预成波束角度方向上的信息，具有扫 描面积大，速度快的优点，但由于旁瓣的存在，对成像精度有很大的影响【。 为了得到较高的成像分辨精度，要求提高系统的工作频率，增大基阵孔径。 然而水介质中声波频率越高，介质对声波能量的衰减越大，因而成像声纳的 作用距离相对较近。另一方面，基阵孔径受到基阵制作、吊放和使用场合等 诸多限制，不能无限制增加。为了突破这两个因素对成像精度的限制，国内 外的研究机构提出了多种解决方法。目前主流的解决方法有：运用二维阵三 维成像获得高分辨成像；运用高分辨算法获得在孔径不变情况下的高分辨成 像；运用声透镜技术在较少的硬件规模和一定数量的基元下获得高分辨成像。 这三种类型的成像声纳各有优缺点，但毫无疑问的是都需要一个功能强大的 信号处理平台为其系统提供信号解算与目标分辨。随着成像声纳实时性的提 出，信号处理速度决定了系统实时性的能力，这对信号处理平台就提出了很 高的要求。无论采用哪种技术进行声成像，拥有一个速度快，功能强及具有 可扩展性的信号处理平台都是共同的需求。 本论文基于成像声纳这个课题，设计实现该声纳系统的信号处理平台。 信号处理平台是整个声纳系统中的核心部分，其设计好坏直接对系统性能产 生很大的影响。由于成像声纳的高分辨精度的要求，其工作频率相对于其他 哈尔滨工程大学硕士学位论文 声纳系统较高，且采用多波束成像，因而要求平台能够快速处理大量数据， 这就对平台的数据处理量、数据传输速度和处理速度提出了较高的要求。本 平台的设计实现具有一定的通用性，对类似的信号处理系统也具有一定的借 鉴意义。 1 2 信号处理平台概述 目前国内外主流信号处理平台多采用d s p 岍g a 的构架，这一类构架有 很多优势。从控制能力与运算能力上来说，整个平台由d s p 作为运算的主力， 而f p g a 作为核心逻辑控制部分负责各个器件甚至子平台之间的信号交流与 数据交换；同时，f p g a 也具有很强的运算能力，可以负担d s p 不擅长的运 算处理。不仅如此，这一类构架的信号处理平台具有很灵活的传输连接方式 与存储方案。由于f p g a 的可预测性，理论上可以由f p g a 完成任何通信传 输所需的逻辑控制，因而这类构架理论上完全支持任何方式的数据传输及数 据存储方案。 从运算速度、传输速率、存储容量、扩展能力及灵活性等技术指标上来 考察这一类信号处理平台更能看出其潜在能力。平台的运算速度基本上取决 于d s p 及参与运算的f p g a 的自身能力，要想提高整个平台的运算速度，从 这两部分着手可以得到不错的效果；传输速率取决于连接方式，包括平台输 入输出及平台内部各部分之间的传输方式；存储容量直接取决于存储介质及 平台可寻址范围；而扩展能力及灵活性取决于平台的外部接口，接口通过 f p g a 的组织与控制完全可以达到很高的扩展力及灵活性。正是对这些指标 的不同要求，促使了这类构架的平台向着不同方向发展。 为了满足平台的高速要求，通过发展超大规模集成电路( v l s i ) 技术， d s p 、f p g a 芯片的处理速度不断提高，集成密度不断提升，从几兆赫兹主 频到几百兆赫兹主频，甚至是上吉主频的d s p 也已出现。但同时由于受到 v l s i 器件的开关速度、连线延迟、理论极限尺寸等诸方面的制约，集成密度 的增加已经越来越困难，主频的提升也趋于极限，而增大芯片的面积则会增 大片内信号延迟。所以单处理器自身性能提升的成本和难度已经变得越来越 高。此时，满足信号处理高速实时要求就只有通过发展具有高并行性的信号 处理平台来完成了。 2 哈尔滨工程大学硕士学位论文 并行性的含义包括了同时与并发两类，同时性是指两个或多个事件在同 一时刻发生；并发性是指两个或多个事件在同一时间间隔内发生田。从目前 并行技术的发展来看，并行性已经贯穿了信号处理加工的各个步骤和阶段： 存储器操作的并行实现一个存储周期内全并行访问大量字，典型的如相 联处理器：处理器操作步骤并行将操作执行步骤在时间上重叠进行，这 就是流水线的概念；处理器操作的并行一重复设计大量处理单元，在同一 控制器控制下按照同一条指令对多个数据组同时操作，典型的有阵列处理机 或者单指令流多数据流( s m ) 处理器；指令、任务、作业的并行同时 由多处理器对多操作进行处理，典型例子是多处理器或者多指令流多数据流 ( m m d ) 处理器。这些类型的并行可以在同一个处理芯片内部实现，也可 以在整个平台上实现。 当前先进的d s p 器件已经在芯片级上实现了很高的并行性，一般都包含 s i m d 或者m i m d 指令、多级流水线结构、支持超长指令集( v l 刑) 、超标 量处理器或者是向量处理器。对于结构设计者来说，提高并行性就要在结构 上做文章，用空间换时间的方式，采用多处理器互联达到系统级上的并行性， 包括单板多处理器和多板多处理器这就是一类基于多处理器的高速信号 处理平台。在处理器互联结构上，有所谓紧耦合与松耦合两种，紧耦合结构 依靠共享存储器实现多处理器之间的联系，而松耦合结构依靠处理器之间的 通信来实现联系p 1 。另外一方面，通过对处理任务的并行性分析，合理的分 割任务并分配到平台的各个部分上，同样也可以实现系统级并行性这是 另一类基于并行算法的高速处理平台。在任务分割上，根据所分割任务的大 小可以有细颗粒度并行与粗颗粒度并行之分。 由于平台并行性的空间规模扩大，处理器之间或者子平台之间的传输逐 渐成为制约整个平台处理速度的瓶颈。对应于高运算速度，必然要求平台具 有高传输速率。由于f p g a 具有设计灵活的优点，除了受到器件的输入输出 电气特性的制约外理论上完全支持任何连接协议、任何连接形式，故平台的 传输速率就取决于设计者选用的传输形式及制板者的布线水平。同样，对于 存储容量，f p g a 可以自由配置地址线的数量，实现超大空间的寻址。从以 上看来，d s p + f p g a 构架的信号处理平台具有很高的普遍优越性。 当然，这一构架并非在任何情况下都具有优越性。目前有工程师认为从 哈尔滨工程大学硕士学位论文 任务分割上来看，d s p + f p g a 构架在一些通信应用场合并非最优，f p g a 虽 然可以提供高性能与可预测性，但只能在极低的抽象层进行设计，功耗大且 成本高；d s p 虽然有大量的现成代码可供使用，却不能提供所需的强大功能， 且性能难以预测和测试，而将二者结合则需要在系统分割时执行大量复杂且 困难的工作。因而提出基于粗颗粒度的超大规模异构处理器阵列，用来替代 d s p + f p g a 构架。比如英国p i e o c h i p 公司推出的p i c o a r r a y 处理器阵列 p c i 0 2 ，包含有3 0 8 个处理器和1 4 个协处理器，在1 6 0 m h z 的主频下达到 2 0 0 g i p s 和4 0 g m a c s ( 每秒千兆次乘法累加运算) ，在一个t d s c d m a 基站 中，当利用2 颗p c i 0 2 代替6 颗t ic 6 和2 颗大型f p g a 后，成本下降了6 0 ， 功耗由3 0 w 降低到了8 w ，而性能却得到了提高( 延时从7 m s 降低到了 6 0 0 u s ) h “朋。此种方案目前尚处于起步阶段，在应用的广度和研究的深度上还 远远赶不上d s p + f p g a 构架，因而这一构架具有的是普遍优越性。 1 3 国内外研究动态 目前国内外关于d s p 的开发板数量众多，种类各异，仅以国内而言就至 少几十种以上。目前数量最多的低端开发板涉及了包括t i 公司的c 2 0 0 0 系 列、c 5 0 0 0 系列，a d i 公司的a d s p 2 1 x x 系列。这些开发板实现了一些常见 功能，但其运算能力一般，仅适用于d s p 学习，不能胜任要求较高的信号处 理场合。另一些开发板采用了专为多媒体音频视频处理而开发的d s p ，如t i 公司的d a v m c i 系列，a d i 公司的b l a e k f i n 系列，这些开发板并不适合用作 专业信号处理板。采用高端d s p 芯片，如t i 公司的c 6 4 系列和c 6 7 系列， a d i 公司的s h a r c 系列和t i g e r s h a r c 系列的开发板在国内并不多。大体 上是因为这些d s p 价格昂规，其使用客户基本上局限于各大公司和研究机 构，其自身具备开发设计实力，对买入开发板的需求不大。 不过也有公司出售基于这些高档d s p 芯片的信号处理板，仅以a d i 公 司的t i g e r s h a r c ( 简称t s ) 系列d s p 为例。a d i 官方出售t i g e r s h a r c 系 列的开发板，包含两片a d s p t s 2 0 1 及3 2 m bs d r a m ，9 6 k h za d 和d a 各一片用于普通语音处理。该开发板缺点在于外围接口较差，不能胜任组建 信号处理系统的工作，且价格奇贵，整套开发套件价值数千美元。b i t t w a r e 公司是一家专做信号处理板的公司，涉及a d i 公司多种系列的d s p 。该公司 4 哈尔滨工程大学硕士学位论文 提供包含多片d s p 的专用信号处理板，比如其d a n u b e6 - p a c 信号处理板包 含6 片a d s p t s 2 0 1 ，结合自己研发的s h a r c f i nd s p p c i c p c i 接口a s i c 芯 片支持6 4 b i t 6 6 m h z 的p c i c p c i ，为用户提供了强劲的运算能力和传输能力。 b i t t w a r e 公司的信号处理板能胜任高端信号处理任务，但其处理板价格奇贵， 国内问津者很少。国内目前也有专注于a d i 公司t i g e r s h a r c 系列d s p 信 号处理板的公司，比如镭航世纪科技有限公司，其出品的l h c t s 2 8 n x 2 0 1 d s p 处理板，包含8 片a d s p t s 2 0 1 ，6 4 b i t 6 6 m h zc p c i 接口，同样也能提 供强劲的运算能力和传输能力，但其外围接口单一，在系统内部传输能力上 与国外公司设计的同类产品还有较大差距，价格上该处理板售价大约为十五 万元人民币。 从当前的国内外现状来看，买入的信号处理平台在接口上未必能满足项 目需求、在系统结构上未必能很好的适应任务的划分，且从长远来看花费将 会远超自身设计研发的费用。从技术发展的角度说实验室积累了相关的研发 经验后可以在多项目中自行研发设计出适应项目需求的高性能信号处理平 台。因而设计研发一款基于高性能d s p 的信号处理平台是各大实验室的重要 任务。 1 4 本文主要工作 本课题结合成像声纳这一课题进行a d s p t s 2 0 x 系列d s p 信号处理平台 的研发，在设计上偏向于对器件和平台的功能及性能的探索。本论文涉及的 工作主要有以下几点： ( 1 ) 针对成像声纳信号处理平台必须具备高速运算能力和大数据量吞吐 能力的要求，提出一种适用于成像声纳的信号处理平台结构方案，对包括前 端通信接口、d s p 芯片、f p g a 芯片和c p c i 桥接方式均做了相应的横向比 对，选择适合平台特点的器件和方案。 ( 2 ) 针对成像声纳信号处理平台的硬件设计，分析高速硬件设计中噪声 的来源和抑制措施，据此改善整个平台的信号完整性设计，完成高速硬件电 路设计。 ( 3 ) 针对成像声纳信号处理平台的各种高速接口，在f p g a 中设计包括 d s p 的总线接口、d s p 链路口接口、h o t l i n k 接口和p c i 9 6 5 6 接口，要求能 5 哈尔滨工程大学硕士学位论文 够实现相应接口的控制逻辑功能并且保证接口的速度性能达到数据传输要 求。 6 哈尔滨工程大学硕士学位论文 第2 章信号处理平台方案设计 本套成像声纳系统结构包括水下湿端部分和水上干端两部分。湿端由换 能器基阵构成，干端部分由发射模块、接收调理模块、数据采集预处理模块、 信号处理平台和显控主机构成。考虑到系统的便携性问题，所有的干端部分 都集成到一部工控机中，采用c p c i 总线连接所有板卡，板卡均为3 u 尺寸。 整个成像声纳系统结构如图2 1 所示，其中信号处理平台的设计实现由本论 文负责。 水上千嗣工捌【 图2 1 成像声纳系统结构 在1 2 节已经对当前主流的信号处理平台的构架进行了对比讨论并简单 叙述了优缺点，本处理平台选择了f p g a + d s p 这种传统构架。数据在平台内 的流动路径设计为数据从平台前面板的通信接口进入平台，然后由f p g a 控 制发送给d s p 进行运算，d s p 运算结束后把数据传回f p g a ，再由f p g a 向 后端c p c i 总线传输。根据这个初步的设计方案，需要确定的设计内容包括 平台与前端数据采集预处理模块的通信接口的设计、平台d s p 选型、f p g a 选型、c p c i 接口的设计四个部分。 2 1 前端通信接口选择及外围设计 前端模块的通信接口可以选择串行通信或者并行通信，考虑到前端要传 入的是1 6 位数据，使用并行通信占用平台前面板的空间较大，因此确定选择 使用串行通信方式。 目前常见的串行通信方式主要有r s 2 3 2 、r s - 4 8 5 、u s b 和i e e e l 3 9 4 这 7 哈尔滨工程大学硕士学位论文 四类。r s 一2 3 2 出现较早，其最大传输波特率只有约2 0 k b p s ，远远不能满足 系统要求。r s 4 8 5 较r s 2 3 2 的速度有所提升，最大可以达到1 0 m b p s ，在传 输距离上也有提高。传输距离对于本系统来说并不关心，但r s 4 8 5 的传输速 率仍然不够高。r s 4 8 5 虽然是串行通信，但其和r s 2 3 2 一样需要使用9 根 信号线进行传输，对于仅仅只有1 0 0 e m 宽的3 u 板而言，其占用空间还是比 较大的。u s b 是新一代的串行传输协议，目前广泛应用于p c 机及各种数码 产品上，u s b l 1 最大传输速率为1 2 m b p s ，u s b 2 0 最大传输速率为4 8 0 m b p s ， 目前最新的u s b 3 0 最大传输速率为5 g b p s 。i e e e l 3 9 4 和u s b 一样也是新一 代高速数据串行传输协议，i e e e l 3 9 4 最大传输速率为8 0 0 m b p s ( c a b l e 模式 下) ，最新的i e e e l 3 9 4 2 0 0 8 最大传输速率为3 6 g b p s 。 从传输速率上来看，u s b 2 0 、u s b 3 0 、i e e e l 3 9 4 和i e e e l 3 9 4 2 0 0 8 都 可以胜任成像声纳的数据传输，但从整个系统开发的角度上来说，单是 u s b 2 0 和i e e e l 3 9 4 的开发工作量就已经显得过于庞大复杂，更不用提最新 出现的u s b 3 0 和i e e e l 3 9 4 2 0 0 8 了。最终本平台上前端模块通信接口选择 了c y p r e s s 公司的h o t l i n k 串行传输芯片。 2 1 1h o t l i l l l ( 串行传输芯片介绍 c y p r e s s 公司的h o t l i n kc y 7 8 9 2 3 发送器和c y 7 8 9 3 3 接收器是专为点 到点串行高速通信而设计的。它适用于光纤、同轴电缆以及双绞线作为通信 介质。传输码率范围为1 5 0 - - 一4 0 0 m b i f f s ，可以自动进行8 b 1 0 b 编解码，编码 遵循x 3 2 3 0 协议，与光纤通信和e s c o n 协议兼容。h o t l i n k 收发器的功耗 小( 发送器3 5 0 m w ，接收器6 5 0 m w ) ，驱动能力很强。h o t l i n k 提供三种 传输速率的器件可供选择，分别是4 0 0 系列，可以达到1 6 0 - - 4 0 0 m b p s ：普通 系列，可以达到1 6 0 - - 3 3 0 m b p s ：1 5 5 系列，可以达到1 5 0 1 6 0 m b p s 。图2 2 显示了c y 7 8 9 2 3 发送器的内部结构，图2 3 显示了c y 7 8 9 3 3 接收器的内部 结构刚习。 哈尔滨工程大学硕士学位论文 11 c 7 n 1 l o 时。 赣拱币建勰i 肚b _ 广一1i 跚嚣蜒重浦圳蚯1 = i = 蛔l 菩l q 怍兰 s 0 _ 11 1 1 - ii i 鼎蜘一盏h 竺辈 m o d e 百习甲r l 丽划il 。竺譬嚣 似文，j 矗d l 图2 2c y 7 8 9 2 3 结构 图2 3c y 7 8 9 3 3 结构 h o t l i i l l 【在数据发送端将并行的t t l 电平数据串行化后，以p e c l 的差 分电平传输出去，而在接收端则逆向执行该过程，把p e c l 电平的串行数据 解串成t t l 电平的并行数据。 h o t l i n k 提供了一套完善的自检逻辑，使能自检功能后c y 7 8 9 2 3 分别 发送两种信号来检测通信是否正常：一种是1 与0 相间的连续信号；另一种 是循环发送伪随机序列信号。当发送伪随机序列时，c y 7 8 9 2 3 将内部的输入 寄存器配置成一个线性反馈移位寄存器( l f s r ) ，使得可以发送长度为5 1 1 个字的伪随机序列，其中包括了所有的数据字和专用字。另一端，c y 7 8 9 3 3 使能自检模式后将输出寄存器也配置成l f s r ，产生和发送端相同的伪随机 码序列，并与接收序列相比较。如果有错误，则r v s 引脚给出错误有效信号。 每次循环完毕，c y 7 8 9 2 3 的r p 及c y 7 8 9 3 3 的r d y 都将输出一个脉冲，用 于记录循环次数以控制自检时间。另外，c y 7 8 9 2 3 还可以强制发送违规信号， 以检测接收端的报错功能是否正常。这些白检逻辑都大大方便了系统的故障 诊断。 2 1 2 信号处理平台c y 7 8 9 3 3 的连接 由于本平台要接收前端模块信号，这样只需要使用c y 7 8 9 3 3 接收器接收 数据。这里使用8 b 1 0 b 编码模式进行数据传输，由于前端板卡是1 4 位采样， 因而使用两个通道进行传输。考虑至u j f 部连接线的长度可能不严格等长，会 对两通道信号产生不同的时延，因而将两通道信号分开来控制，两通道控制 哈尔滨工程大学硕士学位论文 信号完全一样卅。 。 c y 7 8 9 3 3 提供了f i f o 接口，可以很方便的连接f i f o 礁。在本平台上， c y 7 8 9 3 3 将接收到的数据传输到由f p g a 设计的f i f o 中。同时，f p g a 设 计一个控制器用来控制c y 7 8 9 3 3 的数据重构。具体的c y 7 8 9 3 3 的外围连接 状况如图2 4 所示。c y 7 8 9 3 3 提供了两组串行接口，i n a 和i n - b ，这两组接 口功能一样，可以通过a b 引脚选择。 要正确的接收发送来的数据，必须向c y 7 8 9 3 3 提供一个和发送端同频的 参考时钟，c y 7 8 9 3 3 使用这个参考时钟从接收的数据流中恢复出时钟节拍。 所有输出数据均以c k r 时钟为参考。 在发送和接收之间的连接方式，h o t l i n k 提供了多种方法，包括直接式、 耦合式、平衡式和非平衡式。直接式和耦合式的区别是耦合式使用电容或者 变压器进行交流耦合、直流隔离的处理，使得传输的信号中不包括发送信号 的直流电平成份，这样有利于远距离传输。平衡式和非平衡式的区别是前者 传输差分信号，后者传输单端信号。 本系统中使用双耦合式非平衡传输，即发送端通过变压器耦合将交流信 号通过同轴电缆传输到本平台的s m a 插头上，再经过本平台变压器耦合并 由平衡匹配网络将交流信号叠加上直流电平，最终得到满足c y 7 8 9 3 3 接收端 的电气特性要求的电信号。图2 5 显示了这一连接情况及接收端的平衡匹配 网络的结构。 图2 4c y 7 8 9 3 3 外围连接 l o 哈尔滨工程大学硕士学位论文 c 丫m 9 2 3 o u l a +_ o u 雨 - 。i 一 2 噔 占 图2 5 双耦合非平衡式传输 2 2d s p 芯片选择和外围设计 d s p 芯片领域目前主要是t i 和a n a l o gd e v i c e s 两家的产品占据了市场绝 大部分的份额，两家的d s p 器件各有特色。 2 2 1d s p 性能对比 d s p 可分成定点d s p 和浮点d s p ，t i 比较偏向于定点d s p ，a d i 则偏 向于浮点d s p 。为了确定d s p 的选型，这里选择了两家公司当前顶级的d s p 进行对比。其分别为t i 公司的浮点d s p - - - c 6 7 2 7 ：t i 公司的定点d s p - - c 6 4 5 5 ( 平台器件定型时t i 尚未发布其最新定点d s p - - c 6 4 7 4 ，故这里不做选择范 围) ；a d i 公司的浮点d s p - - t s 2 0 1 。表2 1 列出了这三种d s p 的一些性能参 数。 表2 1 三种d s p 的性能比较7 h 1 9 1 t m $ 3 2 0 c 6 4 5 5t m $ 3 2 0 c 6 7 2 7a d s p t $ 2 0l 核心时钟 ( h z ) 1 2 g3 5 0 m6 0 0 m 2 8 0 0 m i p s 210 0 9 6 0 0 m i p s 小心i a c sm f l o p s ，支持3 2 b i t 4 8 0 m a c s ( 1 6 b i t ) 。支 处理能力持6 4 b i t 定点，3 2 b i t ( 1 6 b i t ) 定点，3 2 b i t 单精度浮 和4 0 b i t 浮点， 点，6 4 b i t 双精度浮点 l 1 l 2 两级r a m ，l 1 2 5 6 k br a m + 3 8 4 k b 片内r a m= 3 2 k b 2 ，【2 =3 m b d r a m 2 m b l 的m 哈尔滨工程大学硕士学位论文 ( 续表) t m $ 3 2 0 c 6 4 5 5t m $ 3 2 0 c 6 7 2 7 a d s p t $ 2 01 支持的外部 各种同步异步存储各种同步异步存储各种同步异步存储 器，最大5 1 2 的器，最大6 4 m b 的器，最大1 g b 的 存储器 d d r 2 5 3 3s d ra ms d r _ 6 d ms d r a m 6 4 b i te m i f 外部存储 3 2 b i te m i f 外部存储 6 4 b i t 数据总线，除主 外部总线器接口，最大3 2 m b 器接口，只能接机空间和s d r a m 空 s d r a m 和最大5 1 2 b间外最大1 g b 的外部 外部存储空间 的异步存储器通用存储空间 3 2 b i t h p i 主机接口： 3 2 b i t3 3 6 6 旺i zp c i 接口； 与外部总线合用的 1 0 1 0 0 1 0 0 0 m b p s 以太 3 2 b i th p i 主机接口； 6 4 b i t 主机接口，最大 通信接口网接口： 2 个1 0 m h z s p i 接口：8 g b 的主机空间寻 1 6 个g p i o ； 3 个多通道音频串行址：4 条高速链路口， 1 个1 2 c 总线： 接口：每条吞吐量最高达 1 个串行r a p i d l o ，最 1 g b s 大8 1 2 5 g b p s 扩展能力总线+ h p i + p c i + a t m总线+ 主机口总线+ 4 条链路口 c c s ，较为成熟，相关 c c s ，较为成熟，相关 v i s u a ld s p + + 。相关文 开发环境 文档较全面 文档较全面档相对较少 助记符式指令，不易 助记符式指令，不易代数式指令，易记忆， 指令系统 记忆，可读性差记忆，可读性差可读性好 专用通信算有v c p 2 ，t c p 2 两个运算核心有两个通信 法处理单元通信用协处理器 无 逻辑单元 从上表中可以看出，a d s p t s 2 0 1 明显强过同为浮点d s p 的 t m s 3 2 0 c 6 7 2 7 ，虽然在核心频率上弱于t m s 3 2 0 c 6 4 5 5 ，但从运算能力、所 支持的存储器容量、通信能力来看，a d s p t s 2 0 1 更强调运算能力与传输能 力的平衡，更适应成像声纳这种实时运算，快速传输的要求。从d s p 扩展性 上说，a d s p t s 2 0 1 的总线自带总线仲裁机制，可以最大支持8 片d s p ，此 外通过链路口可以组建任意结构的d s p 网络，这一点显然十分有利于平台的 扩展连接。因此最终决定采用a d s p t s 2 0 x 系列浮点d s p 作为平台的运算核 j i 。 1 2 哈尔滨工程大学硕士学位论文 2 2 2a d s p t s 2 0 3 介绍 a d s p t s 2 0 x 系列d s p 共包含3 款，分别是t s 2 0 1 ，t s 2 0 2 ，t s 2 0 3 。这 3 款d s p 在整体结构上一模一样，仅仅是t s 2 0 2 、t s 2 0 3 简化了一些t s 2 0 1 的资源，降低了其性能以适应不同档次的需求。由于是初次使用该系列d s p ， 故暂且在本平台上选用一片t s 2 0 3 进行探索性的开发，待有开发经验后再进 行多片t s 2 0 1 的平台开发。本节就以t s 2 0 3 为例介绍t i g e r s h a r c 系列口们。 d a t a 翻陇奠o 日嵋r 艄i l 啪m 目帆附盯c b i 4 丌柚p , o g r 盯e 口研 聋争 嘲偃a 田日o y8 l o d 杈o o ，卜 j u i k u p a g ec m 艟i ltt p r o 埘沁 誓哪_ 脚 li 越- 日盯- 棚 _ c r d 嘲 凡e o s s r c r l e 雠h c e r j 呐一1 i f 。 j 犍 t d t l d 。 l d 。d j h 咐 咻l 烈：洲晰 ，雒 u u l j l _ p r o c 臼 - 瞄b 帕 嘲 镌 0 弧枷 c 阻 0 m d t 神 c 硼 ， 舶l 广 1 , 4 i u 8 d 豫 - o c- - 叫 t - 1 ， 1 , 1 1 = 曲： d 4 t a 11 柚 r = h ， 叫竺lr il i p 翮s 小船弗 洲o 气=塾 辱 上 一_ 笋 l o u t l a b 卜j u 科 1l ii l o u t 嘛 ，翼。lllj | i i l | ir 斜，1 1 1 i il 单一翅引 图2 6a d s p t s 2 0 3 内部结构框图 如图2 6 所示，a d s p t s 2 0 3 是一款1 2 8 位静态超标量处理器，采用超级 哈佛结构，内核工作频率高达5 0 0 m h z ，可以提供每秒4 0 亿次4 0 位m a c 运算或者1 0 亿次8 0 位m a c 运算。内部包含4 条1 2 8 位相互独立的数据总 线，4 m b i t 片内d r a m ，双运算模块，双整型地址逻辑单元( i a i i ，) ，程序 控制器，完善的i o 外设。 a d s p t s 2 0 3 提供了高达4 g 字( 1 2 8 g b i t ) 的寻址空间，采用统一的存储器 映射空间，片内和片外存储器都有单独唯一的地址空间，在共享总线上的所 有器件都可以访问整个空间。整个寻址空间基本包含4 个部分：内部空间、 多处理器空间、外部空间和主机空间。具体结构如图2 7 所示。 哈尔滨工程大学硕七学位论文 g l a l 印e l n t e r n a ls p a c e r i i i l w e o 0 r e g i s t e r s ( u n r 劬s l r 目孙雁d i n t f 淞a lr e g i s t e r s t u 麟) 嘴阱v e o i n t e r h a t m e u o r y b l k r 雠r v e d i n e i q i a lm e u 俑y l k4 瞄口n 幢d i n i t m 4 n n 睡啦r y l o 文t 嘀翻日硐e o m 鞠一 l 蛭蝴v b 味0 、 。- 醐孵 i 时伪 l 缸婀 ： 棚i 、 缸i 作耳 、 鞠 缸e m o r l q 一： o 嘲哪一一一一一一一一 坤嘟彻 ， 髓嘲v 目， 皤d a n k9 佃g 窥西 - 誓嗣胡| v 回l 洛d b a n k l 徊s 渤 - l 嘲v 目d 嘴s d b a n b c 佃羁d 町 譬 - e 嘲v 囊 啊s d 8 瑚0 佃葛期i 菩 苗 峨“碾町 l ( 啊研 ， 甓 p r q c f m o r l i d 7 l p r o 匮e o rl i d l p 钾e 嘲r p b o 匪叠i o r i d 4 i p 印嘴9 s o r 3 盈 p 鼬毫麓。冀西2 薹 p r o 饨m o r 雹 p r o c e g o rm i 托咀d c 蟮 、 、 硎臣瑁d 、 h t e r n a lu b u l o r y 缸f f f f f 4 ：f f o | 止加呻 0 x 7 4 0 0 0 0 o 酊加枷 o 枷“嘲 舢锄由嗍 0 x 1 4 0 4 0 4 0 0 o x i ：0 0 棚嚼曲 o 一姗 0 1 4 瑚鲫吣 o o m o o 垃蝴 呲柚口 o 口嗍 伽蛐“ 伽一o 咖d 舶峥 o x l 曲o 0 x 1 4 0 0 0 0 1 0 伽哺呻 o 旧纠帅 图2 7a d s p t s 2 0 3 寻址空间 a d s p t s 2 0 3 提供了外部主机接口、s d r a m 接口、多处理器接口和 e p r o m 接口。这些接口建立在外部3 2 位数据总线和3 2 位地址总线上。外 部主机接口用于进行处理器和上位主机的无缝连接，为了适应多种不同的主 机类型，外部接口可以主或从方式访问。主机接口支持可以编辑深度的流水 协议和可编辑内部等待周期的慢速协议，多处理器接口用于处理器之间的无 缝紧耦合连接，该接口自带了一套总线竞争仲裁的机制，通过对总线的申请 和应答，分配外部总线拥有权，可以方便实现多处理器的无缝连接，主机接 口的总线裁决也由该机制完成。s d r a m 接口用于处理器无缝连接s d r a m ， 该接口仅支持s d r a m 协议。e p r o m 接口可用于处理器从外部配置的8 位 哈尔滨t 程大学硕七学位论文 e p r o m 或者f l a s h 执行加载启动。在非加载时，该接口还可以用于普通 e p r o m 或者f l a s h 的访问。 a d s p t s 2 0 3 为数据传输提供了1 0 个d m a 通道，在1 0 个d m a 通道中， 4 个