（通信与信息系统专业论文）soc验证方法研究及i2c通信模块验证的实现.pdf

中文摘要 集成电路工艺水平的飞速发展使得芯片设计进入片上系统阶段。将一个完整 的电子系统集成在单一硅片上就称之为片上系统( s y s t e mo nc h i p ，s o c ) 。相对 于生产工艺的快速发展，s o c 设计能力则远远落后，严重阻碍了s o c 的发展。i p ( i n t e l l e c t u a lp r o p e 啊) 复用能够很好的解决这一问题。s o c 设计就是基于i p 复 用的设计方法，即通过把已有的l p 按照一定的规范有机的集成在一起使之成为 一个协同工作的、独立的系统。一个s o c 中要集成许多不同的功能模块，而且， s o c 功能越强大，需要集成的i p 就越多、越复杂，技术复杂度也随之增大，遇 到的问题也越来越多，所以s o c 的验证工作就显得尤为重要。 本课题主要研究了当前主流的s o c 验证技术、验证层次、验证工具；分析 了各种技术的优势和劣势，说明了不同技术的具体应用场合；清晰的介绍了验证 层次的划分和验证工具的功能及使用。以一个实际的3 2 位s o c 验证过程为例， 给出了一个典型的s o c 验证流程，同时研究了c a p i 技术并将其用于激励的开 发，大大提高了工作效率。论文重点放在1 2 c 通信模块的验证上，详细介绍了验 证平台的设计、验证方案的设计和相关驱动模块的开发等内容。最后，结合| 2 c 模块不同功能的验证过程，详细的给出了相应激励的设计和验证结果的分析。 对于1 2 c 模块的验证，涵盖了l o o k b p s 、4 0 0 k b p s 、1 m b p s 等多种不同速率 等级下的通信测试和主机、从机两种模式下的通信测试，包含了7b i t s 寻址测试、 1 0b i t s 寻址测试、广播寻址测试、通信超时测试、滤波器功能测试等全面多方位 的验证，最大限度的保证了验证的全面性和可靠性。 本论文所介绍的方法、技术和流程已经在实践中得到成功应用，具有一定的 理论和实践价值。 关键词：s o c 验证i p 复用验证平台1 2 c a b s t r a c t t h ed e v e l o p m e n to ft h et e c h n o l o g i e so fi n t e g r a t e dc i r c u i tb r o u g h tt h ei cd e s i g n i n t ot h es t a g eo fs y s t e mo nc h i ps t a g e i n t e g r a t i n gac o m p l e t ee l e c t r o n i cs y s t e mi n t oa s i n g l ec h i pi sc a l l e ds y s t e mo nc h i p ( s o c ) c o m p a r ew i t ht h er a p i dd e v e l o p m e n to f t h ep r o d u c t i o n t e c h n o l o g i e s ，t h ed e s i g nc a p a b i l i t y o fs o ci sf a rb e h i n d t h e m u l t i p l e x i n go ft h ei p ( i n t e l l e c t u a lp r o p e r t y ) c a ns o l v et h i sp r o b l e mv e r yw e l l s o c d e s i g ni sb a s e do nt h ei pm u l t i p l e x i n g e n g i n e e r si n t e g r a t et h ee x i s t i n gi pa c c o r d i n g t oc e r t a i nn o r m st om a k et h e mas y s t e mt h a tw o r k si n d e p e n d e n t l y t h e r ea r em a n y m o d u l e so f d i f f e r e n tf u n c t i o n si n t e g r a t e di nas o c t h em o r ep o w e r f u lt h es o ci s ，t h e m o r ei pi th a s a st h es o cb e c o m e sm o r ec o m p l e x ，i tb r i n g sm o r ed i f f i c u l t i e st ot h e e n g i n e e r s s o ，v e r i f i c a t i o no ft h es o cb e c o m e sm o r ea n dm o r ei m p o r t a n t t h ec u r r e n tm a i ns o cv e r i f i c a t i o n t e c h n o l o g i e s v e r i f i c a t i o ng r a d a t i o n sa n d v e r i f i c a t i o nt o o l sh a v e b e e ns t u d i e d t h e p a p e ra n a l y z e st h ea d v a n t a g e sa n d d i s a d v a n t a g e so fs o m ev e r i f i c a t i o nt e c h n o l o g i e sa n di n t r o d u c e st h es p e c i f i co c c a s i o n s t h a td i f f e r e n tt e c h n o l o g i e sw i l lb eu s e di n t h e r ea r ea l s oi n t r o d u c t i o n sa b o u tt h e p a r t i t i o no ft h ev e r i f i c a t i o ng r a d a t i o n sa n dt h eu s a g eo ft h ev e r i f i c a t i o nt o o l s a n a c t u a lv e r i f i c a t i o np r o c e d u r eo f 3 2b i t ss o ch a sb e e nu s e da sa ne x a m p l ea n da t y p i c a l s o cv e r i f i c a t i o nf l o wh a sb e e ng i v e n t h ec a p it e c h n o l o g yh a sb e e ns t u d i e da n d u s e dt od e v e l o pt h es t i m u l u se f f i c i e n t l y t h ep a p e rf o c u s e so nt h ev e r i f i c a t i o no ft h e i z cm o d u l ea n di n t r o d u c e st h ed e s i g no ft h et e s t b e n c h ，t h ed e s i g no ft h ev e r i f i c a t i o n p l a na n dt h ed e v e l o p m e n to ft h ed r i v e r , f i n a l l y , t h ep a p e ri n t r o d u c e st h ed e s i g no ft h e s t i m u l u sa n dt h ea n a l y s i so ft h er e s u l t sa c c o r d i n gt ot h ev e r i f i c a t i o np r o c e d u r eo f d i f f e r e n tf u n c t i o n so ft h e1 2 cm o d u l e t h ev e r i f i c a t i o no ft h e1 2 cm o d u l ec o v e r st h ec o m m u n i c a t i o nt e s t su n d e rt h eb a u d r a t eo flo o k b p s ，4 0 0 k b p sa n d1m b p sa n du n d e rt h em o d eo fm a s t e ro rs l a v e i t c o n t a i n st h et e s t so f7b i t sa d d r e s s i n g ，10b i t sa d d r e s s i n g ，b r o a d c a s ta d d r e s s i n g ， c o m m u n i c a t i o nt i m eo u ta n df i l t e rf u n c t i o n s t h em e t h o d s ，t h et e c h n o l o g i e sa n dt h ev e r i f i c a t i o nf l o wm e n t i o n e di nt h ep a p e r h a v eb e e ns u c c e s s f u l l yi m p l e m e n t e di nt h er e a lp r o j e c t ， w h i c hh a sat h e o r e t i c a la n d p r a c t i c a lv a l u ef o rs o cv e r i f i c a t i o n k e yw o r d s ：s o cv e r i f i c a t i o n ，i pm u l t i p l e x i n g ，t e s t b e n c h ，1 2 c 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的 研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得墨盗盘堂或其他教育机构的学位或证 书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示了谢意。 学位论文作者签名：嚷婉签字日期：2 0 口夕 年厶月z 日 学位论文版权使用授权书 本学位论文作者完全了解苤盗盘堂有关保留、使用学位论文的规定。 特授权：叁盗盘堂可以将学位论文的全部或部分内容编入有关数据库进行检 索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校 向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名： 饔斌 导师签名： 雇参 签字目期：多口。夕年乡月巳日签字日期：2 矿。尹年月乙日 第一章绪论 1 1 课题背景及意义 第一章绪论 1 9 5 8 年，美国t l 公司发明了第一块集成电路后，集成电路工业先后经历了 小规模集成电路( s s i ) 、中规模集成电路( m s i ) 、大规模集成电路( l s i ) 、超 大规模集成电路( v l s i ) 等阶段。集成电路发展过程实际上是i c 特征尺寸不断 缩小、规模不断增大、性价比不断提高的过程【1 1 。 集成电路工艺技术在不断提高，特征尺寸从0 2 5 0 m 到o 1 8 m 、o 1 3 岬再 到9 0 n m 2 l 。目前6 5 n m 工艺已进入生产。1 c 工艺技术的快速发展使得器件的特 征尺寸越来越小、芯片的规模越来越大，在单一硅片上就可以集成百万乃至千万 逻辑门。多种兼容加工工艺的开发，如模数混合技术、f l a s h 与l o g i c 的兼容， 使得差别很大的不同器件可在同一个硅片上集成。将一个完整的电子系统集成在 单一硅片上就称之为片上系统( s y s t e mo nc h i p ，s o c ) 。其电路结构可能包括 c p u 、s r a m 、s d r a m 、f l a s h 、a d c 、d a c 、u a r t 、1 2 c 、s p i 、g p l o 以及 其它模拟、数字外设和射频电路等【3 】o 系统芯片有利于提高芯片的性价比、减少整机体积、降低功耗、提高系统可 靠性和提高抗干扰能力等。s o c 实现了电子设计从p c b 板级系统设计到芯片级 系统设计的飞跃。 但是，相对于生产工艺的快速发展，s o c 设计能力则要远远落后，而且这种 鸿沟在逐步的增大中，严重阻碍了s o c 的发展。设计生产鸿沟不能够通过简单 的投入更多的工程师来解决，而应该从设计方法学上找到突破口。i p ( i n t e l l e c t u a l p r o p e r t y ) 复用就是一个很好的解决方法。i p 就是常说的知识产权，半导体产业 i p 定义是：用于a s i c 、p l d 等当中，并且是预先设计好的电路功能模块。s o c 不仅集成密度大、速度快，还要解决各种干扰问题。如果从头开始完成s o c 芯 片设计，工作量巨大且很难满足电子产品快速上市的要求。鉴于s o c 芯片的复 杂性，不可能在设计上完全从头开发，而是大量采用已有i p 或第三方i p 来完成 设计，加速产品上市时间1 4 】。图1 1 是一个典型的多i p 复用s o c 结构示意图。 s o c 设计是基于i p 核重用的设计方法，即通过把已有的i p 按照一定的规范 有机的集成在一起使之成为一个协同工作的、独立的系统。所以如果没有可以利 第一章绪论 用的i p 核，s o c 设计将成为一句空话。i p 核的复用是设计界缩小与l c 制造能力 差距的唯一有效方法。 l k a m i p li a d c i pf 1 a s h i p j 总线结构 c p u 核 葛缝结构 i l g p i o i ps p i i pi 2 c i p 图1 1 多i p 复用s o c 结构示意图 一个s o c 中要集成许多不同的功能模块，而且，s o c 功能越强大，需要集 成的i p 就越多、越复杂，技术复杂度也随之增大，遇到的问题也越来越多，加 之当前的应用要求s o c 的系统速度越来越高、功耗越来越低，在设计时需要综 合考虑许多复杂的因素。这给s o c 设计的成功率和可靠性提出了难题。可见， s o c 的验证工作是非常重要的。由于s o c 验证相当复杂并且耗时费力，它是制 约s o c 快速发展的瓶颈。所以s o c 验证已经成为s o c 设计方法学研究的关键领 域之一【5 1 。 在当前的s o c 设计中，验证工作需要投入的资源已占整个设计资源的 6 0 8 0 ，甚至超过8 5 。验证工程师的数量将达到r t l ( r e g i s t e rt r a n s f e rl e v e l ) 设计人员的2 倍1 6 j 。 验证的目的是要确保设计的具体实现达到设计规范所定义的功能需求，它是 s o c 设计成功的关键所在。传统的1 c 验证方法需要对每个具体的功能模块施加 激励后观察输出波形来分析，过于繁琐、耗时，难以适用于由众多模块组成的复 杂s o c 的验证需要。因此，业界提出了专门用于s o c 的验证方法、技术和流程， 它不同于传统的i c 设计验证过程。s o c 验证并不是在设计完成后才要进行的工 作，而是设计的一部分，s o c 的验证工作贯穿于整个设计流程【7 j 。 早期的专用集成电路设计大多采用从低向上( d o w n t o p ) 的设计方法。随 着工艺水平的不断进步，器件的特征尺寸和工艺参数都发生了变化，已不再适用。 自顶向下( t o p d o w n ) 方法的起点是功能规约，通过若干个设计抽象层将 设计对象逐步分解，直到分解为具体的低级子功能模块。这样设计就从上级抽象 的功能模块变成了独立的、易于管理和可以实现的下级功能模块。s o c 芯片设计 就是采用自项向下的方法，这可以充分保证芯片功能和性能技术指标达到设计要 求，有利于缩短开发周期，降低开发成本及产品的单片价格【8 】。 第一章绪论 由于s o c 采用自顶向下的设计方法，相应的，它也采用自顶向下的验证方 法。其验证层次包括系统级、门级、物理级等，相应的它就对应着一定的验证流 程。在各个层次的验证中，要使用不同的验证技术和验证工具。目前，在业界出 现了许多验证技术，它们大致可以分为三类：基于仿真的验证技术；静态验证技 术；形式验证技术。它们各有优点和劣势，需要综合考虑，适时运用，与验证流 程和方法相辅相成，达到最佳的效果。 本课题的意义在于对当前主流的s o c 验证方法进行了研究，探讨当前s o c 验证方法的优点和待改进之处。简单明晰的提出了一种s o c 验证流程，结合实 际的工程实践了此验证流程，达到满意的效果。对相关领域的科研工作人员有一 定的理论和实际参考价值。 1 2 国内外发展现状 s o c 设计验证方法目前正处于研究和初步实用阶段，其有效性和可靠性需要 在实践中不断的完善发展。国外一些大的i c 设计公司目前已经掌握了前沿的设 计验证方法并成功运用于实际的芯片设计生产之中，而我国目前独立知识产权的 s o c 还处于初步设计和应用阶段，在芯片的性能和质量方而和国外还有一定的差 距，需要科研部门和高科技企业共同努力探索和完善。科技部曾于2 0 0 0 年启动 了“十五”国家“8 6 3 ”计划超大规模集成电路s o c 专项工作。目前已取得了一定的 成果，我国s o c 产业正在从概念阶段向实用阶段发展1 9 j 。 1 3 课题主要内容和论文章节安排 本论文从集成电路的发展趋势的讲述中引出了s o c 设计验证的问题，介绍 了s o c 的定义、特点和基于i p 的设计方法，进而明确了s o c 验证的重要性。研 究了当前主流的s o c 验证技术、验证层次、验证工具。分析了各种技术的优势 和劣势，说明了不同技术的具体应用场合：清晰的介绍了验证层次的划分和验证 工具的功能和使用。以一个实际的3 2 位s o c 设计验证过程为例，给出了一个典 型的s o c 验证流程，同时研究了c a p i 技术并将其用于激励的开发，大大提高 了工作效率。重点解决了s o c 设计验证过程中需要进行互通信才能完成验证的 1 2 c 通信模块的验证问题。在充分理解1 2 c 协议和s o c 中1 2 c 模块功能的基础上， 开发了验证中用于和待测| 2 c 模块互通信的驱动模块( i 2 cd r i v e r ) ，完成了测试 激励的规划和设计，对1 2 c 模块进行了全面的验证。 本论文的章节安排： 第一章绪论 第一章绪论主要介绍了课题背景及意义、国内外发展现状、课题主要内容和 论文章节安排。 第二章介绍了主流的s o c 验证技术、验证层次、验证工具。 第三章介绍了一个3 2 位s o c 验证实例，给出实际的验证流程、介绍了c a p i 技术，重点介绍了1 2 c 模块验证的实现。 第四章详细介绍了1 2 c 模块验证激励的设计过程和结果分析。 第五章对本论文的工作和成果进行总结，并对s o c 验证技术的发展进行了 展望。 第二章s o c 验证方法研究 2 1s o c 验证技术 第二章s o c 验证方法研究 在工程应用中，使用最广泛的s o c 验证技术是仿真验证、形式验证和静态 时序分析【1 0 1 。下面将具体介绍这些验证技术的基本概念和特点。 2 1 1 仿真验证技术 仿真验证需要开发验证平台，通过施加测试激励、观察输出结果来验证系统 的功能是否满足需求。它是传统的验证方法，也是目前主流的验证方法。仿真验 证的优点是其直观性，其输出一般为波形或文字信息；缺点是其不完备性，即只 能证明有错但不能证明无错。所以，仿真验证对于发现设计初期系统明显的功能 错误是非常有效的，而对更复杂和细小的错误无能为力。为了更全面的验证设计， 需要开发大量的测试激励，耗时费力。由于人脑无法穷尽各种情况，所以也无法 达到很高的覆盖率。 仿真验证技术包括：基于事件的仿真( e v e n t b a s e ds i m u l a t i o n ) 、基于时钟 周期的仿真( c y c l e b a s e ds i m u l a t i o n ) 和基于事务的验证( t r a n s a c t i o n b a s e d v e r i f i c a t i o n ) 等【l l 】。 基于事件的仿真技术： 基于事件的仿真的运行过程是：每次取出一个事件，将其传遍整个设计对象， 直至达到稳定状态为止。输入激励中的任何一个信号的变化都被看作一个事件。 在一个时钟周期内将对设计元素进行若干次计算，这是凶为各个输入信号的到达 时间不同，还可能存在来自于下游的设计元素的信号反馈。尽管这样的做法能提 供高精度的仿真环境，但是其执行速度却取决于设计对象的规模和仿真中行为举 动的抽象层次。对于大型的设计而言，仿真可能会很慢。 特点：提供了具有精确时序的仿真环境，便于监测出设计对象中的毛刺。 局限：仿真速度取决于设计对象的规模和仿真中行为举动的抽象层次。如果 设计对象规模很大，那么仿真速度将会很慢。速度有限是因为基于事件的仿真器 调度各个事件使用复杂的算法，并且需要多次计算输出量。 适用范围：最适合于异步设计。它同时关注设计对象的功能和时序。对于小 型设计而言，它是速度最快的技术。但是，基于事件的仿真不适合于大型的i p 第二章s o c 验证方法研究 模块的验证和系统级的验证，因为它的运行速度非常慢。 基于周期的仿真技术： 基于周期的仿真器在时钟周期内没有时间的概念，每一次处理都会对状态元 素和端口之间的逻辑电路进行一次计算。因为每一个逻辑元素在每个周期中只计 算一次，所以显著地提高了仿真执行的速度，不过这也可能会导致仿真出错。 特点：仿真速度5 1 0 0 倍于基于事件的仿真器的仿真速度。对于大型设计， 仿真速度可以提高到每秒1 0 0 0 个时钟周期。 局限：因为基于周期的仿真只响应时钟信号，所以无法检测出设计对象中的 毛刺。它只关注设计对象的功能，而不关心其时序。由于它没有考虑到设计对象 的时序，因此需要使用静态时序分析工具来进行时序验证。 适用范围：基于周期的仿真器只对同步逻辑有效。由于仿真速度快、效率高， 所以最适用于那些需要大型仿真向量的设计对象，如微处理器、专用集成芯片和 系统芯片。 基于事务的验证技术： 事务是概念上单一的数据或控制的转移，这种转移由事务的开始时间、结束 时间和所有相关的信息确定，这些事务和信息一起存储，作为事务的属性。事务 处理可以是简单的存储器读写，也可以是具有复杂数据结构的网络报文的传输。 基于事务的验证不需要很细致的验证平台和大型的测试向量。在基于事务的 验证中主要使用总线功能模型( b f m ，b u sf u n c t i o n a lm o d e l ) 。总线功能模型为 在设计对象的硬件接口上运行事务提供了一种手段。它根据接口协议的要求来驱 动各个互连信号。可以较容易的采用标准的硬件描述语言和c + + 语言来创建总线 功能模型1 2 】。 特点：基于事务的验证把验证层次从信号层次提高到事务处理层次，让验证 更具有直观性。它允许在信号引脚级之外的事务级之上对设计对象进行仿真和 调试。可以将系统中各功能块之间所有可能的事务类型都建立出来，并系统地加 以验证。因为抽象层次提高到了事务级而不是信号引脚级，所以大大提高了验 证效率。 局限：可以使用v e r i l o g 语言的任务( t a s k ) 来构建事务，这对于基本的测试 也许还可以接受，但是当要产生复杂的测试方案、复杂的数据结构或者动态的测 试生成时，就会有很多限制。高级验证语言，例如近年来开发的t e s t b u i l d e r ( c + + ) 、 v e r a 和e 语言等，可以解决这些复杂的问题。 适用范围：特别适用于s o c 设计的验证过程。s o c 设计需要进行详细而周 密的验证，但是传统验证方式的工作量巨大。基于事务的验证方法是一种抽象的 高层次的验证方法，它可以显著减少验证所需要的时间和精力，提高验证效率， 第二章s o c 验证方法研究 能够迅速发现设计缺陷，提高产品质量并缩短设计周期。 基于事件、基于周期和基于事务的验证是三种主要的仿真技术，下面我们通 过仿真速度、抽象层次、成本、时序等几方面来评价这三种主要的仿真技术。 基于事件和基于周期的验证技术都是利用波形来建立验证平台，这要求根据 设计和验证目的去编辑输入波形。利用将波形转换成内嵌有时序信息的激励工具 来建立验证平台，然后再使用该验证平台去验证被测试的设计对象。基于波形建 立的验证平台可以通过硬件描述语言来生成输入的波形，也可以直接使用波形编 辑器来直观的生成波形激励。这种激励方式的优点是直观、简单，可以精确验证 设计对象的时序。但是其缺点是不适合大型的系统级芯片的功能验证。因为系统 级芯片要求大量的输入信号和数百万周期的信号长度，这是人工生成输入波形激 励无法完成的。 基于事务的验证是使用总线功能模型和事务级激励来建立验证平台。总线功 能模型将事务级激励转换成被测设计对象接口上的精确至时钟周期和引脚的信 号变化，从而建立验证平台模型。根据设计对象中所使用的协议来执行事务处理， 将被测试设计对象所产生的响应从精确到引脚和时钟周期的形式转换回事务级 响应形式，而不是信号引脚级。通常，如果在事务级上核对响应，在查出响应 和预期不相符的时候，就进一步在信号引脚的精确度级别上察看，从而将不相 符的成因隔离出来。基于事务的验证平台所建立的总线功能模型和事务可以不作 修改或稍加修改而在其它类似设计中得以重用。这个验证平台适合系统级的验 证，拥有执行速度快，可以执行复杂的功能测试等优点。 因此，在本项目中使用的是基于事务的验证平台。 2 1 2 形式验证技术 形式验证是通过数学方法证明一个系统的正确性，它不考虑电路的时序问 题，只是比较两个电路的功能是否一致，不需要施加任何激励。它可以验证不同 层次设计之间功能的等效性，也可验证同一层次不同设计之间功能的等效性。利 用这一特点，它可以大大减少验证的工作量，例如在经过系统级仿真验证后，综 合得到门级网表，此时可以通过形式验证来检验综合后的功能是否和设计初期一 致，检查无误后才进行耗时费工的门级仿真，避免了不必要的资源浪费。形式验 证具有穷举性，理论上可达到1 0 0 的覆盖率。 形式验证的过程如图2 1 所示。 首先，明确系统的设计要求。然后，一方面根据设计要求用规范语言编写出 设计规范；另一方面，根据设计要求进行设计实现的描述。设计实现有多种描述 方式，如有行为级描述、r t l 级描述、门级描述之分，还有语言描述和电路图描 第二章s o c 验证方法研究 述之分。对于实际系统的设计，很难明确区分设计者使用了哪种描述方式。因为 设计者往往会根据所设计系统的复杂程度，对系统各部分采用不同的描述方式， 在e d a 工具的支持下，设计者往往采用混合描述方式进行系统设计。但是，无 论采用哪种设计描述方式，要进行形式验证，必须根据模型进行，这是形式验证 的基本要求。接着，将设计规范翻译成规范逻辑，将设计实现翻译成设计逻辑， 以便后续的证明过程。最后，通过形式验证程序对准备好的规范逻辑和设计逻辑 进行对照检查，确定设计是否正确。如果正确，输出y e s ；如果不正确，输出 n o 。在某些特殊情况下，可能得不到确切的回答，这时就输出d o n tk n o w 。验 证工程师根据输出的结果可以找到可能出现的错误。需要提到的是，根据设计规 范和实现模型所在的层次不同，形式验证的算法也不相刚1 3 j 。 图2 1 形式验证的过程 形式验证从理论上看来是一种非常有前景的验证方法，然而在实际应用中还 面临许多困难，主要表现在： 1 ) 形式验证的依赖于设计规范的形式化描述，然而实际的设计规范来源于 非形式化的用户需求。目前仍缺少可以将设计规范完全形式化的语言，而且对于 复杂的设计来说，将设计规范完全形式化的成本也是难以接受的，因此形式验证 无法独立完成功能验证f 1 4 】。 2 ) 形式验证提出必须要用严格的数学工具形式化的表示研究对象，并按照 数学分析、推理方法进行证明，这对验证工程师来说是非常难于接受和掌握的， 所以在一定程度上制约了形式验证的发展。 3 ) 当前的形式化验证工具面临着受设计规模制约的问题，对于复杂设计来 说，e d a 工具支持的形式化验证方法容易遇到容量溢出的问题。尽管近年来一 些商用的纯形式化验证工具已经推出，但相对于设计规模快速增长的需求，仍有 相当大的差距。 形式验证的特点决定了形式验证目前还不能脱离基于仿真的验证方法而独 第二章s o c 验证方法研究 立完成集成电路功能验证的任务。基于仿真的验证方法仍然是当前功能验证的主 流方法。但形式化验证的一些显著优点和基于仿真的验证方法的固有缺陷决定了 形式验证技术将越来越受到重视。目前，形式验证是基于仿真的验证方法的一个 有力的补充。 2 1 3 静态时序分析技术 目前，集成电路设计已经进入了深亚微米级。在器件的特征尺寸降到深亚微 米级的同时，器件的电学特性和物理特性也发生了很大的变化。器件本身固有延 迟大大减小，而互连线所引起的延迟在整个单元延迟中所占的比例越来越大，因 而时序不收敛是深亚微米集成电路设计中最常见的问题。 在深微米集成电路设计中，传统的验证方法使前端的逻辑设计与后端的物 理设计很难保持一致。在逻辑设计中，仿真验证后功能和时序都正确的网表，却 由于布线设计后芯片空间和连线的限制，造成互连引线延迟与逻辑设计中使用的 模型不一致，使得时序不再满足约束要求，导致逻辑设计和物理设计循环不收敛， 从而使设计周期大大加长【l 扪。因此，传统的验证方法在复杂的s o c 设计面前， 显得无能为力，而成为整个设计流程中的瓶颈。 静态时序分析是目前最好的解决问题的办法。它不仅可以根据设计规范的要 求对设计进行检查，同时还能对设计本身做全面的分析。静态时序分析是相对于 动态时序分析而言的。动态时序分析时不可能产生完备的测试向量，覆盖门级网 表中的每一条路径。因此在动态时序分析中，无法暴露一些路径上可能存在的时 序问题；而静态时序分析，可以方便地显示出所有路径的时序关系，因此逐步成 为集成电路设计界广泛认可的标准之一i l 酬。 具体来说，静态时序分析是分析和确认设计时序特性的方法，并不检查电路 的逻辑功能，速度很快，常与形式验证配合使用。时序分析工具将电路分解为许 多条路径，之后分别计算每条路径的延时，对照时序约束检查任何可能的时序违 规。可以检查建立时间、保持时间和各种延时的长度，能保证1 0 0 的覆盖纠1 7 j 。 从以上的讨论可以看出，各种验证技术都有其优点和局限性，它们分别被用 在验证的不同层次，每种验证技术所用的工具也不同。单一的技术和工具难以全 面解决验证问题，而需要一系列复杂的工具和技术，保证验证的全面性，最大可 能的减少设计错误的出现。 2 2s o c 验证层次 由于目前s o c 都采用自顶向下( t o p d o w n ) 的设计方法，验证工作是伴 第二章s o c 验证方法研究 随着设计同步进行的，而不是设计全部完成后才进行，所以相应于s o c 自顶向 下的设计层次，s o c 验证也有一个层次的划分。s o c 验证层次依次为：系统级、 门级、物理级等。 系统级验证：主要是验证系统的设计在功能上的正确性，它能发现设计初期 功能上的缺陷和错误，及时的解决早期的设计错误和缺陷等问题，具有十分重要 的意义。s o c 的系统级验证一般都需要搭建一个验证平台，验证平台一般用h d l 语言描述，在验证平台上例化待验证的s o c ( 称为d u t ，d e s i g nu n d e r t e s t ) ， 用c c + + 、h d l 等语言开发激励。激励编译后形成可执行代码，在相关仿真软 件的控制下，模拟代码在s o c 中的运行，从而可以验证芯片的各个功能能否正 确实现。系统级验证一般只验证芯片的功能，不考虑时序方面的问题。 门级验证：系统级验证通过后，设计工程师用e d a 工具对设计进行综合， 生成门级网表。对生成的结果进行形式验证并通过后，就要进行门级验证了。门 级验证使用的是和系统级验证相同的验证平台和激励，所不同的是，门级验证考 虑了综合后逻辑单元的延时，初步验证了时序方面的问题。有了系统级验证的保 证，门级验证在芯片功能上一般不会发现错误，错误一般出现在时序上，即一些 触发器的建立、保持时间不满足等。发现这些问题后，可以通过对门级网表进行 一定的修改，以满足触发器的时序要求，解决时序违规问题。 物理级验证：物理级验证是在s o c 设计完成布局布线后进行的。在硬件设 计中，需要考虑到电路的问题和工艺技术问题，所要分析和解决的问题包括时序、 信号完整性、串扰( c r o s s t a l k ) 、电迁移、功率分析等。在芯片设计中进行物理 验证是为了确保设计的具体实现不违反物理规则，物理验证包括设计规则检查 ( d r c ，d e s i g nr u l ec h e c k ) 、版图与原理图对照( l v s ，l a y o u tv e r s u ss c h e m a t i c ) 、 工艺天线效应分析( p r o c e s s a n t e n n ae f f e c t s a n a l y s i s ) 等1 1 引。 2 3s o c 验证工具 由于s o c 验证过程相当复杂，使用了多种不同的技术相互配合共同完成整 个系统的验证过程，所以需要用到多种e d a 工具。当前主流的e d a 工具厂商如 s y n o p s y s 、c a d e n c e 公司多年来一直致力于i c 设计和验证工具软件的开发，目前 已能提供涵盖全部设计层次和流程的功能强大、使用方便的e d a 工具软件。 这里简要介绍一下本课题中s o c 验证过程使用到的e d a 工具。 仿真工具n c v e r i l o g ：n c v e r i i o g 是c a d e n c e 公司推出的一款功能强大的仿 真软件，它能完成复杂的硬件电路的仿真，并提供多种灵活的选项控制仿真过程 的进行。本课题的s o c 仿真验证都是用n c v e r i i o g 完成的。即在一定的验证平 第二章s o c 验证方法研究 台下，用在它的控制和调度下模拟激励经编译后的代码在s o c 中的实际运行情 况，完成仿真验证过程。 调试工具d e b u s s y ：d e b u s s y 也是c a d e n c e 公司推出的工具，它适用于v e r i l o g h d l 和v h d l 两种硬件描述语言，能提供波形查看、原理图查看和追踪i 源代 码查看和追踪、有限状态机分析等功能。我们用它来完成验证过程中分析和找到 错误根源并提出解决方案的工作。可以用它来查看每次仿真验证后生成的整个仿 真过程的波形文件，追踪关心的信号和相关的r t l 级代码，分析并定位可能存 在的设计错误。 c c + + 编译工具c o d e w a r r i o r ：c o d e w a r r i o r 是一种流行的嵌入式c c + + 集成 开发环境。我们主要通过它对用c c + + 编写的测试激励进行调试并编译成可执行 代码，配合仿真验证过程的进行。 第三章3 2 位s o c 验证实例 3 1 验证流程设计 第三章3 2 位s o c 验证实例 验证并不是在设计完成后才要进行的工作，而是设计的一部分，s o c 的验证 工作贯穿整个设计流程。s o c 采用自顶向下的设计方法，相应的，它也采用自顶 向下的验证方法i 旧】。其验证层次包括系统级、门级、物理级等。图3 1 展示的是 针对本课题而设计并实际使用的s o c 验证流程。 设计工程师对已有的大量i p 进行集成，按照设计规范设计出一个复杂的系 统后，首先要进行的就是系统级验证。系统级验证决定着整个系统功能的正确与 否，它是整个验证过程的重中之中。系统级验证主要是对系统的功能进行验证， 验证各个子模块能否完成各自的功能并且能够在系统中协同工作。系统级验证常 采用仿真验证技术，验证平台可通过h d l 语言来搭建，激励常用c 语言和h d l 语言来设计，经编译器编译形成可执行代码后，在专用的仿真软件的控制下，模 拟代码在s o c 中运行的情况，并通过输出结果判断系统功能是否达到设计要求 【2 0 】 o 系统级验证如果发现问题，需要通过波形、代码查看和原理图查看等e d a 工具辅助判断问题的根源。如果判定是验证平台或激励有错误，就对它们进行修 改；如果判定是设计错误，就要立即通知设计工程师更改设计。以上修改完成后， 再次进行仿真验证，直到全部功能都正确为止。 系统级验证通过后，就可以对设计进行综合生成门级网表了。生成门级网表 后，需要对其进行形式验证。形式验证是为了检验综合得到的门级网表和综合前 设计的功能是否一致。它通过数学方法证明电路的正确性，速度快、覆盖率高， 经检验无错后再进行耗时的门级仿真，提高了工作效率。 形式验证通过后，需要对系统进行门级仿真。门级仿真使用的是和系统级仿 真相同的激励，所不同的是，门级仿真是在设计综合后进行的，引入了门的延迟， 考虑了时序的问题，可能会出现时序违规的情况。发现问题后，可通过对门级网 表进行小的修改，调整系统的时序，满足各个触发器的建立和保持时间要求【2 1 | 。 门级仿真速度慢，细节修改比较耗时，但有了系统级仿真通过的保证，出现问题 的地方不会很多，稍作调整，门级仿真就可顺利通过。 门级仿真通过后就进入布局布线阶段了。后端设计工程师使用专用工具进行 第三章3 2 位s o c 验证实例 细致的布局布线后得到系统的版图和标准延时文件。 图3 1 实际的s o c 验证流程图 接下来，利用标准延时文件和网表，用专用工具对系统进行静态时序分析。 静态时序分析是为了检查系统的时序是否满足要求。此时进行时序分析，考虑到 了门延时和布局布线延时，最接近电路的实际运行情况，是非常关键的一步。静 态时序分析发现错误，大多需要修改版图，少数情况还需要返回重新修改设计。 最后进行物理验证。物理验证包括设计规则检查( d r c ，d e s i g nr u l ec h e c k ) 、 版图与原理图对照( l v s ，l a y o u tv e r s u ss c h e m a t i c ) 、工艺天线效应分析( p r o c e s s a n t e n n ae f i e c t sa n a ly s i s ) 等。物理验证通过后，所有设计验证工作结束。 第三章3 2 位s o c 验证实例 在s o c 的整个设计验证过程中，要通过上述的各个层次和步骤中的多种验 证手段保证设计的正确性。在物理设计完成并通过各项检查分析后，就可以将设 计数据提交给芯片加工工厂流片了。 3 2 芯片总体架构和特点 本课题完成的是一款为传感器应用而设计的低成本、低功耗、高性能的 c o l d f i r ev l 内核3 2 位微处理器的验证，包含了以上完整的验证流程，综合使用 各种验证技术和方法完成验证过程，最终成功实现了流片。 下面，简单介绍一个下该处理器的架构和特点。图3 - 2 是芯片架构图。 c o l d f i r ev l 内核3 2 位中央处理单元： c o l d f i r e 内核c p u 最高工作频率可达5 0 m h z 工作电压2 7 v 到5 v ，工作温度4 0 0 c 到1 2 5 0 c 内置3 2 位乘法和加法单元，支持有符号数、无符号数和小数输入运算 集成了硬件整数除法器 片上存储器： 3 2 k b y t e sf l a s h 阵列，可实现在所有工作电压和温度下的读、写和擦除操作 1 6 k b y t e s 随机访问存储器( r a m ) 内设安全保护电路以防止对r a m 和f l a s h 内容的未授权访问 省电模式： 3 种低功耗停止模式( s t o pm o d e ) 降低功耗的等待模式( w a i tm o d e ) 可通过外设时钟使能寄存器关闭未使用模块( m o d u l e ) 的时钟从而减小电流 在s t o p 3 模式下唤醒处理器的典型时间只需6 微秒 时钟源选项： 内部时钟源( i c s ) 一内部时钟源模块包含一个由内部或外部参考控制的锁 频环( p l l ) ，支持c p u 频率从4 k h z 到5 0 m h z 系统保护： 看门狗保证处理器正常运行，复位后工作时钟为专用的1 k h z 内部时钟或总 第三章3 2 位s o c 验证实例 线时钟 低电压检测，通过复位或中断实现 非法代码和非法地址检测，通过可编程的复位或处理器异常响应实现 f l a s h 块保护从而防止意外的写或擦除 图3 - 2 芯片架构图 曩a 丹0 潮：c ：礤 p c - p i , 】：田：z c e 正厕二：! ：b i ：2 h - 湖二一l ：豇：z c e 硇0 11 j b o 二m = 玉0 汀 曼o 事 ；k b l 。c 葚：蕊c 孔0 i 1 0 ”：) 工= 工0 z 锚 置g ，的儿1 = ，z ：工3 暑 ，勰譬鐾謦嬲 外设： 除非特别说明，所有外设都工作在总线时钟域( 1 2 c p u 频率) a d c 一通道，1 2 位分辨率，2 5 微秒转换时间，有自动比较功能，内置1 7 m v 。c 温度传感器，可在w a i t 模式或s t o p 3 模式下工作 s c i 一1 6 位串行通信