（精密仪器及机械专业论文）电源网格快速建模与EDA工具的硬件加速技术研究.pdf

摘要 自从集成电路加工工艺进入超深亚微米时代以后，芯片的信号完整性问题变得越来越严 重，电源网格的设计质量是影响信号完整性的重要因素之一。随着芯片规模的增大，电源网 格中格点的数目急剧增加，这对电源网格设计的仿真效率提出了更高的要求。本文从两个角 度研究仿真效率问题，一是研究在传统e d a 工具软件环境中的电源网格的快速仿真模型： 二是将硬件加速技术引入e d a 工具并研究这种新技术在电源网格仿真中的应用。 电源网格上存在着三种主要的物理效应，其中压降效应和地弹反射效应影响信号的完整 性，电子迁移效应影响芯片设计的可靠性。本文讨论了压降效应和地弹反射效应的快速建模 方法，提出了一种快速估计电源网格金属面积占整个芯片面积比例的方法，将压降效应引入 m e m s 传感器的互连线，修正了相应的数学模型，降低了传感器的误差。 仿真工作消耗了芯片设计周期7 0 的时间，仿真速度一直以来都是芯片设计流程中的瓶 颈。迄今为止仿真系统一直沿用e d a 软件加通用计算机这种早期的计算机系统模式，本文 将软件的硬件加速技术引入仿真系统，并设计了晶体管级专用仿真电路用以执行相应e d a 软件的任务，大大提高了仿真速度。 本文首先研究了各种基本矩阵运算的硬件实现，然后研究了一种复杂矩阵运算一一块 s o r ( 块逐次超松弛) 迭代算法的硬件实现，最后针对电源网格的仿真设计了一种多重网格算 法的硬件电路。电源网格的数学模型是超巨大型矩阵，本文采用了矩阵分块技术处理电源网 格的仿真，该技术对其他类型的基于矩阵运算的仿真也具有一定的参考价值。实验表明，e d a 软件的硬件加速技术可以将仿真速度提高数个量级，如本文设计的硬件加速电路就比相应 e d a 软件的仿真速度提高了三个数量级。硬件加速是个庞大的技术领域，本文将这种技术引 入e d a 仿真领域，并尝试了硬件加速技术中的一种类型，全面引入硬件加速技术应该是e d a 的发展方向。 关键词：硬件加速技术，e d a 工具软件，压降效应，地弹反射效应，多重网格算法，块 s o r 迭代算法 a b s t r a c t w i t ht h ei ct e c h n o l o g yl e v e le n t e r i n gt h ev e r yd e e ps u bm i c r o ne r a , s i g n a li n t e g r i t yp r o b l e m i si n c r e a s i n g l ys e r i o u s t h eq u a l i t yo ft h ep o w e rg r i dd e s i g ni so n eo ft h em o s ti m p o r t a n tf a c t o r s i m p a c t i n gt h es i g n a li n t e g r i t y w i t ht h ec h i ps c a l ei n c r e a s i n g ，t h en u m b e ro fn o d e so np o w e rg r i d i n c r e a s e sr a p i d l y t h i sw o u l db eah i g hc r i t e r i o nt ot h er e q u i r e m e n to ft h ep o w e rg r i ds i m u l a t i o n s p e e d i nt h i sd i s s e r t a t i o n ，t h es i m u l a t i o ne f f i c i e n c yw o u l db ed i s c u s s e df r o mt w ov i e w p o i n t s o n e i st od or e s e a r c ho nt h ef a s ts i m u l a t i o nm o d e lo fp o w e rg r i di nt r a d i t i o n a le d at o o le n v i r o n m e n t t h eo t h e rj st oi n t r o d u c eh a r d w a r ea c c e l e r a t i o nt e c h n i q u et oe d at o o lf i e l da n dd or e s e a r c ho ni t s a p p l i c a t i o ni nt h ep o w e rg r i ds i m u l a t i o n t h e r ea r et h r e ep h y s i c a le f f e c t so nt h ep o w e rg r i d a m o n gt h e m ，i r - d r o pe f f e c ta n dg r o u n d b o u n c ee f f e c ti m p a c tt h es i g n a li n t e g r i t yw h i l ee l e c t r o m i g r a t i o ni m p a c t st h er e l i a b i l i t yo fv l s i d e s i g n t h ef a s tm o d e l i n gm e t h o d so fi r - d r o pe f f e c ta n dg r o u n db o u n c ee f f e c ta r ed i s c u s s e dh e r e ak i n do fm e t h o dh a sb e e ni n t r o d u c e d ，w h i c hc a l le s t i m a t et h er a t i oo fp o w e rg r i dm e t a la r e at o e n t i r ec h i pa r e aq u i c k l y i nc o n s i d e r a t i o no ft h ei r - d r o pe f f e c ti ni n t e r c o n n e c ta n a l y s i so fm e m s s e n s o rm e a s u r e m e n tc i r c u i t ，t h em a t h e m a t i e a lm o d e lh a sb e e nm o d i f i e ds ot h a tt h em e a s u r e m e n t e r r o ro f s e n s o ri sr e d u c e d s i m u l a t i o nw o u l dc o n s u m es e v e n t yp e r c e n to ft h ew h o l ec h i pd e s i g nc y c l e s i m u l a t i o ns p e e d i sa l w a y st h eb o r l e n e c ki nt h ec h i pd e s i g nf l o w n o w a d a y st h es i m u l a t i o ns y s t e mp a t t e r ni ss t i l l a c c o r d i n gt ot h eg e n e r a lc o m p u t e rp l u se d at 0 0 1 h e r et h es o f t w a r eh a r d w a r ea c c e l e r a t i o ni s i n t r o d u c e dt ot h es i m u l a t i o ne n v i r o n m e n ta n dt h es p e c i f i ch a r d w a r es i m u l a t i o nc i r c u i ti sr e a l i z e dt o e x e c u t et a s k sr e p l a c i n ge d at 0 0 1 t h i sw o u l di m p r o v et h es i m u l a t i o ns p e e dg r e a t l y f i r s t ，t h eh a r d w a r ei m p l e m e n t a t i o no fb a s i cm a t r i xc o m p u t a t i o ni sp r e s e n t e d t h e n ，t h e h a r d w a r ei m p l e m e n t a t i o no fac o m p l e xm a t r i xc o m p u t a t i o n b s o r ( b l o c ks u c c e s s i v eo v e r r e l a x a t i o n ) i t e r a t i v em e t h o di sd i s c u s s e d f i n a l l y , m u l t i - g r i dm e t h o di sh a r d w a r ei m p l e m e n t e d ， w h i c hi st h ea c c e l e r a t i o n a l g o r i t h m f o rp o w e rg r i ds i m u l a t i o n b e c a u s et h ep o w e rg r i d m a t h e m a t i c a lm o d e li st h eh u g em a t r i x ，t h em a t r i xp a r t i t i o na p p r o a c hi sg i v e nh e r e ，w h i c hh a st h e r e f e r e n c ev a l u et oa n yo t h e rt y p eo fm a t r i xc o m p u t a t i o nb a s e dc i r c u i ts i m u l a t i o n e x p e r i m e n t a l r e s u l t ss h o wt h a tt h eh a r d w a r ea c c e l e r a t i o no fe d at o o lc a ni m p r o v et h es i m u l a t i o ns p e e db y s e v e r a lo r d e r so fm a g n i t u d ee f f e c t i v e l y f o re x a m p l e ，t h eh a r d w a r ea c c e l e r a t i o ni m p l e m e n t a t i o ni n t h i sd i s s e r t a t i o nc a ni m p r o v et h r e eo r d e r so fm a g n i t u d e t h eh a r d w a r ea c c e l e r a t i o ni sa l a r g ef i e l d h e r ei ti si n t r o d u c e di n t oe d as i m u l a t i o nf i e l da n dak i n do f h a r d w a r ea c c e l e r a t i o ni si m p l e m e n t e d i n t r o d u c t i o no f h a r d w a r ea c c e l e r a t i o ni nf u l l - s c a l ew o u l db et h ee d ad e v e l o p m e n tt r e n d 合肥工业大学博士学位论文 k e y w o r d s ：h a r d w a r ea c c e l e r a t i o n , e d at o o l ，i r - d r o pe f f e c t ，g r o u n d b o u n c ee f f e c t ， m u l t i g r i da l g o r i t h m ，b l o c ks o ri t e r a t i o nm e t h o d 插图清单 图1 - 1 ( a ) 、( b ) 半导体工艺节点1 图1 2 特征尺寸与芯片工作频率关系2 图1 3 设计效率和生产制造能力的剪刀差2 图1 4s o c 设计方法学的主要内容3 图1 - 5 0 1 2 u r n 工艺剖面图( f u j i t s u ) 4 图1 6 不同工艺芯片延迟描述4 图1 7 全局互连模型的问题5 图1 8 信号的理想波形和扰动波形5 图1 9 芯片内部噪声6 图1 1 0 系统电源分布6 图1 1 1 电源网格7 图1 1 2 压降效应示意图8 图1 - 1 3 ( a ) 地弹反射效应影响信号质量的仿真波形图( b ) 地弹反射效应效应示意图1 0 图1 1 4 电子迁移效应原理1 0 图2 - 1电源网格布线图( a ) 交错式布线( b ) 网格布线1 8 图2 - 2 ( a ) 周边引线封装和( b ) 面阵列封装1 8 图2 33 x 3 网格点示意图1 9 图2 4 同步切换噪声示意图2 0 图2 - 5 ( a ) 非理想返回路径的同步切换噪声( b ) 集总模型的同步切换噪声2 1 图2 6 格点电流流入反相器示意图2 4 图2 7 峰值电流示意图一2 4 图2 8不同电压和不同电源环长度时两公式计算的误差2 6 图2 9 双t 二极管电荷测量电路图3 0 图2 1 0c 。( c l ，c 2 ) 的寄生效应图3 0 图2 11 双t 网络电荷测量等效电路( a ) e 为负半周( b ) e 为正半周3 l 图2 12 a c 与u 。的关系。3 3 ， 图2 1 3l - a c ( ；) 之间的关系3 4 u i 图3 1芯片仿真环境示意图3 5 图3 2 乘法器的两种硬件实现形式4 0 图3 3 ( a ) 矩阵求逆硬件实现流程( b ) 矩阵求逆硬件结构图4 4 图3 4 ( a ) 块矩阵加法的硬件实现流程( b ) 块矩阵加法的硬件结构图4 5 合肥工业大学博士学位论文 图3 5 ( a ) 块矩阵乘法的硬件实现流程( b ) 块矩阵乘法的硬件结构图4 6 图3 6 块矩阵求逆的硬件结构图4 7 图3 7 块l u 分解的基本状态机结构示意图4 9 图3 8 块l u 分解的硬件实现图5 0 图3 9 块u 矩阵求逆的状态转移图5 3 图3 1 0 块s o r 算法的硬件实现流程及状态机控制图5 8 图3 11块s o r 模块硬件结构图6 0 图3 1 2 除法中小数的放大缩小硬件实现流程。6 l 图3 1 3 两个4 x 4 矩阵的输入仿真波形图6 3 图3 1 44 x 4 矩阵求和结果的仿真波形图6 4 图3 1 5 第一组数据的矩阵乘法仿真波形图6 4 图3 1 6 第二组数据的硬件仿真波形图6 5 图3 1 7l u 分解仿真波形图6 7 图3 1 8u 阵求逆的仿真波形图6 8 图3 1 9 矩阵1 的硬件求逆波形图6 9 图3 2 0 矩阵2 的硬件求逆波形图7 0 图3 2 1 矩阵除法的硬件仿真波形图7 1 图3 2 2 块矩阵加法的硬件仿真波形图。7 3 图3 2 3 块矩阵乘法的硬件仿真波形图7 4 图3 2 4 块l u 分解的仿真波形图7 6 图3 2 5 块矩阵求逆的硬件仿真波形图7 7 图3 2 6 块s o r 迭代硬件仿真波形图8 0 图4 1 非规则电源网格示意图8 5 图4 2 二重网格算法流程图8 6 图4 3a m g 算法流程图8 8 图4 4a m g 算法流程图8 9 图4 5 ( a ) m g h a 数据流流程图f b ) m g h a 硬件结构框图。9 3 图4 6 限制矩阵示意图9 5 图4 7 限制算子的伪代码图9 6 图4 8 缩减的系统矩阵生成硬件流程图。9 7 图4 9 前光滑的硬件流程示意图9 8 图4 1 0 余数和算子的修正硬件实现流程图9 9 图4 1 1粗网格修正硬件实现流程图1 0 0 图4 1 2m g h a 系统的控制流结构图1 0 1 图4 1 3 控制状态机的基本结构图1 0 2 图4 1 4 图4 1 5 图4 1 6 图4 1 7 图4 1 8 图4 1 9 图4 2 0 图4 2 1 图4 2 2 图4 2 3 图4 2 4 图4 2 5 矩阵的内存地址映射1 0 2 矩阵存储示意图1 0 3 块矩阵存储示意图1 0 4 f p g a 开发板图1 0 5 粗网格矩阵硬件仿真波形图1 0 6 前光滑硬件仿真波形图1 0 7 d h 值的硬件仿真波形图1 0 8 残差生成的硬件仿真波形图。1 0 9 粗网格修正硬件仿真波形图1 1 0 后光滑过程硬件仿真波形图1 1 1 f p g a 内部r a m 的数值示意图1 1 2 硬，软件周期数曲线图。1 1 2 表1 1 表3 1 表3 2 表4 - l 表4 2 表格清单 近几年芯片电源功耗和功耗分布8 l 矩阵和u 矩阵的求逆次序4 2 s o r 与块s o r 算法的平均误差比5 5 硬件运行和软件运行周期数之比1 1 2 多重网格算法硬件模块所占资源1 1 3 独创性声明 本人声明所早交的学位论文是本人在导师指导r 进行的研究工作及取得的研究成果。据我 所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究 成果，也不包含为获得 金世王、业盔堂或其他教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。 学位论文作者签名：互肠 签字日期：五刀年2 月7 日 学位论文版权使用授权书 本学位论文作者完全了解盒目b 三 ：些盔堂有关保留、使用学位论文的规定，有权保留并向 国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅利借阅。本人授权金胆工些 烂可以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫 描等复制手段保存、汇编学位论文。 ( 呆密的学位论文在解密后适用本授权书) 学位论文作者签名 以豇 签字目期：现彳年肛月7 日 学位论文作者毕业去向 作单传 导师签名 毳陀 签字日期知彳年z 月7 目 电话 邮编 致谢 首先，我要衷一t s , 地感谢我的导师高明伦教授，在我六年的硕博连读学习期间，高老师给 了我极大的支持和帮助。高老师渊博的知识、睿智的思想、严谨的治学态度激励着我不断的 探索：高老师宽广坦荡的胸怀、高风亮节的人格、亦师亦友的长者风范感染着我。在我攻读 博士学位期间，潘剑宏副教授对我的工作给予了精心指导，对我的生活给予了充分的关心和 帮助，在此表示衷心的感谢。 特别感谢马亮同学和杜福慧同学在论文实验上的帮助，论文中的很多实验都凝聚着两位 同学的心血。 感谢合肥工业大学微电子设计研究所的张多利老师、邓红辉老师、贾靖华老师、林微老 师和胡剑同志，感谢你们在我的论文期间帮我分担了大量的事务工作。 感谢詹文法老师、杜高明同学、黄正峰老师、蔡靖青同志、尹勇生老师、程作仁博士、 宋宇鲲同学和梁上泉同学在研究中的帮助与建议。感谢胡永华老师、刘聪老师、张溯老师、 王晓蕾老师、杨羽老师在日常生活中的帮助。 感谢南京大学微电子设计研究所的李丽老师、何书专老师、李伟老师的帮助。 感谢合肥工业大学微电子设计研究所和合肥工大先行微电子有限公司所有同事和同学们 的帮助。 感谢我的父母与岳父母在我生活中无微不至的照顾。 尤其感谢我的爱人朱晓春女士的理解、关心与支持。 谨以此文献给所有关心、支持与帮助过我的人。 王锐 2 0 0 6 年1 0 月 第一章绪论 1 1 微电子技术的发展背景 自1 9 4 7 年晶体管的发明和1 9 5 8 年第一块集成电路诞生以来，集成电路的发展经历了小 规模集成( s s i ) 、中规模集成( m s i ) 、大规模集成( l s i ) 阶段，现已进入超大规模( v l s i ) 、 和甚大规模( u l s i ) 时代。其发展速度和对人类生产生活的影响都是科学技术史上空前的， 它是信息技术的基石。集成电路制造业的发展基本遵从摩尔定律，即芯片复杂度每1 8 个月翻 一番，图1 - 1 1 1 2 描述了半导体特征尺寸的发展和进步，随着特征尺寸的缩小，芯片的最高 频率也不断提高，到9 0 n m 工艺时，理论上可以得到1 0 g h z 的工作频率( 如图1 2 ) ，芯片 功能也越来越强大。随着集成电路产业的发展，集成电路设计能力远低于芯片制造能力( 如 图1 - 3 ) ，i p 重用和s o c 集成方法学的出现是解决这个矛盾的有效方法，美国d a t a q u e s t 全 球半导体首席分析师j i mt u l l y 指出，i p 核重用是缩小这种“设计间距”唯一有效的方法。 如果没有它，半导体生产商和o e m ( o r i g i n a le q u i p m e n tm a n u f a c t u r e r ) 供应商根本无法达到 今天的水平。 m f “a m mm i t a l i a , d ) 骨u h 轴c 删1e w 1 ) * w , m 嘲 埘口n f 州囟抽肿m 一 坶v p 坼k “e m 州 p t 卅 焉妒印“” 慧p ”4 “”“哪 自d 女* p i # h f 黼j 姚蝴啦 垂 垂 錾 ( a ) “岬” 、 ( b ) 图1 1 ( 6 t ) 、( b ) 半导体工艺节点 2 台肥工业大学博士学位论文 图卜2 特征尺寸与芯片工作频率关系 y e a r 图卜3 设计效率和生产制造能力的剪刀差 s o c ( s y s t e m o n _ a c h i p ) 是微电子技术发展的一个新的里程碑 3 】，s o c 系统将原来由许多 芯片完成的功能，集中到一块芯片中完成。图1 - 4 为s o c 设计方法学的主要内容 4 】。s o c 设计方法学引起了新的技术革命，也出现了许多新的技术和问题，比如：软硬件协同设计验 证技术、i p 复用技术和s o c 物理设计中若干关键问题。随着制造工艺进入超深亚微米工艺 阶段，s o c 中集成了数以亿计的晶体管，芯片的物理效应成为非常关键的问题。 第一章绪论 际磊翮 l 整苎蕉鲞l 图1 4 s o c 设计方法学的主要内容 1 2 深亚微米及更高工艺阶段的微电子设计面临的问题 以布尔代数为基本理论基础的现代数字集成电路设计技术面向的是系统的功能设计。布 尔代数定义的各种基本逻辑运算所描述的是一个系统的输出对输入的逻辑关系。这种逻辑关 系以一组包含01 和1 。两个基本逻辑值的逻辑向量来表示。现代集成电路设计的核心问题就 是解决如何准确地实现这种用二值逻辑确定的系统功能，或者说找到一组正确描述系统功能 的逻辑表达式。显然，在具体实现中采取哪种实现方法在逻辑表达式中没有表示。但是这一 高度抽象并在过去几十年中对集成电路技术的发展起了关键作用的理论，在集成电路丁艺跨 入深亚微米之后显露出明显的不足，因为它无法描述连线延迟对电路功能的影响。连线延迟 在深亚微米集成电路中对信号的传输起主导作用，这意味着一个逻辑概念正确的电子器件 网络会山 二连线延迟的影响而变得不再止确了。图1 5 所示是采用0 1 2 u m 工艺的芯片的剖面， 从图中可以很清晰地看到内部的7 层金属连线。不同_ l 艺下的芯片延迟描述可见图1 6 。 o 2 5 u m1 ：艺时，由互连线效应导致的延时为3 0 ：0 1 8 u m 工艺时，由互连线效应导致的延 时为5 0 ；0 0 9 u m 【艺时，由互连线效应导致的延时超过8 0 ，进入深亚微米t 艺阶段以后， 芯片物理设计的重点就转移到芯片的内部互连一了。 厂，i r，；l厂，i 圆 圆 圈，iti 4 合肥工业大学博士学位论文 图1 50 1 2 u m 工艺剖面图( f u j i t s u ) 图i 一6 不同工艺芯片延迟描述 在1 9 9 0 年，b a k o g l u 第一次在讨论数字系统的电气性能时预计随着特征尺寸越来越小和 集成度越来越高，芯片的互连将成为决定速度、功耗和电路大小的一个重要因素 5 】。随后许 多人对互连特别是全局互连线( g l o b a li n t e r c o n n e c t ) 进行了研究。互连线上的参数都是寄生 参数( 分布参数) ，这些参数的描述可以简单地用集总参数模型( 1 u m p e dm o d e l ) 表达，也可以 用分布参数表达，这取决于精度的要求。早期用集总参数是由于器件参数远大于导线参数， 总延迟主要由器件参数决定，因此导线不需要精确描述。现在互连上的电阻不能忽略不计， 总延迟由导线参数决定，因此集总参数已经不能正确描述互连延迟，需要采用分布式模型。 全局互连线可以按照图1 7 分为全局信号线、全局时钟线和全局电源线三类 6 】。本文将研究 全局电源线上发生的物理效应，讨论电源分布网络模型的建立和仿真技术。 第一章绪论 1 3 信号完整性问题 图卜7 全局互连模型的问题 信号完整性是指信号形状的质量 7 】。在信号传输过程中，信号形状的质量通常会受到一 定程度的破坏，因此，集成电路中的信号完整性特指信号在传输过程中的完好程度。优良的 信号完整性意味着电路功能的保持。相反，若信号出现毛刺、误触发、振荡等问题，将引起 不可预测的信号跳变，导致数据丢失，甚至系统异常。图1 8 是信号的理想波形与受扰波形 示意图。中间的实线是信号跳变沿的理想情况，两条虚线是晶体管处于放大区时受到干扰后 造成的边沿扰动。其中一个沿提前到达电压阈值，另一个则推迟到达闽值，这都破坏了正常 时序。 卜。 。一 ； 。! j 、； 奄 图1 8 信号的理想波形和扰动波形 信号完整性问题将导致信号的延迟变得不确定，从而造成逻辑错误，使可靠性、可制造 性和系统性能降低。相对于模拟电路而言，数字电路的优点在于：当信号处于两个稳态“0 ” 和“l ”时不易受到干扰，但是当电平在两个稳态之间翻转时就进入过渡态，是线性放大区， 很容易受到干扰。低频时稳态时间区间远大于过渡态时问区间，因此电路相对稳定，随着工 作频率的提高，翻转次数越来越多，放大区时间所占比例越来越大，模拟电路的性质越来越 6 合肥工业大学博士学位论文 明显，电路也越来越容易受干扰，信号完整性问题也越加突出。影响互连线上的信号完整性 的因素很多，包括串扰( c r o s s t a l k ) 问题、压降效应( i r - d r o p ) 、地弹反射效应( g r o u n db o u n c e ) ， 热电子效应( h o t - e l e c t r o ne f f e c t ) 等。这些效应之间相互联系，共同影响芯片的信号完整性 9 】。芯片内部的噪声如图1 - 9 所示，影响信号线的主要是串扰，串扰是由两条邻近的互连线 之间的信号耦合造成的，它是影响信号完整性的首要因素。压降效应和地弹反射效应一般发 生在电源线，产生电源噪声。据s i m p l e x 公司( 已被c a d e n c e 公司收购) 统计，在最近对 5 0 个超深亚微米设计案例的调查中发现有7 5 的设计在流片之前有电源网格问题，需要进行 布局修正，而2 0 的设计则有致命错误【8 】。忽视这个问题会造成整个项目的失败。 1 4 电源网格问题 图1 9 芯片内部噪声 电源网格上的噪声问题一直是整个系统的设计难点，尤其当今普遍采用低电压、低功耗 设计系统，随着工作电压的降低，噪声问题更加突出，瑞典皇家工学院的h a n n ut e n h u n e n 教授给出了系统级电源分布模型 9 】，如图1 1 0 。 p o w e r s u 坤l y 图1 1 0 系统电源分布 对于一个完整的系统，电源分布网络像一个树型结构，网络上存在着电容、电感和电阻 第一章绪论 7 系统的电源和地通常是对称的，可以使用旁路电容降低由于交流电流造成的尖峰电压。 在芯片内部，每层的电源分布由许多等长的具有固定间距( p i t c h ) 的电源线( t r a c k ) 组 成。第一层金属纵横交叉组成颗粒度较细的电源网格，而上层金属则组成颗粒度较粗的网格， 这些网格通称为电源网格( p o w e r g r i d ) ，如图1 1 i 所示。 图1 1 1 电源网格 片上电源网格的特点是： 电源网格的规模非常大，目前复杂s o c 芯片中动辄存在上千万个电源网格点； 电源网格结构非常复杂，根据拓扑形状不同，通常的结构可分为：网格形、树形、 环形、平面形：而根据封装不同，可分为：周边引线封装和面阵列封装两种封装结 构； 电源网格上的许多问题在设计阶段的早期无法预计，比如：结构、尺寸、最终版图 形状和封装参数，每个模块的寄生参数和电流特性在设计的后期才能得到； 版图后仿真耗时巨大； 片上退耦电容的设计非常复杂。 电源线上的压降效应( i r - d r o p l 、地弹反射( g r o u n db o u n c e ) 和电子迁移效应 ( e l e c t r o - m i g r a t i o n ) 是电源网格中芯片性能的三大因素【8 】。其中，压降效应造成工作电压的降 低，地弹反射会产生电源噪声，而电子迁移效应会造成芯片的可靠性降低。随着工艺尺寸的 减小，尖峰电流对电源电压的影响成指数增长，如果工艺尺寸减小1 s ，则d i d t 对电源电压 的影响将为s 4 【1 0 。同样，如果电源完整性不好，1 0 的电源电压波动将造成1 5 的时序抖 动，导致芯片失效。在低功耗设计中，经常采用门控时钟技术来降低功耗，但是当门控时钟 控制的功能单元开始工作时，电源网格上l d i d t 的噪声将会变大。表卜1 是芯片内部电源分 布的预测【l 】，可以看到，工作电压将逐年降低，到2 0 1 3 年，最低电源电压可以达到0 6 v ， 这将大大降低电压的噪声容限。 8 合肥工业大学博士学位论文 表卜1 近几年芯片电源功耗和功耗分布 l 二l l2 0 0 7l f 瓣l i j 2 0 1 2l ， d p 。4 m 脚 删叠佣删i 辅坤 i 6 5 j ，靳 l 非翘 l 靳 l 翦 m p u d $ 1 c ? m 1 棚j 磐m ，毋 如糟时 第l 卵盯 4 d 靳靶 姗用刺囟* 神删 甜玎拈 口坩n妇 a m 霄s 础, a v 确0 颦t ，聍 f 埘抽融十州辄酬 1 , 1。 t 0mm t 0 o j 0 9 墙舯嘶h 蚴强恻l 0 9 f o - q0 8 i o m0 8 0 70 70 70 6 敲h 口b k h 髂b m 秣l b k 拜m 岫确w w m “g m t 6 7 1 8 0 1 9 8m1 9 8t 9 6t 9 8 瀚嚣黝巍黧嚣黧凌撼 3 e3 1 03 o，1 03 1 03 1 03 伯3 1 0 抽0 畿怒器勰黑勰 0 5 40 o 玑“ 0 6 0 6 4垂6 40 6 4o 6 6 0 曲用 鲋蜷，0 4 1 1 11 1 6 t g1 1 9 2 51 3 7 麓淼臻戮黧恶黧麓蕊 t 4 0 柚，4 81 4 01 柏 柏，柏1 4 01 4 0 絮慧鬣勰畿滗霪嚣。 0 e 5o ，孙0 m乱糟嘣4 8 5 m 8 9o 。9 8 5 蜘椰p “种娟曲枷- 鄙 2 m3 曲3 03 m 3 m3 m3 冉3 o 脚胁玎训h 翩埘母口黼括耐咖删埘删撕触舾删幽咖 作为芯片的两个全局互连线网络之一的电源网格( 另一个是时钟网络) 是目前超深亚微 米设计和纳米设计理论研究的热点，电源网格的完整性问题( p i ，p o w e ri n t e g r i t y ) 是否能够 被合理解决不仅影响芯片的功能时序，也会影响芯片制造的成品率。 下面介绍一下三种效应的概念。 1 4 1 压降效应( i r - d r o pe f f e c t ) 压降效应是电源网格影响信号完接性的最重要因素之一，从0 1 8 p r n 工艺开始，电源网 格的压降效应就显著影响着芯片的时序，进入o 1 3 t m 后更加严重【1 1 。 当电流流经非零电阻的电源网格时就会发生压降效应：电流从电源p a d 流入，经过电源 网格加载到每个基本单元上，由于电源线上存在着电阻，电流在电源线两端产生压降：每个 单元的电源端到电源p a d 的距离不同，压降也不同，从而产生了压降效应 1 2 】。压降效应如 图1 1 2 所示。 ：船j 盘”1 “”“”“。媳翟：冀：嚣；删怒i * 。j 嚣岔j j 嚣“” 图卜1 2 压降效应示意图 i r d r o p 电压降导致下一级单元的栅电压减小，电源线的噪声容限降低，而不同单元的 i r d r o p 电压降不同将导致各基本单元的工作电压不同，从而造成各种问题，如时序错位 第一章绪论 9 ( s k e w ) 。在时序错位问题中，时钟网络时序与信号时序的错位危害最大，它或者减小数据 的保持时间，或者减小数据的建立时间，都会造成数据信号向下一级传输时的不确定性。随 着器件几何尺寸变小，电源导线和地导线的阻抗相对增加，压降效应对芯片的信号时序的影 响会进一步恶化。另外，在低工作电压的情况下，工作电压的每一次微小下调都会进一步放 大压降效应的作用。根据c a d e n c e 公司的调查，芯片工作电压从1 7 v 下降到1 6 v 时。仅 i r d r o p 电压降一项就会导致时延发生5 0 甚至更多的变化。在采用0 1 8 p m 以及更先进工艺 的设计失败案例中有2 0 是由于电源网格的压降效应造成的 5 。随着工艺技术的提高，芯片 特征尺寸的减小，互连线的截面积变小，同时长度变大，导致互连线的电阻增大；同时随着 电路规模的增大，互连线上的单位时间流过的电流增大，导致互连线上的电压降越来越大。 降低芯片的工作电压是一种有效的低功耗设计手段，但是工作电压的降低导致其噪声容限的 降低，同样数值的互连线压降对工作电压的比例相对变大，对芯片影响也更大。 降低i r - d r o p 电压降的方法很多，但是都会产生副作用。最常见的情况是：增大导线截 面积将导致导线表面积增大，从而增大电容效应，这使得网格的动态性能( 如地弹反射效应) 变差。进入超深亚微米时代后，不断地研究新方法，更准确地评估压降效应，更有效地减小 其影响正在成为一个越来越富于挑战性的课题。 压降效应不仅仅发生在芯片级和板级，也会发生在系统级，比如：电机电路在1 0 0 马力 上连线电阻达到o 2 5 0 h m ，在2 5 马力时达到1 5 0 h m ，因此压降效应会使5 0 0 v 的电机产生 5 - 1 0 ( 2 5 5 0 v ) 的压降1 11 1 。因此压降效应的研究将具有广泛意义。 1 4 2 地弹反射效应( g r o u n db o u n c ee f f e c t ) 地弹反射是一种源自逻辑电路而产生的电源噪声，大多发生在大量信号同时翻转的时候， 其原理以及对信号质量的影响见图1 - 1 3 ( a ) 、( b ) 1 5 。图1 - 1 3 ( a ) 中由于地弹反射效应的 缘故，输出信号产生了不规则的扰动，降低了输出信号的质量。图1 - 1 3 ( b ) 中5 - - 个门同时导 通闭合，连接三个门的电阻上将同时有三个门的瞬态电流流过，从而在电阻接地端产生一个 大电流。根据公式2 心罢，地线上将产生一个扰动电压，门的翻转速度越快，电流 的切换速度也越快，扰动电压也越大，这里p 曲表示地弹反射造成的扰动电压，0 是地线的 硪 有效电感，n 是同时切换的驱动源数目，d t 是每个驱动源的峰值切换电流的微分。 地弹反射效应是瞬态效应，只在门电路切换的时候发生。对于c m o s 电路来说，电路翻 转时的瞬间短路电流既会造成电源反弹效应( p o w e rb o u n c e ) 也会造成地弹反射效应( g o u n d b o c c e ) ，如图1 1 3 ( b ) 所示。 l o 合肥工业大学博士学位论文 图1 1 3( a ) 地弹反射效应影响信号质量的仿真波形图( b ) 地弹反射效应效应示意图 1 4 3 电子迁移效应( e l e c t r o m i g r a t i o n ) 电子迁移是指载流子的流动导致金属表面离子移动的现象。在电流强度很高的导体中， 载流子的流动会带给表面的金属离子一个动量，使离子脱离金属表面晶格四处流窜，结果就 导致金属导线表面上形成坑洞或土丘。如图1 1 4 所示，f t o t a l = f d i r e e t + f w i n d ，其中f d i r e e t 是电场方向，f w i n d 是载流子的动量转移方向，电子迁移效应( f t o t a l ) 是这两种力共同作用 的结果。 图1 1 4 电子迁移效应原理 电子