（微电子学与固体电子学专业论文）pdp扫描电极驱动芯片的研制.pdf

摘要： 本文从等离子体显示器扫描电极电蹄的工作原理出发，结合n e c 公司的扫描 芯片岬d 1 6 3 0 5 ，设计高压电极驱动芯片。分析了扫描：芯片中的几块主要电路的组 成及其功能；考虑到高、低压器件在工艺上的兼容性问题，设计了工艺结构和1 艺流程，定量计算了为实现高压驰动，所需的工艺参数值：根据制定的设计规则 完成了版图设计；用硬件描述语言设计了通用测试信号源。 。本文完成了扫描电极驱动芯片的电路分析和版图设计，并对其实现 艺技术 进行了较深入的探讨，为实现高压驱动芯片寻找了有利的突破口对实现我国p d p 国产化具有重要的意义。、j a b sl r a c t ： b a s e do nt h em e c h a n i s mo 【1 s c a n n i n ge l e c t r o d ew o r k i n g ，r e f e r e n c et ol h e c h i pd e s i g n e db yn e en a m e d 旧d 1 6 3 0 5 d e s ig n e dl h eh i g hb r e a k d o w nv o l t a g e d r iv e l c h p a n ajy z e dt h ec l l a f e i cl e to tt h es e a n n i n gc h i p ：c o n s i d e r i n gt h e c o m p a t i b i l i t y o fl o wv o 】ia g ed e v i m ew i t h h i g hv 0 1 t a g ed e v i c e ，t h e t e c h n 0 1 0 9 ys t r u c t u r ea n df 1 0 ww e t sd e s i g n e d ，a n dt h et e c h n 0 1 0 9 yp a r a m e t e r w a sc a l c u l a t e di nq u a n t i t yi 、o r t h ed e m a n do fh i g hv o l r a g e ：t h e nt h e1 a y o u t w a sa c c o m p l i s h e d ：a t 】a s tr 、a e n e r a t e s ts o u r c ew a sd e s f g n e dw i t ht h et 0 0 1 s o fv h d l t h ec i r c u i ta n dl a y o u id e s i g nw a sc o m p l e t e ，a n dt h et e c h n 0 1 0 9 yw a s s t u d ie df u r t h e r ，w h i c hs e a t l c h e dab r e a k t h r o u g hf o rd e s i g n i n gh i g hv o ll a g e c h i p a n d i th a sag r e a ti 1 1 f 】u e n c eo nm a k i n go u r o w np d p 第一章绪论 第一章绪论 1 1引言 等离子体平板显示器( p l a s m ad js p l a yp a n e i ) 是一种跨世纪的新型显示器， 它是一种利用气体放电的显示装置。它采用了大量的等离子管排列在一起构成屏 幕，每个等离子管作为一个像素，其内部都充有氖氙气体。当在管的电极问加上 高压后，其中的气体会产生紫外光，从而激励平板显示屏上的红绿蓝三基色荧光 粉发出可见光。通过这些像素的明暗和颜色变化组合，就产生了各种灰度和色彩 的图像。 等离子显示器与传统的c 【显示器利l c d 液晶显示器相比具有更高的技术优 势，表现在： 1 与c r t 显示屏相比： ( 1 ) p d p 显示屏的体积更小、重量更轻，而且无x 射线辐射。 t 2 ) 由于p d p 各个发光单冗的结构完全相同，因此不会出现显像管常见的图像 的几何变形。 ( 3 ) p d p 屏幕亮度非常均匀没有亮区和暗区；而传统显像管的亮度脐 幕中心总是比四周亮度要高一些。 ( 4 ) p o p 不会受磁场的影响，具有更好| f 勺环境适应能力。 ( 5 ) p d p 屏幕不存在聚焦的问题，l 蜀此，显像管某些区域因聚焦不良或年月已 久开始散焦的问题得以解决，不会产生最像管的色彩漂移现象。 ( 6 ) 表面平直使大屏幕边用处的失真和色纯度变化得到彻底改善。 2 与l c d 液晶显示屏相比： 1 1 ) p d p 显示亮度高，屏幕亮度l 岛边1 5 0 1 ，u x ，i 到此i j 以在明亮的环境之一f 欣赏 火画面的视讯节目。 ( 2 ) p o p 视野丌阔，p o p 的视角高达16 0 度，而液晶显示屏视角只有1 4 0 度t i 右，无浊! j ，d j ) 的效果比拟。 ( 3 ) p d p 更容易实现大屏幕 i 示。 n i 因为上述优点，彩色p 1 ) i 叫每柏：数字式大屏幕壁挂咆视、高清晰度电视、汁 算机工作站和多媒体显示等领域形成i 丁a ：v s 应用m 场。预测在2 0 0 3 年，彩色p p 产业将随着p d p 制造成本f 内f 晰，进入高速发展阶段。 与传统显示器相比，p d p 加r 卜能1 的优势是毋席霞疑l j ，在, t o 英寸至6 ( 】英、j 屏幕尺寸范h 习内可以说没有利r ，仇讨最大的问题足性能价格比低，整机价捕 居高f ih 而p d i ，整机成木的5 ( ) 7 【) 存其电路系统，余在显示屏本身。 p d p 扫描电极驱动芯片n 勺研制 根据国外经验，显示屏本身在亮度、功耗、分辨率等方面的缺陷在一定程度 上可以用专门设计的电路来弥补。因此，研制高集成度、低成本、高性能的p d ， 电路系统是实现p d p 商品化的瓶颈，而其中核心电路的集成化是降低p d p 成本和 提高p d p 性能的关键。 1 2 研制扫描电 及驱动j 卷片的意义 研制我国自行设计生产的扫描电极驱动芯片，主要是基于以下几点原因考虑 的： 1 价格对于p d p 产品的市场前景至关重要。目前，4 2 英寸p d p 的价格约为1 0 0 万f 1 元，市场主要在商用和公共信息显示方面。要想打开家庭用户的市场，其价 格必须再有较大幅度的降低。 在p d p 总成本中，显示屏和驱动电路的成本基本上各占三分之一。对显示屏 本身，可以通过提高加工工艺的精度和一致性来降低成本；对驱动电路则需要通 过减小电路体积和复杂度来降低成本。 2 p d p 电极驱动电路完成了将处理后的数据信号由t t l 电平转化成高压信号的 功能。这部分电路工作电压高( 1 8 0 r ) 、电路舰模大( 4 8 0 路高压输出) ，随着p d 1 分辨率的不断提高，它将变得越来越复杂。 因此将这部分电路进行集成化对于整机电路体积的下降和可靠性的提高，都 非常重要。 3 目前在p d p 中所使用的高压驱动：出片几乎都是国外各公司丌发的专用集成 电路如同本n e c 公司的扫描驱动芯片 d 1 6 3 0 5 ；美国f i 公司的扫描驱动芯片 s n 7 5 5 8 5 4 、s n 7 5 5 8 6 0 等。我国在p d p 的高j 压驱动领域尚处于移j 级阶段没有定型 的商品化产品出现，需要购买国外产品来满足吲内需求。但是，国外生产的这些 ：奋片价格昂贵，抑制了国产p d p 价格的】i l 坪，从而为我旧p d p 的囤产化带来了极 火的障碍。 以上种种原因使得研制我因自己尘j 。的i ) 1 ) 1 1 高胍驱动集成f 乜路- i 一分必要。 1 3水沦文的i ：。婴i i j 究内容与安排 水论文的il 杯足完成 i 扪i l l 板t ：1 胍姒，山芯的世汁。j 川l f l o - l - - 要山奔年技术 m j _ 盘f ：ji - h , i l u 极高肌驱动芯片的 u 蝌分析刷模拟仿n 、l ：“胍器什i ：艺绌构删 i ：艺参数波引、版吲1 盐汁及j li ) r c 校聆、f i ：盥进制汁数措做成| | f j 测试竹l j 源l u 蹄 设汁。 本沦文所作的主要工作包括以f j d 个，j ： 第一章绪论 第二章，以富士通公司4 2 英寸p d p 显示器为例，简述了表面放电式a c p d p 的工作原理和驱动方法；并对扫描电极驱动芯片进行了概要性的介绍。 第三章，对p d p 扫描芯片进行了全面的解剖分析。从扫描芯片所要完成的功 能出发，对输入缓冲电路、输入输出电路、移位寄存器与锁存器单元电路和高压 输出电路的线路结构进行了详细的分析。 第四章，设计了高、低压兼容的工艺结构；确定了工艺流程；计算了在此特 定工艺结构下的工艺参数，以满足芯片的性能要求。 第五章，制定设计规则：分析电路的布局布线；进行芯片的版图设计。 第六章，分析驱动电路的信号要求，用f p g a 设计了测试信号源电路，生成了 电平转换电路的控制波形及扫描芯片的测试波形。 p d p 扫描电极驱动芯片的州制 第二章p d p 的工作原理 2 1单极板a c 型彩色p d p 的工作原理 p d p 按工作方式不同可分为直流型等离子体显示( d c p d p ) 和交流型等离子 体显示( a cp d p ) 两大类。d c p d p 气体放电方向是围定的，电极与气体直接接触； a c p d i ，的放电方向是交替的，电极上覆盖介质层。另有一种称作交直流混合型等 离子体显示( a c d c 混合型p d p ) ，是利用交流放电作引火的d c - p d p 或利用直流放 电选址的a c p d p 。目前用于研究开发彩色p d p 技术的主要由三种类型，即单极板 式( 有称表面放电式) a c p d p 、双极板式( 又称对向放电式) a c p d p 以及脉冲存 储式d c p d p 。下面主要介绍一下表面放电式a cp d p 的结构和驱动电路。 2 1 1 表面放电式a c p d p 结构 以富士通公司的显示器为例，图2 1 是表面放电式彩色a c p d p 放电单元的王 电极结构。 介 l 划2 1表而放l b 彩色| ) d p 放i b 单元的结构 图中条形的寻址电极a ( 又称数据电橄) 垂直于纸面，是金属电极；扫描电极 y 和维持电极x ( 合称为显示电极) 相互甲行，它们实际上与寻址电极正交，这点 与图2 1 中所画的略有不同，在图2 2 p 表示得比较清楚。出于显示电极位于前 基板上，不能妨碍透光性，必须用透明电极。一般透明电极的电阻比较大，为减 少电极上的压降，在显示电极中加了金属辅助电极( 总线电极) 。 障壁宽度约为3 0 7 0 1 l m ，高1 0 0 一1 5 0 帅，用于在前后基板之间提供支撑，障壁 之f 自n 氽了红、绿、蓝三色荧光粉。障壁同时形成显示单元的放电空间，并防止显 第二章p d p 的工作原理 示单元之间的光、电串扰。 图2 2a cp d p 立体结构 2 1 2 表面放电式a c p d p 的驱动方法 表面放电式a c p d p 放电单元的寻址过程包括五步如图2 3 所示。 第一步：擦除剩余电荷第二步：建立壁电荷 第四步：写数据 1 8 0 vo v o v3 0 0 v 第三步：擦除部分 一一壁电荷一一一一 ：l o o vo v l 一一一掣一一一一一i i 一一一q y 一一一一一 第无步：维持 o v1 8 0 v 维持 1 8 0 vo v 图2 3 表面放l u 式a c p d i 寻址过群 第一步首在先维持电极上加擦除脉冲，进行全屏擦除，消除前一显示期的 影响，使所有像素达到同一状态。第二步，给所有扫描电极加上写脉冲，进行全 萼夏黟殪 蝴 ，瞰 削 就 崦 眯 荧 址 尹善 军一虿一虿一军一 p d p 扫描电扳驱动芯片的研制 屏写操作。由于此时维持电极和寻址电极均为零电位，因而在维持电极和荧光粉 的表面将形成壁电荷，使全部放电单元有相同的壁电荷初始条件。第三步，再次 在维持电极加擦除脉冲，进行全屏擦除操作，以清除维持电极表面的壁电荷。第 四步，顺序寻址，在需要发光的放电单元所对应的寻址电极上加寻址脉冲，这一 行的扫描电极上加与寻址脉冲同步的扫描脉冲( 负脉冲) ，出于此前荧光粉和扫描 电极表面已建有壁电荷因而仅需在寻址电极上加很低的电压( 约6 0 v ) 就可点燃 像素。第五步，全屏维持，在维持电极和扫描电极上施加交替的维持脉冲。以上 第一、二、三、四步称为寻址时段，第血步称为维持时段；也有人将第一、二、 三步称作引火期，第四步称为寻址期，第五步称为维持期。 以上这种寻址与维持发光在不同时间进行的方法即寻址显示分离 ( a d d r e s s d i s p l a y s e p a r a t i o n ) 的驱动方案，被大多数a c p d p 所采用。 从前面介绍的p d p 的发光原理可知，高压驱动部分要按顺序控制和提供维持 电极、扫描电极、寻址电极的各种电压信号从而使p d p 平板发光。 其中，y 电极是靠扫描驱动芯片来实现高压驱动的，它不但节省了电路的体积， 而且极大的提高了电路的可靠性。下面将对y 电极的驱动芯片加以介绍。 2 2 扫描电极驱动芯片简介 富士通公司生产的p d p 显示器中，y 电极驱动采用的芯片p p d l 6 3 0 5 是日本n e c 公司生产的专用于a c p d p 的行驱动器。它内部集成了4 0 位双向移位寄存器、4 0 位锁存器和4 0 路高压c m o s 驱动块。其功能框图如图2 4 所示。 幽2 4 川 d 1 6 3 0 5 功能把剀 第二章p d p 的工作原理7 p - p d l 6 3 0 5 采用8 0 脚塑料q f p 封装，实际管脚有6 4 个，分别从芯片的三个方 向引出来。其中有4 0 个高压输出管脚，】o 个电源管脚( 其电源管脚又分为高压电 源、地和低压电源、地) ，2 个输入输l i , 管脚，6 个控制管脚以及6 个空管脚。 它具有如下特点： 高压、大电流输出； 低功耗； 宽工作温度范围。 扫描芯片p - p d l 6 3 0 5 是一种高压集成电路，使用灵活方便。其输入为c m o s 电平， 高压输出调节范围可从0 v 一2 0 0 v 。其内部有一内置二极管，此二极管的阳极接在 g p d l 6 3 0 5 的2 端，阴极接在 r l p d l 6 3 0 5 的m 端。此二极管实际上起了两个作用： 一是起钳位作用，此时电源电压低于地端f 乜压；二是起保护作用，此时电源电压 高于地端电压。 下面通过y 电极工作原理来分析扫描芯片, u - p d l 6 3 0 5 的实际用法。 p d p 通常采用a d s 子场扫描法，这种方法是出t s h i n o d a 最先提出来的方法。 其根据根掘是人的眼睛对亮度的感觉不仅与光的绝对亮度有关，而且与发光 时间有关，在一个较短的时问内，发光时间越长，感觉越亮。 因此，为实现有2 5 6 级灰度的显示，将一个t v 场分为8 个子场，每个子场都 包括图2 3 中的五个步骤，其中维持时段中的维持脉冲数按照l ，2 ，4 ，8 ， 1 2 8 的比例确定，即在第n 子场的发光时间是第n + l 子场发光时间的一半，单元相 应的平均亮度也减半。这样，当在帧周期内选用不同的子场波形驱动时，单元发 光时间长短有别，一帧时间内被寻址8 次，由8 个子场组合可得2 。即2 5 6 种不同 的发光时间，对应单元由2 5 6 级不i 司的平均亮度，同样，用子场法扫描一帧图像 可得到2 5 6 级灰度显示。寻址速度越快，寻址时间越短，显示时间就越长，亮度 就越高。 由a d s 子场扫描的工作原川! ，i l j 以将x 、y 电极波形分为寻址期和维持期。征 寻址期，主要是x 、y 电极相f ：配合，划上一子场形成的壁电荷进行清除，再将新 的数掘写入。维持期主要是维持发光的放电单元继续发光，由x 、y 电极交替变化 的电压来实现，交替变化的次数凶不同子场而不同。如图2 5 所示。 首先，在前一子场最后儿个维持脉冲后，x 电极出现一个3 5 0 v 的高脉冲，使 全屏放电，建立起壁电荷这标志着x 、y 电极波形进入了寻址期。而后，y 电极 形成+ 1 7 0 v f 脉冲清除y 电极表面电荷，接着y 电极出现一个一1 7 0 v 脉冲和一个 + 1 7 0 v 脉冲，从而使放电单元l ir 有合适的壁f b 荷。然后，进入数据写入期。在数 ) l i ； 写入期，用正交分布的a 、yf u 极对放电单元选取并进行状念控制。该阶段x 电极 保持5 5 v ，y 电极按时钟频率x j 脐迩 j 二进行扫描。af b 殷t 安t i t ，| 。，1 _ l i d ，d 1 导通，将反相器的栅极钳 位到。+ 。；当v i ( 31 ) p 一vg 、 ，沟通l 火断，增大，j d 变化很小： ( ) t l i l x ：这足y 。，i u 流没h 制的竹l f 形； ( 5 ) i | 埔：极僻f 内l l j 偏。l 川x 2 ：这州 | | ： 接i l d uj b 接负1 l u j i j 溯j 通的i 衬底用1n 之削的p n 纳l ：j i 川，j 偏。l 、t ，i h 流舳i u 北j 竹川i | 急刷增加。这个【x 域j i 常川4 i 到； 一2 4 p d p 扫描电极驱动芯片的研制 ( 6 ) 准饱和区：很大时，1 。本身很大，但随k ，的增大没有很显著的增加。 为保证器件的耐压值，就要使其工作在安全工作区域对于数字电路来说， 即工作在饱和区或者截止区。这就对闽值电压、击穿电压以及源漏导通电阻和漏 源电流提出了要求。 下面通过计算结合从版图中所获得的尺寸，计算m o s 管的工艺参数。 1 闽值电压 为当扩散沟道达到表面反型时，是淘道导通所需的最小栅源电压。 为保证功率管正常工作，设计各参数如下： v d m o s 沟道长l = 2 # m 、沟道宽w = 8 5 1 2 ；l d m o s 沟道长l = 8 , u r a 、沟道宽w = 5 8 0 8 r n ； 栅氧化层厚度f 。= j 0 0 n m 。 欲求得阈值电压，首先要求出沟道区杂质掺杂浓度，对于n m o s 来说，就是p 阱浓度n 。；对于p 4 0 s 来说，就是n 外延层浓度， 下面首先进行n 外延层的优化设计。 n 外延层的厚度及掺杂浓度的选取主要取决于对击穿电压的要求。对于功率 m o s f e t ，应在保证击穿电压指标的同时，尽量减4 , # 1 - 延层参数带来的高阻抗，以 减小导通电阻。为了满足最低外延层串联电阻，雪崩击穿曰与外延层各参数阃 有下列关系式： e ，= 0 8 1 0 6 v - i t 6( 4 1 ) ，2 百4 瓦s s e ： ( 4 _ 2 ) 肾警 ( 4 _ 3 ) p 。= 3 7 1 0 1 b 嚣( q c m )( 4 - 4 ) 由于导通电阻随耐压以2 5 次方增加，故根据上面这组公式选择高压v d m o s 的外延参数还是比较困难。参考文献1 0r h 推出了一组在满足耐压情况下使导 通电阻最小的外延层关系曲线和最佳参数设计公式可作为设计参考使用。 外延层最佳厚度公式： ，= 0 0 1 8 口_ 譬( m ) 外延层杂质浓度公式： 心，= 1 9 x1 0 口吲2 ( c m 。) 第四章参数设计 ( r a n ) 1 0 b p i ) s 廿) 图4 8 使导通电阻最小的，及 与b v , b 的关系 由此公式计算出外延层的厚度及杂质浓度和电阻率： ，2 1 0 3 8 7 ( m ) 。= 3 2 9 x 1 0 1 5 ( c m - 3 ) p 。，= 3 5 6 x1 0 3 ( c m ) 又由公式： 吒：加一。一q ( 。c 。，。一2 ， ( 4 - 5 ) 可求得一b 3 一1 6 v 。 对于。则通过测试芯片的电学特性参数，求得其值为2 1 v ，可将此值代入式 ( 4 5 ) 求得其沟道掺杂浓度t e , r a ，即p 阱的浓度。 2 漏源电流，。 ，。是用来表示该晶体管承受电流能力的一个参数a 当功率m o s 工作在电流饱和区时，漏源电流，。与外加栅源电压p 品有如下关 系式： k ：黑c 。( 一蚶 4 _ 6 ) 由上述的闽值电压、沟道宽长比可以近似求得： 3 漏源击穿电压b ( ，“) m x 2 1 2 0 m a p d p 扫描电极驱动芯片的研制 口规定为等于零时，产生一个小漏极电流所需的最小漏源电压，功率 m o s f e t 的漏源电压是由雪崩击穿决定的，它表征了器件的酬压极限。 按照上述满足最佳外延层参数的方法设计日_ j 所代入的击穿电压就是2 0 0 v ， 所以有： 实际用平面工艺制造的p n 结，是在光刻掩膜丌窗口后做扩散工艺所形成。在 窗口中间大部分地区，冶金结面近于平面。但是在边、角之处，冶金结面近似于 圆柱面及球面，由于冶金结在边、角处存在的曲率，导致表面电场比体内高，为 了解决高压部分器件表面击穿电压低于体内击穿电压的问题，扫描芯片应用了场 板技术，场板的主要作用就是通过增加曲率半径，来分散边、角处过于集中的电 场。 场板( f i e l dp l a t e 缩写f p ) 的基本结构如图4 9 所示。 l j 卜l p + l - n e p i上 阡乙， p s u b 图4 9l d m o s 场板结构不恿幽 设l ，为金属场板的长度：三。为漂移区长度；d 为金属场板到漏区边缘的距离。 在其它参数相同的条件下，或者说对于给定的上 ，漂移区长度上。越长，器件耐压 就越高。这是因为。较长，作用在p 一漂移区上的载流子耗尽区就较宽，这样在n 外延层附近的电场还没有达到临界电场的时候，整个漂移区就已完全耗尽了。这 时，雪崩击穿将不再发生在表面而转移到p + n 结，如果漂移区长度k 取得足够长， p + n 结的雪崩击穿电压就可以做得足够离。 由漂移区的电场分布可知，对于给定n 勺l 。金属场板，越大，_ 。值越低。 即： = r e ( x ) 州= 云( 上旷l ，? ) ( 4 7 ) 式中：i 为积分中值，表示栅与漏之i 、日j 的横向平均电场。 当不断升高时，栅、漏之间的电场也不断升高。当最大场强瓦。达到临界 第四章参数设计 场强e 。时，则发生雪崩击穿。这时的源漏电压就是l d m o s 器件的击穿电压b 。 则有： b z 么= e 占= e c ( ) 出= 占。( 三。一上f ) ( 4 8 ) 从而可得出结论：l 。一定时，越大，则口。越低。 根掘式( 4 1 ) 可求出临界击穿电场。 将p m o s 的l ，= 8 啪代入式( 4 - 8 ) 中，可计算出l d m o s 所需场板长度为1 9 4 帅。 并且，由以上的分析计算可以得出如下结论： 在外延层电阻率与k 一定时，r 。，w ( 最小导通电阻和沟道宽度的乘积) 值 随着l 。的增大而增大。 在外延层电阻率与k 、l ，均一定，并当，小于某一临界厚度时，r 。w 随 着吆的增大而减小；当超过这一临界厚度时，r 。w 值的不再明显减小， 确切的说，只有当其小于该临界厚度时，r 。w 值才随着h 的增大而减小。 在外延层电阻率p 。和工。均一定时，r 。值随。的增大而减小。 4 导通电阻月。 导通电阻是影响功率m o s f e t 器件最大输出功率的重要参数，它主要由元胞结 构的布局、儿何形状及尺寸、元胞密度、芯片面积等因素决定。 出在瓦= 2 5 。c ，。= 4 5 5 5 v ，i ，。，= 1 8 0 v ，= ：= 0 v 条件下，电学参数 的测试结果，分析可得： p 管：测试条件为q q 。的，一j 5 0 a a ： r 。( 1 8 0 - 1 6 o m a 2 1 3 3 q ( r 。) 灿型值= ( 1 8 0 - 1 7 2 况0 m a 一- 5 3 f l 测试条件为q q 。的，。，一3 0 0 m a ： 如兰8 0 4 0 m a = 1 3 3 q ( r 。) 州他：1 - 1 6 孙, 么3 0 0 m a = 5 6 7 q n 臂：测试条仆为o i 一- - o 。，旧，= i 5 ) | 1 1 ： r 。2 0 ( j i 5 1 3 3 q ( r 。) 刚吲l 0 1 1 1 ：州7 曲 测试条什为o 一的，。一铷( ) l i i ： p d p 扫描电极驱动芯片的研制 4 0 o o m a 2 1 3 3 q ( 月。) 典型值= 3 5 3 0 0 m a ：1 1 6 7 q 4 2 版图参数设计 4 2 1v d m o s 的设计 由于v d m o s 器件的结构设计不同程度决定了器件的性能参数，因此，要对v d m o s 晶体管的横向结构做出合理的设计。其横向结构设计包括单元图形的几何形状、 排列方式及尺寸选取。 y 电极驱动芯片中，v d m o s 的单元图形及排列如图4 】0 。 正方形单元 一口 口 卜一 口 止方形排列 吲4 1 uv u m u s 削早兀图j r 3 放县j 1 f y u 在单元图形的设计中，主要考虑以下参量的优化： ( 1 ) 一噍，的优化 设。为垂直导电沟道区面积( 即相邻元胞p 体区之间的面积；a 。“为元胞的 总面积；一为元胞边脚结合处不能流过电流的无效区面积。) 。 由结构分析可知，彳。值越大，则r 。越小，故 彤值首先决定了一定芯片 0 1 c e i l 面积时如，的大小。表4 1 给出了不同几何形状结构特征参数取最佳值时，一么。 与杉。的对应值。 第四章参数设计 表4 1不同几何形状的v d m o s 结构参数 几何形状 爿形。，杉。 说明 正六角形 0 5 0 00 0 2 3 3蜂窝状排列 圆形 0 6 9 80 1 0 2 7同六角形排列 a = l0 5 0 0 0 0 5 2 9 矩形a 为长宽比 a = 50 5 7 3 正三角形 0 5 0 00 0 9 8 8 对于正方形元胞来说，结构特征参数取最佳值l 时，一形m = 0 5 0 0 口 ( 2 ) 芯片牺牲率钐。，的优化 显而易见，钐。越小，则月m 越大。 在单元图形的设计中，f 三角形元胞由于电场集中会导致漏源击穿电压的降 低，所以并无实用价值；而圆形元胞牺牲率最大也不常用；正六角形因其单元能 够紧密结合，电流分布更均匀，表面利用率更高，所以对于低压器件，更多的采 用这种结构；高压器件由于对几何形状并无特别要求，通常采用易于制版及光刻 的正方形单元。 由表4 l 可以得到，正方形元胞钐。o _ 0 5 2 9 。 ( 3 ) 元胞边长与间距的优化 对于f 方形结构的元胞，设其边 乏为l 。，各元胞之间的距离为工。，如图4 1 0 所示。当两者调整到最佳尺寸时，4 能获得最大的总沟道宽度，这样才能获得月。 和g 。的最佳值。 设总沟道宽度： w o = 4k s l n ( 4 9 ) 式中：k 。为单位- 心t 1 1j 一! i i ：- i i i h 眵的个数。 上式目标函数极人值f 内约小条仆： n ( l ：+ 3 l n 。+ l ：) s ( 4 一1 0 ) 式巾：n 为元胞总数； s 为单位：出”1 l i 私 ： 1 1 = 。s 。 一3 0 p d p 扫描电极驱动芯片的研制 为方便计算，将约束条件取为恒等式： n 。s ( l ；+ 3 己s 上。+ 三：)( 4 - 1 1 ) 将其代入z 。有： 2 4 s ( 上；+ 3 l sl 。+ ：)( 4 - 1 2 ) 令哌( k ) = o ，可得： k 2 l g ( 4 1 3 ) 即在丁f 方形版图设计中，当满足0 = l 。时，器件可获得最大沟道宽度，在具 体设计时，要考虑到元胞之间的击穿，。也不易过小。另外，l 。过小还将产生寄 生j f e t 效应，而使总的导通电阻增大。同时，l ，将受光刻精度及扩散工艺的限制。 ( 4 ) 元胞设计对开关速度的影晌 图4 1 1 方形元胞结构 如图4 1 1 所示的元胞结构中，斜线部分为多晶硅栅，按图中给定的尺寸，一 个元胞的面积为： a 。= ( a + 2 c ) ( b + 2 c ) ( 4 - 1 4 ) 有效电流通道面积为： 一，2 2 a c + 2 b c( 4 - 1 5 ) 宽长比： 蚶- 2 ( a + b ) l 哪 ( 4 _ 1 6 ) w 式中：工。，为有效沟道长度。最佳设汁要求羞 以及芝 同时取最大值。其 解为：a = b = 2 c 。即方形元胞设计只需考虑尺寸c ，其余尺寸均按设计规则选定。 4 2 2l d m o s 的设计 由于l d m o s 源、漏和栅三个电极都位于芯片表面故只有一种结构叉指 式结构。源区和漏区相间，栅在它们之间来回地迂回，从而使w l 增加，来增大 电流。 与v d m o s 一样，l d m o s 由许多元胞并联而成。由于对其功率、耐压等的不同要 第匹| 章参数殴计 求，以及工艺水平的限制，这种器件有许多不同的元胞结构。主元胞的种类大体 上有正方形、正六角形、长方形、条形、圆形、三角形等等。在相同的工艺条件 下，不同的主元胞图形对应单位面积硅片上不同的沟道宽度。 在实际设计中，并未采用相同面积下周长最长的正方形圆胞，而是采用了如 图4 1 2 所示的条形元胞。 幽4 1 2 条形元胞结构图 条形元胞与圆形、方形元胞相比，容易获得较小的分流电阻和相对较大的沟 道宽度而且对扩散工艺参数和结构参数不太敏感因此它在版图的单元图形 的设计上比较随意，只要考虑与v d m o s 在版图尺寸上的对应性即可。 p d p 扫描电极驱动芯片的研制 第五章版图设计 5 1设计规则 为保证芯片的功能和性能，作者参考扫描芯片p p d l 6 3 0 5 ，制定了详细的设训 规则。如下所示： p 阱c m o s 工艺版幽设计规则( 单位：帅) 1 p 阱 p 阱最小阱宽 d 11 5 p 阱最小间距不同电位( 高压与低压) d 27 4 p 阱最小间距同电位 d 20 p 阱内p 阱边界到p + 和n + 扩散的最小间距 d 32 p 阱外p 阱边界到n + 扩散的最小间距 d 41 2 p 阱外p 阱边界到p + 扩散的最小间距 d 59 2 有源区 扩散的最小宽度( 管子的最小宽度) ( 无孔时) d 62 同型扩散的最小间距 d 73 p 阱内p + 扩散到n + 扩散的最小蚓距 d 80 p 阱外p 扩散到n + 扩散的最小间距 d 90 3 场区注入 p 场区版由p 阱版每边扩5 啪得到d i o n 场区版取p 场区版的反版 d 7 + _ i +十 i d 1叭0 主一 一 一 士 ；d 8l p 匿 崔 d 6 d 9 1 t _ - p + 阱 区 i 砖j ：j ：i ：j 卜d 5 一 巧 卜d 2 一 卜_ 历砀n + 有源区 ； i p 场区p 阱 第五章版图殴计 4 多晶硅 最小多晶硅的宽度 d l l4 在掺杂区上多晶最小间距 d 1 22 多晶硅盖过场区 d 1 32 场区上的多晶硅到场区的最小间距 d 1 4l 栅到场区边缘的最小距离( 无引线孔) d 1 52 d l 图52 多晶硅 5 p 管源漏 p 管源漏包p + 扩散区 d 1 62 p 管源漏最小宽度 d 1 77 p 管源漏最小间距 d 1 84 p 管源漏到n + 扩散区的最小日j 距 d 1 9o n 管源漏版由p 管源漏版的反版得到 叫 d 1 8 p 管源漏 譬网目 d峨li： p d p 扫描电极驱动芯片的研制 孔间最小间距 d 2 32 孔到多晶的最小间距 d 2 4l 多晶包孔 d 2 5l 多晶的孔到扩散区间距 d 2 62 7 金属 最小宽度 d 2 74 最小间距 d 2 83 8 钝化孔 钝化孔尺寸 d 2 91 0 0 2 钝化孔的间距 i ) 3 01 0 0 金属包钝化孔 d 3 l5 一 一 ：铝营：i 【- _ 鼍 斗卜l i d2 8 d 2 2 图5 4 金属与接触孔 5 2 布局与布线 在v l s i 系统殴计中，布局是指在整个系统中为每个部件分配面积和位置。由 于芯片是以局部到局部的方式设训的，砹训口、j 把逻辑划分为功能独立的逻辑块。 逻辑块设计完成后，通过互连线将它们连接起柬构成一个完整的系统。 若要使布局、布线合理，各个部分都要综合考虑如区块分割、面积预估、 区块配置、区块外观比例、引脚规划、i u 源线规划、信号线规划等。 分析“p d l 6 3 0 5 版图布局如图5 5 所示。 由看可见，p d l 6 3 0 5 电路却局是很订舰律的。各压焊块均匀间隔，对称分稀 于四周( 实际上是三周，一边没有引出管删) ，中问均匀放置移位寄存器、锁存器、 门电路。从其布局还可以看出，在进行版图设计时，考虑到功率管热效应所产生 第五章皈图设计 的温度分布情况( 即芯片上的等温线的图形) ，对功率管进行了合理的布局，将其 放置在芯片对称的两边。 图5 5 扫描芯片版图布局 在扫描芯片中，功率管是芯片上的主要热源，此热源周围的温度分布情况与 热源的形状、芯片的边界条件以及芯片的热导率有关。要对芯片温度分布情况严 格求解是十分困难的，但在近似考虑的情况下，若、r nm 一一廿一、线- 、致 分布，则可有功率管图形的对称性及芯片形状对它的影响来分析估计a 对于圆形 功率器件，其等温线为同心吲；对于矩形功率器件，其等温线为一组平行的直线。 恻形功率器州 h5 ( 1功率器什等渝线分布劁 矩形功率器十1 p d p 扫描电极驱动芯片的研制 其等温线图形如图5 6 所示，填充部分表示功率器件，虚线表示等温线分布 情况。 了解了芯片上的温度分布及所需的严格匹配的元件后，就可以按照热对称的 要求来安排元件的位置。在布局时，元件对称的放置于热对称轴的两边，以尽量 降低芯片上温度梯度对其影响；功率器件分布在芯片的两侧，以满足热对称。 布线在通道中通过，基本走直线，或直角线。v d d v s s 均走大环形，包住各 部分，且v d d 和v s s 走线是平行的。在内部电路中v d d 和v s s 经各自的通道送入 内部单元，二者在内部利用了又指形分布，没有发生交叉的现象。并且，外围v d d 和v s s 布得较粗。在芯片内部，信号地线与功率地线分开，仅在压焊块处将两者 汇于一点。 并且电路布线主要是利用a l 线，只在跨接部分用多晶硅连线，而在使用多晶 硅作为连线的地方也是能粗则粗，以尽量减小连线电阻。 5 3 版图实现 在进行芯片的l a y o u t 之前，首先要做好以下准备工作：设计规则、完整的线 路图、功能区块图、产品包装资料、特殊设计要求、验证命令档案、需使用的软 件( l e d i t ) 及其技术资料硬件( p c ) 。另外，在画版图之前要设定一些基本技术 参数，主要包括长度单位的设定和图形层的设定。 具体l a y o u t 布局的流程如图5 7 所示。 准布 各局 + 作规 业划 布 局 。 验 证 图5 7 由于大规模集成电路版图的复杂性， 布局流程 乜由于部分图形在版图中的重复性或它 在不同电路版图中的通用性，因此在版图设计时，采用层次化( h i e r a r c h y ) 结构。 以版图数据单元( c e l l ) 为单位，一个单元中可引用其它单元，被引用的单 元中还可再引用其它单元，形成嵌套引用的层次化结构。版图请参见附录。 第六章测试信号源设计 第六章测试信号源设计 6 1 信号要求 根据对富士通公司的4 2 英寸产品的解剖和波形测量可以得到x 、y 电极在一 个子场中的主要波形。其中y 电极一场的主要波形如图6 1 所示。 电压( v ) 1 7 0 o - 8 0 一1 7 埘峥裕料 忙汀n 门。厂 ) 一o 7 ，r 时间i ； 准备阶段 1 1 f 17 i 维维持删 、-40 图6iy 电极一场的主要波形 通过对观察y 电极的波形，可以将其分成扫描的准备阶段、寻址期和维持期 三部分。 有了信号的具体要求之后，就丌始选择形成信号源电路的方法了。通常来讲， 产生控制信号的方法有： 1 采用分离元件，如计数器和触发器相配合； 2 采用可编程器件。 第一方法只能产生一定范围内频率固定的方波，而第二种方法理论上可以产 生任意形状的波形。 对于p d p 扫描电极来说，工作过程中其电极上的电压随时间有多种变化，波 形相对比较复杂，如果用分立元件来实现，比方通过5 5 5 电路配合计数器以 及触发器来产生的话，其成本和体积都较可编程器件大，故实际在生成控制波形 的时候，采用了第一种波形产g i 方法。 6 2 硬件简介 下面介绍信号源电路所使用的可编程器件及其外围电路。 6 1 1m a x 7 0 0 0 器件e p m 7 12 8 s l c 8 4 e p m 7 1 2 8 s l c 8 4 是a 1 t e r a 公司生产的一种可编程逻辑器件( p l d ) 。它属于 m a x 7 0 0 0 系列产品。m a x 7 0 0 0 系列是工业界中速度最快的高集成度可编程逻辑器件 斗s ) p d p 扫描电极驱动芯片的研制 系列。m a x 7 0 0 0 系列( 包括m a x 7 0 0 0 e 、m a x 7 0 0 0 s 和m a x t o o o a 器件) 的集成度为6 0 0 5 0 0 0 可用门，有3 2 2 5 6 个宏单元和3 6 一1 5 5 个用户i o 引脚。这些基于e e p r o m 的器件能够提供组合传输延迟快至5 n s ，1 6 位计数器的频率为1 7 8 m h z 。此外，它 们的输入寄存器的建立时间非常短，能提供多个系统时钟且有可编程的速度功率 控制。m a x 7 0 0 0 e 器件具有最高集成度是m a x 7 0 0 0 系列的增强型。m a x 7 0 0 0 s 器件 也具有m a x 7 0 0 0 e 器件的增强特性，是通过工业标准4 引脚j t a g 接口实现在线可 编程的。 e p m 7 1 2 8 s l c 8 4 是高密度的m a x 7 0 0 0 系列产品。因此，它不但具备m a x 7 0 0 0 系 列器件的基本优点，还增加了如下特性： 6 个由引脚或逻辑驱动的输出使能。 2 个可选为反相工作的全局时钟信号。 改善了布线性能，增加了连线资源。 从i o 引脚到宏单元寄存器的专用路径可提供快速的建立时间。 输出电压摆率可以编程控制。 e p m 7 1 2 8 s l c 8 4 的含义可通过其器件符号的名称来了解，如图6 2 所示。 严甲甲甲甲甲 系列符号器件类型封装类刑i 一作温度 引脚数速度等级 图6 2e p m 7 1 2 8 s l c 8 4 器件型号意义 即其为采用8 4 脚p l c c 封装，有1 2 8 个宏单元的m a x 7 0 0 0 系列产品。它采用 了e 2 p r o m 工艺结构，工作电源为5 v 。由于内置r o m 断电后信息依然保存在芯片 内部，并可多次擦写，至少可重复编程1 0 0 次咀上，而且工作性能稳定。 6 1 2 时钟电路 时钟电路是指为可编程器件提供基木工作频率的电路。对时钟信号的选取是 一个很重要的工作。因为如果时钟选择4 ：当比如时钟过小，那么将造成可编 程器件的资源极大的浪费；而如果时钟选择过大，就不能得到所需的逻辑信号。 因此需要提供一个合适的时钟。 时钟电路的选择也有多种方式，比如可以利用5 5 5 定时器、压控振荡器( v f 变换器) 、晶振等。5 5 5 电路提供的时钟频率较低压控振荡器价格较高，因此晶 体振荡器就成为最佳的选择。 晶体振荡器是一种加上电压后，可提供正弦波的器件。由于可编程器件是数 一 。r 第六章测试信号源设计 字电路，这种正弦波通过数字门如反相器以后，可转化成方波。 6 1 3 缓冲电路 a l t e r a 器件由于是c m o s 器件。因此，在工作或者人为触摸过程中，都有可能 出现致使该器件损坏的危险电压。例如，在触摸过程中，引脚由于高压静电放电 ( e s d ，e l e c t r o s t a t i cd i s c h a r g e ) 而引起损坏；在工作期间电源电压v c c 、地线 引脚g n d 都有可能出现瞬间高压( 如刚加电或其它原因) ，系统中其它地方逻辑可 能