（安全技术及工程专业论文）基于FPGA技术的HDLC帧收发器的设计与实现.pdf

学位论文版权使用授权书 1 1 1 11111 1 11i i iini liii 17 8 0 5 0 6 本学位论文作者完全了解北京交通大学有关保留、使用学位论文的规定。特 授权北京交通大学可以将学位论文的全部或部分内容编入有关数据库进行检索， 提供阅览服务，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。 同意学校向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学僦文储繇纠财 新虢 签字同期：7 如年莎月娲签字同期：加l 。年6 月l 跏 中图分类号：t p 3 9 3 0 4 u d c ：6 2 5 学校代码：1 0 0 0 4 密级：公开 北京交通大学 硕士学位论文 基于f p g a 技术的h d l c 帧收发器的设计与实现 t h ed e s i g na n d i m p l e m e n t a t i o no fh d l c f r a m e t r a n s c e i v e rb a s e do nt h ef p g a t e c h n o l o g y 作者姓名：刘杰宇 导师姓名：谭南林 学位类别：工学 学号：0 8 1 2 1 9 4 8 职称：教授 学位级别：硕士 学科专业：安全技术及工程研究方向：列车总线通信 北京交通大学 2 0 1 0 年6 月 r 致谢 本论文的工作是在我的导师谭南林教授的悉心指导下完成的，谭南林教授严 谨的治学态度和科学的工作方法给了我极大的帮助和影响。在此衷心感谢两年来 谭南林老师对我的关心和指导。 谭南林教授悉心指导我们完成了实验室的科研工作，在学习上和生活上都给 予了我很大的关心和帮助，在此向谭南林老师表示衷心的谢意。 苏树强老师和张冬泉老师对于我的科研工作和论文都提出了许多的宝贵意见， 在此表示衷心的感谢。 在实验室工作及撰写论文期间，李国正、张勇等同学对我论文中的研究工作 给予了热情帮助，在此向他们表达我的感激之情。 另外也感谢我的父母，他们的理解和支持使我能够在学校专心完成我的学业。 北京交通人学硕+ 学何论文 中文摘要 摘要：h d l c 是一种面向比特的链路控制规程，广泛用作数据链路层的控制协 议。论文以“广州地铁一号线国产化改造 为背景，本设计在深入分析和研究h d l c 协议和帧结构的基础上，进行了一种基于现场可编程门阵列( f p g a ) 为平台的 h d l c 协议帧收发器的设计。实现其原通信系统数据链路层的软硬件功能，并针 对原通信系统的帧数据流时钟收发频率的性能进行了优化。 为了实现串行h d l c 帧的数据链路层传输功能，讨论采用分功能模块设计与 实现的方法进行h d l c 帧收发器功能划分，分别设计与实现了标志位生成与检测、 插零与删零、f c s 余项生成与校验等帧控制功能模块，并在f p g a 内部实现各模 块功能。通过添加寄存器的配置与软硬件强迫回零的状态机跳转相结合的默认模 式，实现收发器各功能模块的连接与控制。 采用v h d l 硬件描述语言和v e r i l o gh d l 硬件描述语言在f p g a 内部联合实现 h d l c 帧收发器的各功能模块和整体模块。本设计由q u a r t u si i8 0 实现综合、编 译以及布局布线和硬件下载，最后由m o d e l s i m 6 1 + a l t e r a 平台完成功能后仿真。仿 真j 下确后通过j t a g 方式下载到开发板c y c l o n e 中，通过示波器导出波形，确认本 设计的正确实验，并对h d l c 链路控制规程功能、帧结构和f c s 校验功能进行了 后仿真实现。 在设计完成h d l c 协议帧收发器的基础上，为了保证其可靠性与通信的高效 性。针对其数据流时钟频率的特点，基于状态机跳转方式，进行了实验对比研究 与分析，最终得出了数据流时钟频率的通讯边界条件，在保证可靠性的基础上， 提高了h d l c 协议帧收发器的通信速率。本设计对车辆总线的国产化开发与实现 有着一定的范例意义。 关键词：h d l c ；f p g a ；帧收发器；帧控制；寄存器配置 分类号：t p 3 9 3 0 4 北京交通人学硕+ 学位论文 t a b s t r a c t a b s t r a c t a b s t r a c t ：h d l c ，w h i c hi sw i d e l ya p p l i e dt oc o n t r o lp r o t o c o lo fd a t al i n k l a y e r ，i sb a s e do nb i t w i t ht h ep u r p o s e t oi m p l e m e n tt h ef u n t i o no ff r a m et r a n s m i s s i o n u n d e rh d l cp r o c e d u r e ，t h i sd e s i g np r o p o s e daf r a m et r a n s c e i v e rb a s e do nf u r t h e r a n a l y z ea n dr e s e a r c ho nt h ef r a m es t r u c t u r eu n d e rh d l cp r o c e d u r e sa n dp r o t o c o l ，b y m e a n so ff p g ap l a t f o r m ，w h i c hb e l o n g e dt ot h ep r o j e c t l o c a l i z a t i o no fg u a n g z h o u m e t r ol i n en o 1 ” t h ed e s i g na c h i e v e di m p l e m e n t a t i o n so ft h ef u n t i o no ff l a gg n e r a t i o na n dd e t e c t i o n ， z e r oi n s e r t i o na n dd e l e t i o n ，f c sg e n e r a t i o na n dv e r i f i c a t i o na c c o r d i n g l yb yd i s c u s s i n g t h em e t h o do fs u b - f u n c t i o n a li m p l e m e n t a t i o no fh d l cf r a m et r a n s c e i v e r , w h i c hw e r e i m p l e m e n t e di n s i d et h ef p g a t h es u b - f u n c t i o n so f t h eh d l cf r a m et r a n s c e i v e rw e r e c o n n e c t e da n dc o n t r o l l e db ym e a n so fa d d i n gr e g i s t e rc o n f i g u r a t i o na n dc o m p e lz e r o f u n t i o no fs t a t et r a n s m i s s i o n d e f a u l tm o d e t h ed e s i g n ，w h i c hw e r ei m p l e m e n t e dt h es u b - f u n c t i o n a la n dt h ew h o l ef u n c t i o n a l b l o c ki n s i d et h ef p g a ，w a sw r i t t e nw i t hb o t hv h d la n dv e r i l o gh d l ，a n d p r e - s i m u l a t e d ，p i n - a s s i g n e d ，s y n t h e s i z e db a s e d o nq u a r t u s1 1 8 0 ，f i n a l l yt h ep o s t s i m u l a t i o ni sc a r r i e do u tb ym o d e l s i m 6 1 + a l t e r ap l a t f o r m t h ed e s i g nh a dd o w n l o a d e d t oc y c l o n e t h ed e v e l o p m e n tb o a r db ym e a n so fj t a gm o d ea f t e rs i m u l a t i n gt e s t i tw a s c o n c l u d e dt h a tt h ed e s i g nw e r et e s t e dc o r r e c t l ya n dp o s t s i m u l a t e du n d e rh d l c f u n c t i o n a lp r o t o c o l s ，f r a m es t r u c t u r ea n dt h ef u n t i o no ff c sv e r i f i c a t i o n a f t e rf i n i s h i n gt h ed e s i g no fh d l cf r a m et r a n s c e i v e r , w i t ht h ep u r p o s eo fe n s u r i n g i t sr e l i a b i l i t ya n dh i 曲e f f i c i e n c yo fc o m m u n i c a t i o n ，t h et h e s i sh a dc a r r i e do u tc o n t r o l a n da n a l y s i sb ym e a n so fs t a t em a c h i n e s t r a n s m i s s i o n ，f o c u s i n gt h ef e a t u r eo ff r a m e s t r e a mc l o c kf r e q u e n c y f i n a l l yt h eb o u n d a r yo fc l o c kc o m m u n i c a t i o nh a db e e n c o n c l u d e d ，w h i c hm e a n st h ec o m m u n i c a t i o nr a t eh a db e e ni m p r o v e dn o t a b l yo nt h e b a s i so fe n s u r i n gi t sr e l i a b i l i t y t o c o n c l u d e ，t h et h e s i s i sc r u c i a lt ot h er e l a t i v e l o c a l i z a t i o no fv e h i c l eb u s k e y w o r d s ：h d l c ；f p g a ；f r a m et r a n s c e i v e r ；f r a m ec o n t r o l ；r e g i s t e rc o n f i g u r a t i o n c i 。a s s n o ：t p 3 9 3 0 2 北京交通人学硕十学位论文 目录 目录 中文摘要v a b s t r a c t v i i l 绪论1 1 1课题背景一l 1 2h d l c 国内外研究现状3 1 3课题的目的及意义4 1 4 本课题的主要工作一5 2h d l c 协议帧收发器的设计7 2 1h d l c 协议帧收发器设计方案选择。7 2 1 1f p g a 的设计原则8 2 1 2h d l c 协议帧收发器开发板的选择8 2 2h d l c 协议帧收发器的总体设计及要求1 0 2 2 1h d l c 协议收发器的组成1 1 2 2 2 寄存器的配置1 2 2 2 3 帧收发器的状态转移图跳转的优化1 4 2 3帧发送器的设计1 7 2 3 1 帧发送器的主要功能1 7 2 3 2 帧发送器的组成1 8 2 4帧接收器的设计2 6 2 4 1 帧接收器的主要功能2 7 2 4 2 帧接收器的组成2 7 3h d l c 协议帧收发的软硬件实现。3 3 3 1h d l c 链路控制规程功能的后仿真实现3 3 3 2h d l c 帧结构的后仿真实现3 5 3 3f c s 校验功能与其后仿真实现4 1 3 3 1c r c 工作原理4 1 3 3 2 c r c 模块仿真验证4 2 3 4m o d e l s i m + a l t e r a 后仿真4 4 3 5 h d l c 帧收发器的实现4 6 3 5 1 功能仿真结果4 6 北京交通人学硕十学位论文 3 5 2 硬件测试结果4 9 4h d l c 协议收发器的性能分析及优化5 3 4 1帧数据流时钟频率优化与分析实验5 3 4 1 1 帧数据流延迟响应原理及分析5 3 4 1 2p l l 模块的添加5 4 4 1 3 帧数据流分频实验5 6 4 2“三段式”和“一段式”状态机的比较实验与仿真分析5 7 4 3f p g a 系统设计中的应该注意问题。5 9 5 结论6 1 参考文献6 3 作者简历6 5 独创性声明6 7 学位论文数据集6 9 绪论 1 绪论 1 1课题背景 随着现场总线技术在列车上的应用越来越多，列车通信网络的正常运行都需要 相关网络协议的支持，因此其网络协议运行的效率和其实现的价格比对广域网的 发展起着至关重要的作用。 列车通信网络技术在国外的铁道车辆、地铁和城市轻轨车上已经得到了广泛 的应用，我国进口的地铁列车上也都采用了各种类型的列车通信网络。如上海地 铁明珠线采用w o r l d f i p 总线；广州地铁2 号线采用列车通信网络( t c n ) ；广州 地铁1 号线采用一种基于高级数据链路控制( h d l c ) 协议的车辆总线【2 】。 此外在其他领域，综合业务数字网i s d n 和x 2 5 分组交换网以及帧中继网等 网络的数据链路层协议也是使用h d l c 子集作为其数据链路层协议，如何在通信 产品中高效设计与实现h d l c 网络协议也是一个技术研究的热点。 因此，设计具有自主知识产权的h d l c 底层通信产品，对该系列的列车总线 具有相当重要的意义。同时，由于m v b ( 多功能列车总线) 是h d l c ( 高级数据 链路控制) 的前身，所以针对后续的m v b 网卡的f p g a 设计与实现，也有着十分 重要的范例作用。 广州地铁一号线车辆总线由s i m e n s 公司提供，数据链路层采用的是h d l c 协 议，物理层采用曼彻斯特码差分传输的方式传输数据。该列车通信网络的结构图 如图1 1 所示【3 | 。 b 车 c 车 尸甲甲矸晰训 h d l c i i b u s ll i 钾能终端ii 钾例il 智能终端iii il 兀 图1 - 1 列车通信网络结构图 f i g 1 1s t r u c t u r a ld r a w i n go f t r a i nc o m m u n i c a t i o nn e t w o r k 各智能终端的电子控制单元以继电器的形式通过串行总线将故障信息传送给 c f s u ( 中央故障存储单元) ，c f s u 用环境参数或跟踪参数补充其基本信息。所有 北京交通人学硕十学位论文 诊断和列车运行状态信息可在激活端的显示器上显示出来。对于维修工作，除了 可直接利用司机台显示器外，还可通过r s 2 3 2 接口将诊断数据传输到个人计算机， 个人计算机中的专家分析软件则对故障数据进行列表和计值分析。列车通信网络 由如下两条总线组成：列车总线用于连接两个c f s u ，实现两个单元车的通讯，数 据传输率为1 2 5k b p s ；车辆总线用来连接a t o ( 列车自动驾驶系统) 、a t p ( 列车 超速防护系统) 、显示器和c f s u ，数据传输率为2 5 0k b p s ；串行总线连接一个单 元车内的c f s u 与各智能设备，数据传输率为6 2 5k b p s 。 中央控制单元与a t o 、a t p 、显示屏之间的数据通信遵从h d l c 协议。中央 控制单元与a t o 、a t p 、显示屏内各有一个h d l c 模块通信板，它们组成l 主3 从的结构，其中，中央控制单元是主机，a t o 、a t p 、显示屏为从机。它们的数据 通信在物理层上采用曼切斯特编码。在数据链路层上，采用满足h d l c 帧格式的 数据结构。由于使用场合的特殊性，并不要求系统具有很高的数据传输率，而更 追求稳定可靠的传输质量。其通信速率定为2 5 0 k b p s 4 1 。 广州地铁一号线车辆总线控制器总体结构图如图1 2 所示，其中处理器选用 a t m e 舀1 2 8 ，它通过双口r a m 与c p u 板通信。处理器与e p m 7 0 3 2 进行底层通信， 其中的技术重点是：s a b 8 2 5 2 5 是基于h d l c 协议进行点对点通信的数据链路层网 卡，其通信速率定为2 5 0 k b p s 。其功能满足了在与c p u 通信或者定义固定数的前 提下，基于h d l c 协议的网络通信，实现数据链路层的基本功能。 图1 2 原车辆总线控制器结构图 f i g 12 t h eo f i 西n a ls t r u c t u r eo fm ev e h i c l eb u sc o n g o l l e r 针对此国产化项目，本文提出了一种f p g a 的h d l c 帧收发器设计模式。从 而自主设计并实现了s a b 8 2 5 2 5 的帧控制器功能。 h d l c 协议收发器可以用软件和硬件来实现。软件方法功能灵活，通过修改程 序就可以适用于不同的h d l c 应用。但程序运行占用处理器资源多，执行速度慢， 对信号的时延和同步性不易预测。对于多路信号的h d l c 应用，处理器的资源占 用率与处理路数成正比，所以软件h d l c 一般只能用于个别路数的低速信号处理。 2 绪论 在高速数据通信环境下，通常采用硬件来实现h d l c 协议收发器。 每种实现方法都有其各自局限性，因此本课题采用了m o d e l s i m + q u a r t u s 方案 来实现h d l c 帧收发器。功能仿真中的前仿真的数据量大，要求运算高，但运算 结构相对比较简单，采用f p g a 进行硬件实现能兼顾速度及灵活性。后仿真中数 据量少，但算法的结构复杂，采用运算速度高、寻址方式灵活、仿真机制强的 m o d e l s i m 来实现。这种方案可以充分利用两种仿真工具的特性，在保证实时性的 同时提高系统设计的效率。 1 2h d l c 国内外研究现状 h d l c 是一个在同步网上传输数据、面向位的数据链路层协议，它是由国际标 准化组织( i s o ) l j 订的。该协议是i b m 的同步数据链路控制规程( s d l c ) 的一个超集 【4 】。s d l c 是由b i s y n c 通信协议发展成功的，起初是通过i b m 的系统网络结构 ( s n a ) 产品推出。由于供应商的不同，s d l c 和h d l c 之间存在不兼容性。h d l c 的另外一个名字叫高级数据通信控制规程( a d c c p ) ，这个名字是由美国国家标准 协会( a n s i ) 命名的，但是h d l c 却更为广大用户接受【5 】。h d l c 被广泛地用作数 据链路层的控制协议，该协议的子集被x 2 5 、i s d n 和帧中继网所采用1 6 一引。 h d l c 控制器在网络设备中得到大量使用，该类a s i c 芯片存在开发时间长， 一旦出现芯片固有缺陷，不容易解决等问题。譬如电子科技大学相关的课题研究 为多通道高速h d l c 处理器，实现采用时分复用的方式，核心部分由一个收发独 立且可分时处理的h d l c 处理器、一组通道配置寄存器和一组通道状态存储器构 成【9 1 。 国内主要是针对h d l c 协议的应用项目。其中包括东南大学基于p c i 总线的 多通道h d l c 协议处理器【l o 】。在设计中加入p c i 总线思路的h d l c 协议处理，可 以解决通信带宽的问题，然而该项目仍处于实验室级功能仿真阶段，未能进行工 业级投入生产。 大连理工大学和南车洙洲所对h d l c 及m v b ( 多功能列车总线) 网卡的自主 研究及功能已经实现了工业化生产；北京交通大学电气学院对m v b 进行实验室级 的探索与实现。 国外h d l c 的a s i c 芯片有m o t o r o l a 公司的m c 9 2 4 6 0 、s t 公司的m k 5 0 2 5 、 z a r l i n k 公司的m t 8 9 5 2 b 等【l l 】。这些集成电路使用简易，功能针对性强，性能可 靠，适合应用于特定用途的大批量产品中。但由于h d l c 标准的文本较多，a s i c 芯片出于专用性的目的难以通用于不同版本，缺乏应用灵活性。例如c c i t t 、a n s i 、 i s o i e c 等都有各种版本的h d l c 标准，有的芯片公司还有自己的标准，对h d l c 3 北京交通人学硕+ 学位论文 的c r c ( c y c l i c a lr e d u n d a n c yc h e c k ，循环冗余码校验) 序列生成多项式等有不同 的规定。况且，专用于h d l c 的a s i c 芯片其片内数据存储器容量有限，通常只 有不多字节的f i f o ( 先进先出存储器) 可用。对于某些应用来说，当需要扩大数 据缓存的容量时，只能对a s i c 芯片再外接存储器或其它电路，a s i c 的简单易用 性就被抵销了。h d l c 的软件编程方法功能灵活，通过修改程序就可以适用于不 同的h d l c 应用，但程序运行占用处理器资源多，执行速度慢，对信号的时延和 同步性不易预测。对于多路信号的h d l c 应用，处理器的资源占用率与处理路数 成正比，所以软件h d l c 一般只能用于个别路数的低速信号处理。 1 3 课题的目的及意义 广州地铁1 号线1 9 9 9 年正式投入运营，车体全部由s i m e n s 公司设计和组装。 随着运营时间的增加，一方面地铁列车的通信网络需要维护，而相关元器件的生 产已逐渐停止，重新设计一套通信网络造价高昂；另一方面国内希望将国外的先 进列车通信网络技术消化吸收，推进列车通信网络的国产化进程。 本论文以“广州地铁一号线国产化改造为背景，对其车辆总线遵循的h d l c 协议进行分析研究，设计出一套基于f p g a 技术的h d l c 协议帧收发器，实现其 原通信系统数据链路层的软硬件功能，并针对原通信系统的帧数据流时钟收发频 率，做出一些优化，基于系统的应答机制产生的延迟响应原理进行时钟频率优化 分析，并求得本收发器的通信时钟频率上限。实现了高效，稳定的帧收发功能。 f p g a ( f i e l dp r o g r a m m a b l eg a t ea r r a y ) ，即现场可编程门阵列，它是在p a l 、 g a l 、e p l d 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路 ( a s i c ) 领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服 了原有可编程器件门电路数有限的缺点。 此外，f p g a 以其灵活的配置能力，较低的功耗以及低廉的成本，成为越来越 多数字通信解决方案的硬件载体。近年来随着可编程器件性能的进一步提升，使 得在f p g a 硬件平台上设计功能更加复杂，配置更加灵活的通信系统成为可能。 因此本文在详细研究h d l c 协议的基础上，提出以f p g a 作为平台，设计一套基 于h d l c 协议的帧收发器，与广铁一号线底层通信系统相比，具有以下优势： 1 ) 省去专用h d l c 控制芯片，减少板上芯片数量，节约板上空间； 2 ) 一片f p g a 可以集成多路h d l c 协议收发器，设计非常灵活； 3 ) f p g a 作为h d l c 通信控制器，与专用芯片比，它的接口更加灵活，使 用软件编程开发，便于修改、调试和测试，灵活性好； 4 ) p l l 可以灵活改变，满足不同系统的需求； 4 绪论 5 ) 具有自主知识产权，便于维护、移植，安全性好、保密性好； 6 ) 实现了数据链路层的三个基本功能：封闭成帧，透明传输和差错检测【1 2 】。 7 ) s a b 8 2 5 2 5 的通信速率为2 5 0 k b p s ，本设计的收发时钟频率最高可达 2 0 m h z ，在可靠性不变的基础上实现了数据流的通讯速率的提高。 1 4本课题的主要工作 本文实现了一种f p g a 设计模式的h d l c 帧收发器与功能仿真。 第一章介绍了h d l c 的概述及国内外研究现状及课题的目的及意义，以h d l c 产品的设计为研究对象，提出了基于f p g a 设计模式的h d l c 帧收发器。 第二章由h d l c 协议帧收发器的设计为主体，在明确f p g a 设计原则的基础 上，首先讨论了四类型寄存器的循环配置方式和f p g a 默认模式，即f p g a 代替 单片机，对寄存器进行循环配置的四步骤。紧接着以发送器为例，通过对状态机 的跳转进行添加应答机制和软件强迫回零模式。通过默认模式中的寄存器配置方 式结合应答机制下多通路回零状态机跳转的方式，设计出总体的架构和分功能模 块架构。 接着对帧收发器进行分功能模块设计、编写与时序图分析，其中包括标志位生 成模块、插零模块、f c s 余项生成模块和f i f o 数据缓冲模块。帧接收器的设计思 路同发送器类似。但需要指出的是，帧接收器分功能模块进行设计时，分功能模 块中的标志位检测模块、删零模块、f c s 余项校验模块和f i f o 数据缓冲模块的设 计逻辑与发送器相逆。 第三章由h d l c 协议帧收发器的软硬件实现为主要内容，引出后仿真的概念， 并通过强大的后仿真软件m o d e l s i m + a l t e r a 平台，结合时序仿真图在确认实现串行 h d l c 帧收发的基础上，对h d l c 协议及其规程进行了验证和分析。 针对调试完成并定义好硬件管脚的工程文件，通过j t a p 方式下载到开发板 c y c l o n ee p l c 6 q 2 4 0 c 8 中，运用示波器进行波型的导出，得到实测的h d l c 帧波 形文件，并针对h d l c 帧实测波形的完整性和同步性进行了一定的分析。 第四章在h d l c 协议帧收发器的设计与实现完成基础上，针对其数据流时钟 频率较高的问题，基于应答机制的延时特性，进行了改变帧数据流时钟频率的实 验与分析，通过分步程序与p l l 模块结合的方式，进行改变帧数据流的收发时钟 频率的实验与仿真，最终得出了帧收发器的帧数据流时钟频率边界条件，并在确 保系统可靠性的基础上，提升了h d l c 帧通信时钟频率。此外，针对帧收发器设 计时仿真过程的可靠性和电路毛刺等问题做出了一定的探索和讨论，包括不同的 状态机在软件设计模式的比较与分析。 北京交通人学硕士学位论文 整个h d l c 帧收发器系统开发工作量较大，本论文主要完成了h d l c 帧收发 器门级和r t l 级帧收发器部分的功能设计、整体设计、仿真和硬件电路下载，并 承担了针对可靠性和通信速率等问题的分析和优化工作，系统各模块的功能由 v e r i l o gh d l 语言和v h d l 语言联合实现。 本设计中采用了状态跳转的三个阶段使用了t o p d o w n 设计方法实现。在数据 链路层上，s a b 8 2 5 2 5 采用满足h d l c 帧格式的数据结构，数据传输率为2 5 0 k b p s ， 本设计基于此设计方法将此项指标显著提高。 本设计对车辆总线的国产化开发与实现有着重要的范例意义。 6 h d l c 协议帧收发器的设计 2h d l c 协议帧收发器的设计 2 1h d l c 协议帧收发器设计方案选择 实现h d l c 协议收发器有三种方法：a s i c 器件、软件编程以及f p g a 器件【l3 1 。 实现h d l c 协议收发器通常是采用a s i c ( a p p l i c a t i o ns p e c i f i ci n t e g r a t e d c i r c u i 0 ，专用集成电路) 器件和软件编程等。特定的a s i c 器件具有使用方便，功 能针对性强，性能可靠的优点，因此应用于特定用途的大批量产品中。而h d l c 的软件编程方法功能灵活，通过修改程序就可以适用于不同的h d l c 应用场合， 但由于程序运行占用处理器资源多，执行速度慢，对信号的时延和同步性不易预 测。对于多路信号的h d l c 应用，处理器的资源占用率与处理路数成正比，所以 软件h d l c 一般只能用于个别路数的低速信号处理。 f p g a ( f i e l dp r o g r a m m a b l eg a t e a r r a y , 现场可编程门阵列) 采用硬件技术处理 信号，可以通过软件反复编程使用，能够兼顾速度和灵活性，且能并行处理多路 信号，可以实时预测和仿真。v h d l 语言设计灵活，可以用模拟器来验证程序的 功能和时序的正确；不要求设计者非常熟悉器件的内部结构，使得设计者可以集 中精力从事设计构思，可以在各e d a 平台上运行。在中小批量通信产品的设计 生产中，用f p g a 实现h d l c 功能是一种较好的实现途径。 用f p g a 实现h d l c 功能的方法很多，主要都是通过芯片厂商提供的h d l c 专用芯片，按照所需的功能设置芯片的参数和定义端口，或购买i p 内核来实现自 己所需的功能。这种方式做中小产品的设计是方便灵活的，但往往受限于特定的 芯片，如果只需芯片的一小部分功能，将会浪费大部分片上的资源，或者如果进 行较大的设计工作则无法使用芯片，因为无法和设计的其它部分融合在一起作为 一个集成芯片的一部分。 论文设计克服了上述缺点，功能模块采用v h d l 语言与v e r i l o gh d l 语言进行 联合编程设计，单独验证。即可独立使用又可以作为其他大型设计的元件进行调 用，从而可以综合在一起，生成网表文件，下载到一个f p g a 芯片上，作为一个 集成芯片的一部分，而不是几个芯片连接在一起，从而提高系统的可靠性和性价 比。 h d l c 协议帧收发器的设计采用的是模块化设计方法，每个模块的添加，删除 和修改都十分灵活，为了降低程序复杂度，使程序设计、调试和维护等操作简单 化。 7 北京交通人学硕十学位论文 2 1 1 f p g a 的设计原则 完整的f p g a 设计流程分为电路设计与输入、功能仿真、综合、综合后仿真、 实现、布局布线后仿真、配置下载与调试等主要步骤。 在设计f p g a 系统时，主要考虑以下几个原则：面积和速度的平衡原则与互 换原则、硬件原则、系统原则和同步设计原则【1 4 】。 1 ) 面积和速度的平衡原则与互换原则： 这里的“面积 是指一个设计所消耗的f p g a 的逻辑资源数量。“速度 是指 设计在芯片上稳定运行时所能够达到的最高频率，与设计时众多时序特征量密切 相关。一般来说，速度的优先级要高于资源耗费。当两者冲突时，采用速度优先 的准则【1 5 】。 2 ) 硬件原则 对h d l 代码编写而言，它的本质作用在于描述硬件。所以评判一段h d l 代 码的优劣的最终标准是其描述并实现的硬件电路的性能( 包括速度和面积两个方面 的指标) 【1 6 】。 3 ) 系统原则 系统原要求设计者能够通过全局、整体上把握设计，从而提高设计质量，优 化设计效果。 4 ) 同步设计原则 同步时序设计是f p g a 设计的最重要原则之一【7 1 。 异步电路容易产生毛刺和竞争冒险；同步时序电路主要信号和输出信号都由 时钟驱动触发器产生，能够避免毛刺，信号稳定。 从资源使用方面考虑，在f p g a 中，同步设计并不比异步设计浪费资源。特 别需要注意的是，不同的时钟域的接口需要进行同步【1 8 】。 还要考虑全局时钟布线资源的利用。全局时钟资源由特殊的工艺实现，具有 很高的扇出性能，且到达芯片内部的所有可配置单元、i o 单元和选择性块r a m 的时延和抖动都为最小。逻辑设计中使用非常频繁的时钟信号、预设置信号、复 位信号和使能信号均应从全局脚引入。 2 1 2h d l c 协议帧收发器开发板的选择 实验室购买了红色飓风i i 代- c y l c 6 型的开发板，用于课题开始阶段设计者熟 悉对f p g a 的开发流程，掌握v e r i ! o gh d l 语言和模块设计流程。开发板图片如图 3 - 2 所示。原理图如图3 - 3 所示。 h d l c 协议帧收发器的设计 图2 1 开发板图片 f i g 2 1p i c t u r eo ft h ed e v e l o p m e n tb o a r d 开发板主要部件如下所示： 1 ) f p g a ：1 5 万门的a l t e r ac y c l o n e 系列的e p l c 6 0 2 4 0 c 8 ，芯片特性包括，5 9 8 0 个l e ，2 0 个m 4 k 片上r a m ，2 个锁相环，最大用户i o 是2 8 5 个。该系列提供了 全功能的锁相环( p l l ) ，用于板级的时钟网络管理和专用i 0 接口，这些接口用 于连接业界标准的外部存储器器件。之所以选用c y c l o n e 系列f p g a 的一个重要原 因是其支持a l t e r a 的n i o s l l 系列嵌入式处理器的i p 。 2 ) 8 m 的s d r a m ：作为嵌入式系统的内存。 3 ) 5 1 2 k 的s r a m ：作为高速缓冲。 4 ) 2 m 的f l a s hr a m ：灵活的页面方式，可以用来存储f p g a 配置文件，还可以作 为嵌入式系统程序存放空间( r o m ) 。 5 ) e p c s i ：1 m b i t 可重复擦除存储器( e e p r o m ) ，用来配置f p g a 。 6 ) 9 针的r s 2 3 2 串口：实现与计算机的通讯，也可以进行辅助调试，输出结果。 7 ) 8 色的v g a 接口。 8 ) p s 2 鼠标键盘接口。 9 ) u s b 2 0 高速数据接口。 1 0 ) 用户自定义串行接口。 1 1 ) 功能扩展板接口。 图2 2 开发板功能板块图 f i g 2 - 2t h ef u n c t i o n a lb l o c kd i a g r a mo fd e v e l o p m e n tb o a r d 9 北京交通人学硕十学位论文 2 2 h d l c 协议帧收发器的总体设计及要求 图2 - 3h d l c 帧收发器总体设计图 f i g 2 3t h es c h e m a t i cd i a g r a mo fd e v e l o p m e n tb o a r do fh d l cf l a m et r a n s c e i v e r h d l c 协议收发器的总体结构由编程寄存器、发送器和接收器三部分组成。 单片机的功能是通过预留的地址总线、数据总线和i o 接口访问编程寄存器， 实现对四类型寄存器的配置，从而实现由上层来控制h d l c 帧收发器的各项功能。 f p g a 模块内部包括了h d l c 帧收发器各功能模块的设计和实现的基础上，由 单片机或代替单片机的默认寄存器配置模式，来对各功能模块进行连接和实现。 h d l c 帧收发器的设计主要的研究对象是总体设计图中的f p g a 部分。设计图 的左端为与h d l c 帧收发器通信的单片机，通信接口有地址总路线、数据总路线 和加接口。设计图的右端为r s 4 8 5 通信电缆，即f p g a 设计的h d l c 帧发送器 中完成的串行h d l c 帧，由其下传至物理层。同理，物理层的电平信号也由其上 传至f p g a 设计的h d l c 帧接收器。 本设计h d l c 收发器的功能要求如下： 1 ) 八位后端平行接口 2 ) 运用外部的收发时钟 3 ) 从顶至底的设计和校验模式 4 ) 空模式，即不包含信息帧的模式( 运用于校验和检测) 5 ) 插零模式和删零模式 6 ) 软件型中断模式 7 ) c r c 校验与外部的f i f o 缓冲和同步 8 ) 收发时钟频率与全局时钟在p l l 下的可调变换。 9 ) 信息帧任意字长的发送( 0 , - 1 2 8 x 8 字位均可) l o h d l c 协议帧收发器的设计 2 2 1h d l c 协议收发器的组成 h d l c 协议收发器的项层架构是通过对于四种类型寄存器配置结合状态机跳 转的方式，在f p g a 模块内部实现各功能模块的基础上设计出来的。主要由发送 控制器，接收控制器及其各功能模块构成。 图2 - 4h d l c 协议帧收发器的结构图 f i g 2 - 4t h ed i a g r a mo ff r a m et r a n c e i v e rb a s e do nh d l cp r o c e d u r e 在结构图左端，为了实现h d l c 帧收发器与单片机通信，在设计中预留了与 单片机进行通信的数据总路线、地址总线和发送接收控制使能信号。从而通过单 片机对发送和接收寄存器进行配置。 h d l c 帧收发器分为帧发送控制器和帧接收控制器，按具体功能模块划分，每 个帧控制器又可以划分为寄存器配置模块、1 6 位c r c 校验模块、插零删零模块和 标志位模块。 当串行的h d l c 帧组好之后，通过帧发送器由r s 4 8 5 通信电缆下传至物理层 芯片a m 7 9 6 0 并传出；而接收到的串行h d l c 帧，也是由r s 4 8 5 通信电缆上传至 h d l c 接收控制器。 综上所述，h d l c 帧收发器各功能模块的连接是通过状态机的跳转和寄存器的 配置实现，从而组成了整体的h d l c 帧的收发功能。具体功能模块的设计请见2 3 节和2 4 节。 北京交通人学硕十学位论文 2 2 2寄存器的配置 在h d l c 收发器中，本设计与单片机通信的寄存器一共有四种类型，分别是 发送端状态控制寄存器，接收端状态控制寄存器，发送端f i f o 缓冲寄存器，接收 端f i f o 缓冲寄存器。具体配置如表2 1 、表2 2 和表2 3 。 表2 1 发送端状态控制寄存器( 地址位为0 0 0 ) t a b 2 1s t a t ea n dc o n t r o lr e g i s t e ro ft r a n s m i t t e r ( a d r e s sb i to o o ) 子位7654 32l0 应用置空置空c r c 使能f i f o 过载终止发送终止发使能发送完成 读写读读写 读读写写读 表2 - 2 接收端状态控制寄存器( 地址位为0 1 0 ) t a b 2 - 2s t a t ea n d