（微电子学与固体电子学专业论文）基于pci9054的3d显示驱动电路设计.pdf

硕士学位论文 m a s t e r st h e s l s 摘要 目前，3 d 立体显示技术正在快速的发展，与普通2 d 显示相比，3 d 立体显示 由于需要同时显示多幅画面，所以对显示的驱动电路的要求更高。本论文对3 d 显 示驱动电路进行了初步的探索。 本论文设计了一套基于p c i 总线的3 d 显示驱动电路，它是以a l t r a l 公司生产 的c y c l o n e 系列的f p g a 芯片e p l c 6 q 2 4 0 c 8 为逻辑控制芯片，采用p c i 9 0 5 4 与p c 机进行双向通信，存储芯片采用三星公司的4 s 6 4 0 8 3 2 h ，模数转换采用1 0 位的模 数转换芯片a d v 7 1 2 3 来完成。该电路以f p g a 为核心，产生数据传输、读写、v g a 同步、模数转换控制逻辑，实现3 d 立体显示所需的v g a 信号。本论文详细讨论了 各个模块的具体设计方案，包括电源电路、复位电路、时钟电路、存储模块、显示 模块等，并在c a d e n c e 环境下完成了原理图设计和p c b 布线。 论文在w i n d o w s 系统环境下，采用w i n d r i v e r 开发了p c i 设备驱动程序，并详 细讨论了p c i 9 0 5 4 接口芯片的寄存器设置。同时在q u a r t u s i i 环境下，采用v e d l o g 语言f p g a 编制了逻辑控制程序，对v g a 时序和s d r a m 读写程序进行了仿真， 另外还编制了一个电路板自检程序，通过l e d 流水灯检验电路板的正确性。 实验表明本论文所设计的基于p c i 总线的驱动电路能够满足3 d 显示的基本需 求，但在刷新速率、图像分辨率方面还有待进一步提高，以适应高清3 d 视频需要。 关键词：3 d 显示；p c i ：f p g a ；v g a 显示驱动 硕士学位论文 m a s t e r st h e s i s a b s t r a c t a tp r e s e n t , 3 dd i s p l a yt e c h n o l o g yi sr a p i d l yd e v e l o p i n g ，c o m p a r e dw i t ho r d i n a r y 2 dd i s p l a y ，3 dd i s p l a yn e e d st od i s p l a ym o r et h a no n es c r e e n ，a c c o r d i n g l yh i g h e r r e q u i r e m e n t sa r en e e d e df o rt h ei m a g e sc i r c u i td i s p l a y i nt h i sp a p e r , 3 dd i s p l a yd r i v e r c i r c u i ta r ep r i m a r i l yd i s c u s s e d t h i sp a p e rc o m p l e t e dat h r e e - d i m e n s i o n a li m a g ed r i v i n gc i r c u i t ；t h i s3 dd i s p l a y d r i v e rc i r c u i tw a sb a s e do np c ib u s t h e l o g i cc o n t r o lm o d u l ec h o s es a m s u n g s 4 s 6 4 0 8 3 2 ha st h em e m o r yc h i p ，c y c l o n ee p l c 6 q 2 4 0 c 8a st h el o g i cc o n t r o lc h i p ，u s e d t h ep c i 9 0 5 4t oc o m m u n i c a t ew i t hp c ，c h o s es a m s u n g 。s4 s 6 4 0 8 3 2 ha st h em e m o r y c h i p ， a n dt h es y s t e mc h o s ea d v 7 12 3f o ra n a l o gs i g n a l s f p g aa st h ec o r eo ft h ec i r c u i t , i t g e n e r a t e st h ec o n t r o ll o g i cf o rd a t at r a n s m i s s i o n , d a t a sr e a da n dw r i t ea n ds y n cs i g r l a l f o rv g a t h i sp a p e rd i s c u s s e dt h es p e c i f i cd e s i g no fe a c hm o d u l eo ft h ep o w e rs u p p l y c i r c u i t , r e s e tc i r c u i lc l o c kc i r c u i t , m e m o r ym o d u l e ，d i s p l a ym o d u l e d e s i g n e ds c h e m a t i c 谢t l lt h ec a d e n c e ，a n da l s of i n i s h e dp c b l a y o u t t h i s p a p e rd e v e l o p e dap c id e v i c ed r i v e r 、析t l lt h ew i n d r i v e ra n dd i s c u s s e d p c i 9 0 5 4i n t e r f a c ec h i pi nd e t a i l t h ed e s i g no fs o f t w a r ew a ss i m u l a t e du n d e rt h e e n v i r o n m e n to fq u a r t u si i ，s u c ha sv g a t i m i n ga n ds d r a m r e a da n dw r i t ep r o c e d u r e s i ta l s op r e p a r e dab o a r ds e l f - t e s tp r o g r a ma n du s e dt h el e d w a t e rl i g h t st ot e s tt h ec i r c u i t b o a r d e x p e r i m e n t ss h o wt h a tt h ed e s i g no ft h i sp a p ec o u l dm e e tt h eb a s i cn e e d so ft h e3 d d i s p l a y ，b u ti t sr e f r e s hr a t ea n di m a g er e s o l u t i o nn e e dt oi m p r o v et oa c h i e v et l l e l l i 曲一d e f i n i t i o n3 dv i d e od i s p l a y k e y w o r d s ：3 dd i s p l a y ；p c i ；f p g a ；v g ad i s p l a yd r i v e r 硕士学位论文 m a s t e r st h e s i s 1 13 d 显示发展概述 第一章绪论 立体画于1 8 3 3 年诞生，当时，英国科学家w h e a t s t o n e 创造出世界上第一组视 差图像对，该图像对采用了双目视差的原理。1 8 3 8 年w h e a t s t o n e 向英国皇家科学 院提交了一篇名为o ns o m er e m a r k a b l ea n dh it h e r t ou n o b s e r v e dp h e n o m e n ao f b i n o c u l a rv i s i o n 的科学论文，第一次提出了3 d 显示技术【。 在2 0 世纪，3 d 立体显示技术发展比较快速。1 9 3 9 年，在纽约建立了第一家大 型立体电影院，当时没有彩色影片，只能播放黑白影片，并且需要观看者佩戴偏振 光眼镜才能看到立体效果。进入2 0 世纪5 0 年代期间，电影上开始运用基于红青互 补色的分色3 d 显示技术。在2 0 世纪8 0 年代初期，科学家们提出了柱透镜光栅3 d 显示技术，该技术是将复杂的集成照相术中的微透镜阵列简化成柱透镜光栅1 2 1 。之 后，美国、日本、法国等国家的厂商均开始研制柱透镜光栅，基于柱透镜光栅的3 d 画迅速地发展起来。 在进入2 1 世纪之后，3 d 显示技术逐渐成为了前沿科技。其中，裸视3 d 显示技 术最引人注目，成为了研究的重点1 3 1 。光栅3 d 显示技术运用广泛，不论是小的手机 屏，还是上百英寸的大屏幕，3 d 显示器的立体效果都比较好。在体3 d 显示方面也 有比较显著的成就，基于体3 d 显示的3 d 显示系统能达到9 0 0 0 万体素。该3 d 显示 系统能够从任意角度进行观看，完全能够达到虚拟实境的效果。 3 d 显示技术从发展之初至今，一直受到人们的青睐，在快速的发展着，许多优 秀的研究团体也在这期间涌现，他们研制出的3 d 显示器性能良好，品种繁多。但 到目前为止，这些产品还不能满足人们的要求，为了实现人类的重现真实世界的梦 想，我们仍然需要不断地努力。3 d 显示的方式有很多，例如头盔3 d 显示、眼镜3 d 显示、集成成像3 d 显示、光栅3 d 显示、全息3 d 显示、体3 d 显示等 4 1 。但目前最 成功、商业化普及最广的还是双目视差立体显示( s t e r e o s c o p y ) ，它通过分光元件例 如偏振光眼镜、分色眼镜、头盔和液晶快门眼镜等，将稍有差异的两幅图片分别送 到观察者的左眼和右眼，使观察者能够产生立体幻觉。光栅3 d 显示不需要佩戴眼 镜，它也是基于双目视差的原理| 5 l ，它利用柱透镜光栅将不同角度的图像分开，使 得观察者在不戴眼镜的情况下也能够观察到两幅图像，而且左右眼可以分别观察到 一幅图像，这两幅图像不同，由此来产生立体感觉。但由于多幅图像需要同时显示， 使得立体显示图像的分辨率受到了较大的限制。 硕士擘位论文 m a s t e r st h e s i s 1 2 计算机总线的分类 根据上节所述，与传统2 d 显示不同，3 d 显示至少需要显示两幅图像，这样对 显示驱动电路提出了更高要求。在计算机中视频数据通过总线传给显卡，再在显示 屏上显示出来。因此3 d 显示对计算机总线的要求较高，下面对传统计算机总线进 行一个简单介绍回顾。 按传输的信号总线的不同，计算机总线可以分为数据总线、地址总线、控制总 线三种【6 1 = 数据总线：传送的是数据，在c p u 与其他部件之间进行双向数据传送，有三态 控制功能。 地址总线：传送的是地址信号，包括c p u 需要访问的输入输出接口或者存储 单元的地址信号。 控制总线：用于连接c p u 的控制部件，便于对外围部件进行控制，同时还连接 内存以及输入输出设备，内存和输入输出设备的全部工作均由控制总线来控制。 根据总线在微机系统中分布的位置情况的不同，又可以将计算机总线分为两 类：机外总线、机内总线。连接计算机内部各模块的总线叫机内总线，如连接c p u 、 存储器和i o 接口的总线，常用的机内总线有i s a 总线、e i s a 总线、v e s a 总线、 p c i 总线等。 ( 1 ) i s a 总线 i s a 总线是一种总线标准，它是由i b m 公司制定的，专用于p c a t 电脑，其体 系结构为1 6 位，只能够支持1 6 位的输入输出设备，数据传输率能够达到1 6 m b s 。 也称为a t 标准。1 9 8 4 年之前，i s a 总线是8 位总线，1 9 8 4 年数据总线宽度扩充到 1 6 位。地址总线宽度也得到扩充，从原来的2 0 位扩充到了2 4 位，并且能够保持完 整性。目前使用的i s a 总线标准就在8 位基本插槽的基础上加上1 6 位扩充插槽。 ( 2 ) e i s a 总线 e i s a 总线于1 9 8 9 年产生，它是由工业厂商联合设计的，主要用于支持已经存 在的i s a 扩充板，同时能够为以后的发展提供平台。它采用8 m h z 的时钟速率以支 持i s a 卡，但由总线提供的d m a 速度能够达到3 3 m b p s 。e i s a 总线的微处理总线 和输入输出总线是分离的，因此输入输出总线能够以低时钟速率运行，以支持1 s a 卡，而微处理器总线能够以高速率运行。基于e i s a 总线的机器可以同时向不同的 用户提供高速磁盘输出。它同时能够兼容i s a 总线。 ( 3 ) v e s a 总线 2 硕士学位论文 m a s t e r st h e s i s v e s a 总线即本地总线( l o c a lb u s ) ，就是c p u 或加以缓冲的c p u 总线。v e s a 数据总线宽度为3 2 位，总线时钟与c p u 主频有关，最大不超过4 0 m h z ，支持b u r s t m o d e 突发传输方式，地址总线宽度3 2 位，总线最高传输率1 3 2 m b s ，总线最大 寻址空间为4 g b 。 ( 4 ) p c i 总线 p c i 是一种局部总线，在1 9 9 1 年时由i n t e l 公司推出。目前，个人电脑中大多数 使用该接口。p c i 总线有3 2 b i t 、6 4 b i t 两种数据宽度；总线速度也有两种，分别为 3 3 m h z 和6 6 m h z 。 1 3p c i 总线的发展趋势及特点 1 3 1p c i 总线的发展趋势 目前应用的计算机内部总线技术为p c i ，1 9 9 1 年由i n t e l 提出。后来，p c i s i g 小组接替了i n t e l 的p c i 规范的发展，在1 9 9 3 年5 月发布了p c i 2 0 。最早提出的p c i 总线工作在3 3 m h z 频率之下，传输带宽达到了1 3 3 m b s ( 3 3 m h zx 3 2 位8 ) ，比i s a 总线的传输带宽增加了许多，能够满足当时处理器的需要。由于对性能要求的不断 提高，1 9 9 3 年将p c i 总线的数据宽度提升到6 4 位，后来又将p c i 总线的频率提升 了一倍，达到了6 6 m h z 。但目前采用较广泛的p c i 总线的数据宽度是3 2 位，总线 频率是3 3 舭。 p c i 总线的发展历史如下1 7 l ： p c i 在1 9 9 2 年问世，由当时的p c i s i g 提出，自p c i l 0 问世以来，至今已有 十几年的历史，期间也推出过不少改良的版本，包括有： 1 9 9 2 年的p c i l o ： 1 9 9 3 年的p c i 2 0 ； 1 9 9 5 年的p c i 2 1 ； 1 9 9 9 年的p c i 2 2 ； 1 9 9 9 年的p c i x1 0 ； 2 0 0 2 年的p c i 2 3 及p c i x2 0 ，其特性已包括较p c i x1 o 具备等完整的向 下兼容性，亦较p c i x1 0 的频宽高出2 - 4 倍。 1 3 2p c i 总线的特点 p c i ( 即外围部件互连) 总线是3 2 6 4 位局部总线，适用于显卡、网卡、多串口 卡等高速外设。p c i 总线的传输速率比i s a 总线的快，最高能够达到3 3 m h z 的工 3 硕士学位论文 m a s t e r st h e s i s 作频率，在3 2 位时，峰值吞吐率为1 3 2 m b s 。p c i 具有独立的配置地址空间，参 数能够自动配置，若设备能与p c i 兼容，该设备即能够实现即插即用1 8 1 。 p c i 总线为外设以及主c p u 提供性能较高的数据总线。p c i 总线在3 2 位时， 能够提供1 3 2 m b s 数据传输速率；p c i 总线可适用于各种平台，因为它是独立的， 与时钟频率以及c p u 均无关；p c i 总线扩展性较好，可以无限制地扩展。 p c i 总线特点如下1 9 1 ： 传输速率较高，当数据宽度为3 2 位时，数据传输率最大可达到1 3 2 m b s ， 当数据宽度为6 4 位时，数据传输率最大可达到2 6 4 m b s ； 多总线共存，p c i 总线可使多种总线在一个系统中共存，不同速度的设备 能够一起工作； 独立于c p u ，p c i 总线独立于某一具体处理器； 能够自动识别外设，并对其进行配置，用户使用起来较方便； 并行操作能力。 基于p c i 总线的数据采集卡在3 2 位时，最高数据传输速率能够达到1 3 2 m b s ， 而基于i s a 总线的数据采集卡的最大通信速度只有8 m h z ，只能够达到1 6m b s 的 最高数据传输速率。同时具有以下特点：即插即用使用方便、节省空间、通信速度 快等。 1 4 本论文的主要内容及安排 本实验室在教育部重点项目的资助下，正在开展有关3 d 显示技术的研究。本 论文作为其中一个子课题，对基于p c i 总线的3 d 立体显示的驱动电路进行了初步 探索，接口芯片采用p c i 9 0 5 4 ，逻辑控制芯片采用a l t r a l 公司的f p g a 芯片，研究 了3 d 立体显示的驱动电路的硬件设计和软件编程，论文具体内容和章节安排如下： 第一章，绪论：简单回顾了3 d 显示技术的发展历程、计算机总线的分类、p c i 总线的发展趋势及特点。 第二章，3 d 显示驱动电路的硬件设计：详细讨论了显示驱动电路的硬件设计。 第三章，p c i 驱动程序设计：详细讨论了w m d o w 环境下硬件驱动程序设计。 第四章，f p g a 程序设计：介绍了利用q u a r t u s i i 开发f p g a 的流程，采用v e r i l o g 语言对f p g a 芯片编制了逻辑控制程序，对v g a 时序和s d r a m 读写程序进行了 仿真，另外还编制了一个电路板自检程序，通过l e d 流水灯检验电路板的正确性。 第五章，总结和展望。 4 硕士学位论文 m a s t e r st h e s i s 第二章3 d 显示驱动电路的硬件设计 2 13 d 显示驱动电路系统设计 本论文设计的3 d 立体显示的驱动电路主要有五大模块，分别是电源、p c i 接口、 f p g a 逻辑控制、数据存储、模数转换模块。系统框图如图2 1 所示，图像视频数据 由p c 机通过p c i 接口电路输入到驱动电路，数据首先存储到存储器s d r a m 中，由 f p g a 产生的r 、g 、b 三路信号经过模数转换芯片a d v t l 2 3 转换后由v g a 输出，f p g a 同时还产生v g a 显示需要的行同步信号以及场同步信号。立体显示需要两路v g a 视 频信号，为了方便，图2 1 只画出了其中一路v g a ，另一路与此相同。对系统中各 个模块的具体设计见后面各节。 二丑 p c i 9 0 5 4 d m a f i f o ，内部寄存3 3 v 电源 1 5 v 电源 n 一一1 u u o , i 嚣su气夕 s d r a m i5 一系统时 g s d r a m ru也u 数据锁存 数据锁存 数据锁存 r uug0b a d 、刀1 2 3 图2 1立体显示驱动电路结构框图 s 硕士学位论文 m a s i e r st h e s l s 2 2p c i 接口模块设计 2 2 1p c i 接口方案选择 在设计p c i 总线接口电路时，电气特性和时序都要符合p c i 总线规范。目前， p c i 总线接口的开发可以采用以下两种方式1 1 0 1 一是采用可编程逻辑器件f p g a 或 c p l d 来实现，这种设计的优点是比较灵活，可以根据自己的需要设计接口电路， 不需要实现p c i 总线的全部功能，只实现满足自己需要的特定功能即可。但p c i 总 线协议比较复杂，p c i 控制接口设计起来比较困难，若小产品而且时间较短的项目 采用该方法，则耗时较长，成本也较高。二是采用专用的p c i 接口芯片，p c i 总线 接口相对复杂，通过接口芯可以将其转换为用户接口，转换后的用户接口较简单， 只需要设计用户接口即可，这样既降低了开发的难度。而且，接口芯片成本低、通 用性好、开发时间缩短、数据传输性能好，所以一般采用专用接口芯片来进行设计 开发。 目前，市面上专用的p c i 接口芯片种类较多，如由a m c c 公司生产的$ 5 9 2 0 、 $ 5 9 3 3 系列；p l x 公司生产的p c i 9 0 5 0 、p c i 9 0 5 2 、p c i 9 0 5 4 等。p c i 9 0 5 2 不支持d m a 传输，9 0 5 4 支持d m a 传输，假如应用对带宽要求较高的话，采用9 0 5 4 ，这样比较 有把握。本论文对带宽的要求不高，但是考虑到p c i 传输的效率，最终选择了 p c i 9 0 5 4 作为开发所用的接口芯片。 2 2 2p c i9 0 5 4 总线接口介绍 p c i 9 0 5 4 有主模式、从模式和d m a 方式三种数据传输方式f l l l 。其内部的d m a 数据通道有两个，每个数据通路上均有六个f i f o ，用来对数据进行缓冲，能够同 时进行数据的发送以及接收。p c i 9 0 5 4 内部框图如图2 2 所示： 1 , l - r 工总线 - l - _ _ i _ _ 图2 2p c i 9 0 5 4 内部框图 6 本地总线 _ _ _ _ - _ - 硕士学位论文 m a s t e r st he s i s p c i 9 0 5 4 的本地总线有c 、m 、j 三种工作模式，m o d e 1 ：o 】为模式选择引脚， 可以利用其进行工作模式的选择。在c 模式下，由于操作时序简单，逻辑控制容 易，所以开发难度较低。在c 模式下，p c i 9 0 5 4 中的数据线和地址线是分开的，能 够为本地工作时序提供各种工作方式，在系统设计中应用比较广泛。因此，本论文 采用c 模式。 p c i 9 0 5 4 提供了p c i 、e e p r o m 、l o c a l 总线三个接口【1 2 】。p c i 9 0 5 4 在p c i 总 线和本地总线之间传递消息，既可以作为主设备，起到控制总线的作用，也可以作 为目标设备，以响应总线。p c i 9 0 5 4 中的6 个可编程f i f o 的作用分别是p c i 的发 起读、写操作，目标读、写操作以及d m a 读、写操作。f i f o 能够完成大量的数 据的突发传输并且在传输过程中不丢失，以满足实时性。 2 2 3p c i 9 0 5 4 与p c i 总线接口 p c i 9 0 5 4 与p c i 总线接口连接，能实现c p u 与p c i 的数据传输的功能。p c i 总 线接口信号包括接口控制信号线、数据地址复用信号线、中断信号线等【1 3 】。 ( 1 ) 系统信号 c l k ：系统时钟信号。该信号对所有的p c i 设备而言都是输入信号，为所有p c i 设备上的信号和数据传送提供时序，除i r q a # - - - m q d # 以及r s t # 信号外，其他的 p c i 信号，都在c l k 的上升沿到来时采样。 r s t # ：复位信号。使p c i 的寄存器及其相关信号恢复到初始值。若撤消其边沿 没有反弹，则c l k 和r s 胖可以不同步。 ( 2 ) 地址和数据信号 a d 3 i a d 0 ：数据和地址在相同引脚上的可以复用。f r a m e # 为低电平时有效， 表示地址期；t r d y # 和i r d y # 同时为低电平时表示数据期。 c b e 3 一c b e 0 ：p c i 总线复用命令与字节选通引脚。在地址周期时，进行p c i 总线命令的传输；在数据周期时，进行字节选通信号的传输。 p a r ：a d 3 1 a d o 和c b e 3 - - c b e 0 的奇偶校验信号。不论是主设备还是从 设备都必须实现此信号。 ( 3 ) 接口控制信号 f r a m e # ：帧周期信号，指示p c i 总线事务的开始与结束。 i r d y # ：该信号为低电平时有效，表示p c i 的主设备数据准备完毕。 t r d y # ：目标准备好信号。 s t o p ：该信号高电平时有效，表示目标设备发出请求，使主设备停止当前p c i 硕士学位论文 m a s 丁e r st h e s i s 总线上的一切事务。 i d s e l ：选择p c i 目标设备。在p c i 总线的配置读写传输期间起片选作用。 d e v s e l # - 设备选择信号。作为输入信号，d e v s e l # 说明总线上是否选中了 设备。 ( 4 ) 中断信号 在p c i 规范中，只能使用i n t a # 一条中断申请线来进行中断申请，并且是采用 漏极开路的方式来驱动这条中断线。 ( 5 ) s e r r # 信号 在p c i 规范中，该系统错误信号线是必备信号；但是，该信号对整个计算机系 统影响较大，该信号有效时可能会导致系统死机，并且产生该信号的机制也较复杂， 需要占用较多的资源，所以在本论文中，没有对该信号进行处理，处于空置状态。 p c i 9 0 5 4 与p c i 总线接口具体原理图如图2 3 所示： 图2 3p c i 9 0 5 4 与p c i 总线接口具体原理图 p c i 连接器的p r s n t l # 和p r s n t 2 群引脚的用途有两个，一是表明是否有板卡 存在与p c i 插槽上；二是提供电源的相关要求1 1 4 j 。p c 机主板即通过对这两个信号 的检测来判断插槽上是否存在板卡，同时在连接时还要注意p c i 板卡的使用功率。 表2 1 给出了p c i 板卡上p r s n t 引脚的设置情况1 1 5 】。 8 硕士学位论文 m a s t e r st h e s i s 表2 1p c i 板卡上p r s n t 引脚的设置情况 p r s n t i #p i l s n t 撵 表达的含义 开路开路插槽上不存在p c i 板卡 地开路存在p c i 板卡，最大功耗2 砰 开路地存在p c i 板卡，最大功耗1 5 弭 地 地存在p c i 板卡，最大功耗7 5 w 对于p c i 板卡，无论系统是工作在5 v 或是3 3 v ，都需要说明板上电源功耗的 最大值，电源必须满足该功耗。在本接口卡中，采用的电源最大功耗是7 5 w ，将 引脚p r s n t i # 和p r s n t 2 # 均与1 0 k 的电阻相连并接地，以此方式来实现要求。 在p c i 规范中，信号具有反射波的作用，所以需求电压的一半由驱动信号产生， 另一半由反射来实现。因此对信号线的长度就有一定的要求。从p c i 9 0 5 4 的引脚到 p c i 边缘连接器，其走线长度需满足如下条件【1 6 j ： ( 1 ) 3 2 位接口信号的走线长度不能超过3 8 1 m m ( 1 5 0 0 m i l ) ； ( 2 ) 时钟信号的走线长度为6 3 5r n l n 2 5l n i n ( 2 4 0 0m i l - - 2 6 0 0r a i l ) ，而且只 能连到一个负载上。时钟信号只能在p c b 的同一面走线，在转角处要采用弧形，为 了达到长度要求和布线要求，本论文中采用“蛇形”走线。 系统板中p c i 控制信号需要接上上拉电阻，使得设备在未驱动该引脚时，该引 脚处于无效状态并且能够保持稳定，p c i 9 0 5 4 在该引脚没有上拉时不会发出p c i 总 线申请。上拉电阻阻值范围一般在1 k 1 0 k 内，阻值越小，该信号驱动为有效所需 要的时间越短，但太小会使得流过芯片的电流过大，将芯片烧毁，权衡考虑之后， 本论文采用的是4 7 k 的上拉电阻。 2 2 4p c i 9 0 5 4 与本地总线接口 本论文以c y c l o n e 系列f p g a 芯片e p lc 6 q 2 4 0 c 8 为逻辑控制芯片，p c i 9 0 5 4 工作在c 模式时，利用片内逻辑控制将p c i 的数据和地址线分开，连接f p g a 相应 的引脚，为本地工作提供各种工作方式以满足时序要求。 p c i 9 0 5 4 有c 、m 、j 3 种工作模式。m 模式主要应用在电信领域，在j 模式下 工作时接口的设计比较困难，所以我们通常使p c i 9 0 5 4 工作在c 模式下。c 模式下 的数据传输有直接数据传输方式( d i r e c td a t at r a n s f e rm o d e s ) 与d m a 方式两种。 直接数据传输方式又分为i n i t i a t o r 与t a r g e t 两种方式，在c 模式下，t a r g e t 、i n i t i a t o r 以及d m a 三种数据传输方式分别与p c i 的三种数据通信相对应1 r 丌。 ( 1 ) t a r g e t 方式 9 硕士学位论文 m a s t e r st h e s i s t a r g e t 方式实现c p u 与p c i 设备通信。在这种方式下，c p u 调用a p i ， 访问 p c i 设备。 ( 2 ) i n i t i a t o r 方式 i n i t i a t o r 方式实现p c i 设备与p c i 设备直接通信，在这种方式下，9 0 5 4 作为 m a s t e r 访问p c i 总线上的其它设备。 ( 3 ) d m a 方式 在d m a 方式下，数据在p c i 设备与主存之间进行传输。该方式下p c i 设备与 主存之间数据传输的效率较高。此时，总线主设备是p c i 9 0 5 4 ，从设备是h o s t 桥。 通过模式选择控制引脚m o d e 1 ：0 】来对p c i 9 0 5 4 的工作方式进行控制，本系统 采用的是1 7 6 p i n p q f p 封装的p c i 9 0 5 4 芯片，模式选择引脚为p i n l 5 7 ( m o d e l ) 和p i n l 5 6 ( m o d e 0 ) ，本系统采用的是c 模式( m o d e 1 ：0 】：0 0 ) ，只需要将p i n l 5 7 和p i n l 5 6 这两个引脚都接地就可以了。模式选择对照表如表2 2 所示【1 3 】： 表2 2 模式选择对照表 1 1 0 d f 0舶0 d e lb u s1 1 0 d e 1 1h l0 j 01 保留 00 c 本地总线工作模式电路图如图2 4 所示： 图2 4 本地总线工作模式电路图 2 2 5p c i 9 0 5 4 与e e p r o m 接口 p c i 9 0 5 4 芯片上有与串行e e p r o m 相连接的引脚，分别是e e c s 、e e d o 、e e d i 、 e e s k ：实现的功能分别是串行e e p r o m 片选，串行e e p r o m 读数据，串行e e p r o m 1 0 硕士学位论文 m a s 丁e r st h e s i s 写数据，串行e e p r o m 数据时钟。这四个引脚与串行e e p r o m 芯片9 3 c 5 6 a 的引 脚c s 、d o 、d i 、s k 分别对应相连。其中e e d o 引脚加有上拉电阻，使得在未安 装e e p r o m 时，e e d o 始终保持高电平状态，p c i 9 0 5 4 仍然能够以缺省设置运行。 9 3 c 5 6 a 的v c c 引脚即电源引脚，接+ 3 3 v 电源，g n d 接地。串行e e p r o m 要处 于非保护并且可编程状态，方便对串行e e p r o m 进行写操作，所有的p e 引脚连接 3 3 v 的高电平，需要连接1 0 kq 的电阻，起到上拉的作用，p r e 引脚接地，需要连 接1 0 k q 的电阻，起到下拉的作用0 9 。e e p r o m 的原理图如图2 5 所示： 图2 5e e p r o m 的原理图 2 3 其他各模块的具体实现 2 3 1 电源电路的设计 前面介绍过，p c i 总线的电气规范提供了5 v 和3 3 v 两种电源跚。不同的元 器件有不同的工作电压，要使不同的器件能够在同一种信号环境中混合使用，就需 要电源转换芯片将电压进行转换。但是p c i 板卡的信号环境不能混用，p c i 总线上 的所有器件必须使用相同的信号协定，这是由p c i 的电气规范所决定的。本系统所 需要的5 v 电源可以通过p c i 连接器从c p u 上取得，而f p g a 内核需要的是1 5 v 的工作电压，端口电压需要3 3 v 的工作电压，所以本论文中采用了两种电源转换 芯片：一种是将5 v 电压转换成3 3 v 的电源芯片a m e l 0 8 5 ，它可以提供3 a 的电流， 是固定电平输出的芯片。其电路原理图如图2 6 所示： l l 硕士学位论文 m a s t e r st h e s l s 图2 63 3 v 电源转换原理图 另一种是将5 v 电压转换成f p g a 内核所需的1 5 v 电压，采用的电源转换芯片 是l d l 0 8 4 v 1 5 ，它可以提供5 a 的电流。其原理图如图2 7 所示： 图2 71 s v 电源转换原理图 在设计p c i 电路时，电源层到地层之间要连接电容，为连接器上的v c c 引脚 提供去耦作用，从连接器到电源层或者地层的引线最长不能超过6 3 5 衄，线宽最小 不能低于0 5 1 衄。需要在通用板上的地线层与输入输出缓冲电源线之间加去耦电 容，以保证它们发挥交流参考作用。去耦电容的选用不是很严格，可按c = i f ，即 对于1 0 m h z 的噪声选用0 1 | lf 的去耦电容1 2 。 2 3 2 时钟电路的设计 本论文的时钟电路如图2 8 所示。f p g a 的时钟电路只能利用晶振来实现，有 源晶振来给f p g a 提供电源，串联两个2 2 欧姆的电容是为了达到阻抗匹配的效果。 该时钟电路能够提供5 0 m h z 的电路给f p g a 芯片，再由f p g a 提供时钟信号给p c i 。 图2 8 时钟电路 1 2 、 硕士学位论文 m a s t e r st h e s i s 2 3 3f p g a 逻辑控制模块设计 a l t e r a 公司的c p l d 和f p g a 都是由输入输出单元、逻辑单元和互连三部分组 成。其中i o 单元的功能基本一致，二者的逻辑单元和互连法则各不相同。c p l d 中的逻辑单元是大单元，其输入变量数可以多达2 0 个，由于c p l d 的逻辑单元功 能强大，一般的逻辑均可以在单元内实现，因而这种逻辑单元内部互连关系比较简 单，即可以通过总线来实现。c p l d 比较适合控制器，它属于逻辑型系统，这种系 统的逻辑关系相对较复杂，输入变量也比较多，但是需要的触发器的数量比较少。 f p g a 逻辑单元均是小单元，每个单元包含有1 至2 个触发器，其通常只有几个输 入变量，这样的结构使得芯片的占用面积较小，速度较快，每块芯片上能够集成较 多的单元，但是每个单元的功能相对比较弱。f p g a 较适合信号处理等数据型系统， 这种系统的逻辑关系简单，输入变量少，对触发器的需要量多。f p g a 的速度比c p l d 慢，并且f p g a 的时间可预测性较弱，但是f p g a 在编程上比c p l d 具有更大的灵活 性。考虑到上述内容，本论文中选用的a l t e r ac y c l o n e 系列的f p g a 芯片 e p l c 6 q 2 4 0 c 8 。 在f p g a 主芯片电路的设计中，要注意管脚兼容性。在进行p c b 设计之前不 能估算将来的代码需要多大的f p g a ，这时就需要在电路设计时有尽可能大的兼容 性，可以保证电路板出来后可以选择不同规模的芯片进行焊接。比如q 2 4 0 的封装， a l t e r a 的c y c l o n e 系列有两个型号，e p l c 6 和e p l c l 2 ，它们的封装相同，但可以用 的i o 数量不同，为保证p c b 设计之后能兼容这两款芯片，管脚设计的时候要照顾 可用i o 管脚较少的e p l c l 2 ，即按照e p l c l 2 设计的板卡将来可以焊接e p l c 6 。 不同于a r m 、d s p ，f p g a 芯片的管脚可以自由指定，但除了专用的i o 之外。 比如时钟、配置管脚，这些管脚是固定的。e p l c 6 有1 8 5 个i o 管脚，可以自由指 定它们的功能、连接关系。管脚的自由指定的原则在p c b 设计时可以大大简化后期 电路设计的工作。可以根据实际的情况来调整原理图中f p g a 管脚的功能，使p c b 布局布线更为合理。时钟管脚是f p g a 中比较敏感的管脚，涉及到一些高速时钟信 号，必须通过f p g a 的专用管脚来送入f p g a 中。每个锁相环都有自己专用的时钟 输入管脚，要用到锁相环就必须把时钟送到专用的时钟管脚中去。p l l 经常用来作 频率的合成。p l l 电路的稳定性直接影响到分频或倍频后信号的质量，因此在设计 中，锁相环的电源要加入滤波的处理。滤波电容在布局布线时尽量靠近f p g a 芯片 对应的管脚，即锁相环的电源管脚，尽量减少过孔，这样可以保证更好的滤波效果。 硕士学位论文 m a s t e r st h e s i s f p g a 芯片部分引脚原理图如图2 9 所示： 图2 9f p g a 芯片部分引脚原理图 2 3 4 下载配置与调试接口电路设计 c y c l o n e 系列的f p g a 器件配置方案主要有三种，包括a s 配置、p s 配置、j t a g 配置【2 2 1 。 a s 是一种配置接口，j t a g 是把程序烧写到f p g a 内部，a s 是一种主动的配 置接口，它是把p u f 文件或将来的二进制的固化文件烧写到f p g a 外部的配置芯片 里面去。通过a s 口实际上是通过主机的下载电缆把配置程序烧写到配置芯片里去， 以后上电之后都由配置芯片重新加载给f p g a 。开发阶段调试软件功能时使用 j t a g ，因为j t a g 方式下载进入f p g a 后掉电内容消失，每次f p g a 上电时都会从 外部的配置芯片提取新的程序。整个研发过程结束之后，认为程序可以固化了，就 采用a s 方式烧写进去，即a s 下载方式可以永久性地改变f p g a 的内容，或者改 变了配置芯片的内容，再次上电之后，f p g a 就会以新下载的程序开始运行。 1 4 硕士学位论文 m a s - 1 e rst h e s i s j t a g 下载与调试接口原理图如图2 1 0 所示： 3 3 v 图2 1 0j t a g 下载与调试接口原理图 a s 下载与调试接口原理图如图2 1 1 所示： r c 8 1 0 k 图2 1 1a s 下载与调试接口原理图 j t a g 的l o p i i l 的连接器跟下载线相连的接头与芯片的距离不要太远，即j t a g 的信号线不要太长，否则会由于驱动能力的限制影响正常的下载。该有的上拉、下 拉电阻不能少，否则会导致下载的失败。 2 3 5a d v 7 1 2 3 外围电路设计 a d v 7 1 2 3 是视频信号数模转换芯片，它能够将数字信号转换成为模拟信号， 最后通过v g a 显示。a d v 7 1 2 3 有三路的d a 转换器，即有三个通道，每一个通道 都存在一个1 0 的寄存器，即每个通道可以输入1 0 位的数据进行转换。每一个通道 分别代表r 0 一r 9 ，g o g 9 ，b 0 一b 9 。这些数据在时钟的上升沿被锁存，被送入三路 1 0 位的d a c 当中，最后被转换成三个模拟信号通过v g a 显示。a d v 7 1 2 3 的电路 硕士学位论文 m a s t e r st h e s i s 原理图如图2 1 2 所示： 图2 1 2a d v 7 1 2 3 的电路原理图 a d v 7 1 2 3 的引脚r 0 r 9 ，g o g 9 ，b 0 b 9 是不同颜色的像素数据输入端，分别 代表红色、绿色、蓝色。a d v 7 1 2 3 除此之外还有两个控制信号，即b l a n k ( 灰电 平控制端) ，该引脚低电平有效，此时模拟输出i o b 、i o g 、i o r 是灰电平。另一个 是s y n c ( 同步信号控制端) ，这两个信号在时钟的上升沿被锁存，以保证数据流 同步。 对a d v 7 1 2 3 外围电路的p c b 设计时要使电源信号和