（微电子学与固体电子学专业论文）基于mpc8541的pci总线高速信号处理卡设计.pdf

基于m p c 8 5 4 1 的p c i 总线高速信号处理卡设计 摘要 随着网络通信技术的发展，以通信处理器和网络处理器为核心的嵌入式系 统得到了广泛的应用。当今网络通信技术对数据信号处理的速度、带宽都有更 高的要求，开发高性能的信号处理设备在网络通信领域有着重要的应用前景。 基于这个方面的应用，本文采用f r e e s c a l e 公司的p o w e r q u i c c i i i 系列c p u 设 计了基于m p c 8 5 4 1 的p c i 总线高速信号处理卡，同时具有p c i 总线的即插即用 性和m p c 8 5 4 1 的高速实时处理能力。 m p c 8 5 4 1 是一款先进的网络通信处理器，是整个高速信号处理卡的控制核 心，m p c 8 5 4 1 的可编程性使得系统具有可扩展性，在硬件电路设计好之后， 可以增加软件模块的方法增强系统的功能。本文详细介绍了f r e e s c a l e 公司的 m p c 8 5 4 1 处理器体系结构。完成了m p c 8 5 4 1 与存储器、p c i 总线、以太网、串 行通信( u a r t ) 、i 2 c 接口等模块的接口电路的设计。 本文设计使用p c i 总线作为高速信号处理卡与控制计算机之间的接口，p c i 总线具有独立于处理器的独特设计，传输率高，支持即插即用，支持突发传输 和热插拔等特点。本文介绍了p c i 总线的体系结构，包括p c i 总线的特点、信号 定义、总线命令、数据传输协议、读写时序等方面。 在w i n d o w s 操作系统中，对硬件设备的操作需要通过设备驱动程序进行。 本文介绍了设备驱动程序的驱动原理和几种开发工具，并用w i n d r i v e r 开发工具 的开发方法进行了驱动设计说明。 整个信号处理卡的设计是采用c a d e n c e 公司的o r c a d a 1 1 e g r o 软件完成了电 路的原理图和p c b l a y o u t 的设计工作，并通过测试，所有功能均达到了设计的要 求。在系统的时钟配置设计，完成了v h d l 的时钟代码编写。 本论文设计的基于m p c 8 5 4 1 的p c i 总线高速信号处理卡，经硬件设计、软件 驱动程序的开发、f p g a 程序测试验证，已经应用于网络通信上的高速数据信号 处理。 关键词：p o w e r q u i c c m p c 8 5 4 1p c i 总线f p g a 软硬件设计 d e s i g no fh i g hs p e e ds i g n a lp r o c e s s i n gc a r d b a s e do np c ib u su s i n gm p c 8 5 4 1 a b s t r a ct w i t ht h ed e v e l o p m e n to fn e t w o r kc o m m u n i c a t i o nt e c h n o l o g y , t h ee m b e d d e d s y s t e m w h i c hi sb a s e do nc o m m u n i c a t i o np r o c e s s o ra n dn e t w o r kp r o c e s s o ri s w i d e l yu s e d n o w a d a y s ，n e t w o r kc o m m u n i c a t i o nt e c h n o l o g y f o rd a t a s i g n a l p r o c e s s i n gs p e e da n db a n d w i d t hh a sh i g h e rr e q u i r e m e n t s ，d e v e l o p m e n to fh i g h p e r f o r m a n c es i g n a lp r o c e s s i n ge q u i p m e n t sh a si m p o r t a n ta p p l i c a t i o np r o s p e c t si n t h ef i e l do fc o m m u n i c a t i o nn e t w o r k s b a s e do nt h i sp o i n t ，i nt h i sp a p e r ，d e s i g no f t h eh i g hs p e e ds i g n a lp r o c e s s i n gc a r db a s e do nt h em p c 8 5 4 1w h i c hu s i n gt h e p o w e r q u i c c i i is e r i e sc p up r o d u c e sb yf r e e s c a l e ，i t sp r o v i d e dw i t ht h ep c ib u s p l u g a n d p l a ya n dm p c 8 5 4 1 sh i g h - s p e e dr e a l t i m ep r o c e s s i n gc a p a b i l i t i e s m p c 8 5 4 1i sa na d v a n c e dn e t w o r ka n dc o m m u n i c a t i o n sp r o c e s s o r s ，w h i c hi s t h ec o r eo ft h es i g n a lp r o c e s s i n gc a r d m p c 8 5 4 1h a se x c e l l e n tp r o g r a m m i n ga n d s c a l a b i l i t y ，a f t e rd e s i g nt h es c h e m a t i c ，i tc a ni n c r e a s et h es o f t w a r em o d u l e st o e n h a n c et h ef u n c t i o no ft h es y s t e m m p c 8 5 4 1p r o c e s s o ra r c h i t e c t u r ei sd e t a i l e d i n t r o d u c t i o n t h ei n t e r f a c ec i r c u i tm o d u l eo fm e m o r y , p c ib u s ，e t h e r n e t ，u a r t , i z c i sd e s i g n e d i nt e r m so fp c ib u s p c ib u sa r c h i t e c t u r ei sd e t a i l e di n t r o d u c t i o n ，i n c l u d i n g p c ib u sc h a r a c t e r i s t i c s ，s i g n a lt h ed e f i n i t i o no fb u sc o m m a n d s ，d a t at r a n s m i s s i o n p r o t o c o l ，r e a da n d w r i t et i m i n g i nt h ew i n d o w ss y s t e m ，h a r d w a r ed e v i c e sn e e dt h ed r i v e r i nt h ep a p e r ，t h e d r i v e rp r i n c i p l ea n ds e v e r a ld r i v e d r i v e nt o o l sa r ei n t r o d u c e d ，a n dd e v e l o p m e n t m e t h o d o l o g yo fu s i n gt h ew i n d r i v e rd e v e l o p m e n tt o o li sd e t a i ld e s c r i b e d t h eh i g h s p e e ds i g n a lp r o c e s s i n g c a r di s d e s i g n e d t h es c h e m a t i ca n d p c b l a y o u tu s i n gc a d e n c e so r c a d a l l e g r os o f t w a r e ，a n dt h r o u g h t h et e s t i n g ，a l l t h ef e a t u r e so ft h ed e s i g na r em e e t e dt h er e q u i r e m e n t s i nt h ef p g as y s t e m c o n f i g u r a t i o n ，t h ec l o c kp r o c e d u r e sa n dc o n t r o lp r o c e d u r e sa r ec o m p i l e db yv h d l i n t h i sp a p e r ，t h eh i g hs p e e ds i g n a lp r o c e s s i n gc a r do fp c ib u sb a s e do n m p c 8 5 41h a sp a s s e dt h eh a r d w a r ed e s i g n ，s o f t w a r ed r i v e rd e v e l o p m e n t ，f u n c t i o n a l t e s tv e r i f i c a t i o n ，w h i c hh a sa l r e a d ya p p l i c a t e di nt h en e t w o r kc o m m u n i c a t i o n k e yw o r d s p o w e r q u i c c ；m p c 8 5 4 1 ；p c ib u s ；f p g a ；s o f t w a r e a n dh a r d w a r e d e s i g n 插图清单 图2 1m p c 8 5 4 1 内部体系结构图8 图2 2m p c 8 5 4 1 信号图9 图2 3简要系统总体设计规划图1 0 图2 4p c i 局部总线体系结构1 0 图2 5p c i 总线的信号1 l 图2 6p c i 总线读时序1 5 图2 7p c i 总线的写时序1 6 图3 1 系统硬件电路设计架构图：1 8 图3 2 复位电路设计1 9 图3 。3m a x 8 11 t 复位控制电路1 9 图3 4c p l d 与m p c 8 5 4 1 复位电路。2 0 图3 5c p l d 与f l a s h 、c p c i 接口电路2 1 图3 6c p l d 与网络p h y 芯片接口电路2 1 图3 7 时钟电路设计2 2 图3 8 电源电路设计规划。2 5 图3 9d c d c 降压电路图2 5 图3 1 0 中断电路设计2 6 图3 1ld d r 控制器连接电路图2 7 图3 。1 2l p 2 9 9 5 线性稳压电路2 8 图3 1 3f l a s h 模块连接图。2 8 图3 1 41 2 c 双向二线制串行总线2 9 图3 1 5e e p r o m 存储器电路2 9 图3 1 6j t a g 引脚信号描述3 0 图3 1 7u a r t 接口模块3 1 图3 1 8u a r t 接口电路3 l 图3 1 9m p c 8 5 4 1 的以太网帧格式3 2 图3 2 0m p c 8 5 4 1 与以太网l x t 9 7 0 a l c 器件连接图3 3 图3 2 1p c b 电路图3 4 图4 1p c i 硬件设备信息3 9 图4 2p c i 设备资源对话框3 9 图4 3g e n e r a t ec o d e 产生设备驱动程序对话框4 0 图4 4 驱动程序生成信息框图4 0 图5 1f p g a 与p o w e r p c 高速接收模块框图4 1 图5 2p c if i f o 各个工作情况下波形图4 8 表格清单 表2 1p c i 必选信号及用途1 2 表2 2p c i 总线地址编码及类型说明1 3 表3 1 主p l l 倍频表2 3 表3 2 核p l l 倍频表2 3 表3 3 不同模块电压及i o 电压值：2 4 表3 4j t a g 接口引脚功能3 0 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。 据我所知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已经发表或撰 写过的研究成果，也不包含为获得 金匿王些太堂 或其他教育机构的学位或证书而使 用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说 明并表示谢意。 学位论文作者签字叉7 ；勇签字赢工。产4 月年日 学位论文版权使用授权书 本学位论文作者完全了解 金胆王些态堂 有关保留、使用学位论文的规定，有权 保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借阅。本人 授权 金胆王些太堂 可以将学位论文的全部或部分论文内容编入有关数据库进行检 索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文者签名： 寸易 签字日期。7 年4 月千日 学位论文作者毕业后去向： 工作单位： 通讯地址： 导师签名： 签字日期： 电话： 邮编： 致谢 值此论文完成之际，谨向给予我指导、关心和帮助的老师、同学、亲人表 示最衷心的感谢。 首先向我的导师杨明武教授表示衷心的感谢。感谢杨老师在整个研究生学 习阶段所给予我的关心、帮助和指导。杨老师严谨的治学态度、广博的学识、 亲切随和的为人是我研究生阶段汲取的宝贵的精神财富。杨老师为我们创造了 很多有利的学习和科研条件，使我顺利完成课题的研究和论文的撰写。在老师 的悉心指导下，我不仅学到了严谨的学习工作作风、扎实的科研精神，还学到 了更多的为人处世之道。他严谨的治学态度、精湛的专业知识、以及高尚的品 德永远是我学习的榜样。 真诚感谢学院的全体老师，感谢他们在研究生及本科阶段给予我的无私的 教育和帮助。 特别感谢王林、冷燕、匡宏伟三位工作同事，在项目设计过程中给予了我 多方面的指导和帮助，在此我向他们表示由衷地感谢。同样感谢项目设计组的 罗洋在项目设计中给予的帮助。在公司工作期间，给予了在日常的生活中受到 了同事们的关照，在此一并向他们表示感谢。 感谢在我成长道路上曾经帮助、指导和支持我的老师、同学和朋友。 最后永远感激我的父母，他们给予我世界上最崇高、最伟大、最无私的爱， 教会我勇敢面对人生。 作者：邓勇 2 0 0 9 年3 月 第一章绪论 以信息网络为代表的互联网社会中，计算机技术和信息网络技术大量应用 到日常生活的每一个角落，尤其以嵌入式系统设计领域最为突出。目前嵌入式 系统技术已经成为了最热门的技术之一。目前，嵌入式系统技术应用领域非常 广泛，在工业制造、过程控制、通信、仪器、仪表、汽车、船舶、航空航天、 军事装备、消费电子产品等方面都是嵌入式系统技术的应用领域 1 】。 未来在市场和技术进步的双重推动下，嵌入式系统技术的发展，将呈现出 以下几点趋势【2 j ： 1 联网成为必然趋势 为适应嵌入式分布处理结构和应用上网需求，面向2 1 世纪的嵌入式系统要 求配备标准的一种或多种网络通信接口。针对外部联网要求，嵌入式设备必须 配有通信接口，相应需要t c p i p 协议簇软件支持；由于家用电器相互关联( 如 防盗报警、灯光能源控制、影视设备和信息终端交换信息) 及实验现场仪器的 协调工作等要求，新一代嵌入式设备还需具备i e e e l 3 9 4 、u s b 、c a n 、b l u e t o o t h 或i r d a 通信接口，同时也需要提供相应的通信组网协议软件和物理层驱动软 件。 2 小尺寸、微功耗和低成本 为满足这种特性，要求嵌入式产品设计者相应降低处理器的性能，限制内 存容量和复用接口芯片。这就相应提高了对嵌入式软件设计技术要求。如：选 用最佳的编程模型和不断改进算法，采用j a v a 编程模式，优化编译器性能。因 此，既要软件人员有丰富经验，更需要发展先进嵌入式软件技术，如j a v a 、w e b 和w a p 等。 3 提供精巧的多媒体人机界面 嵌入式设备之所以为亿万用户乐于接受，重要因素之一是它们与使用者之 间的亲和力，自然的人机交互界面，如司机操纵高度自动化的汽车主要还是通 过习惯的方向盘、脚踏板和操纵杆。 4 “无所不在的智能”( a m b i e n ti n t e l l i g e n c e ，a m i ) 无所不在的“智能”是嵌入式系统应用的高级境界，它是指一种嵌入了多种 感知和计算设备，并根据上下文识别人的身体姿态、手势、语音等，进而判断 出人的意图，并做出相应反映的具有适应性的数字环境，它通过智能的、用户 定制的内部互联系统和服务制造理想的氛围，完成理想的功能，从而有效提高 人们的工作和生活质量。a m i 的关键技术基础是“无所不在的计算( u b i q u i t o u s c o m p u t i n g ) 9 59 “无所不在的计算”指的就是，“无论何时何地，任何人需要，就 可以通过某种设备访问到所需的信息”。从计算技术的角度来看，可以认为存在 一个巨大的分布式网络，这个网络由围绕在用户周围的成千上万个嵌入式系统 互连而成，用来满足其在信息、通讯、出行和娱乐等方面的需求。 以嵌入式系统的技术和市场来说，国外发展速度极快，技术日趋成熟，市 场格局基本形成。而国内的发展也较快，市场潜力很大。嵌入式处理器是嵌入 式系统的核心部件，在国外，嵌入式系统硬件特别是嵌入式c p u 的处理能力提 升较快。嵌入式系统技术应用于掌上电脑、p d a 、电脑手机、电脑汽车等领域 的产品层出不穷。 随着信息化，智能化，网络化的发展，智能控制要求的不断增长，同时也 对嵌入式微处理器的运算速度、可扩充能力、系统可靠性、功耗和集成度等方 面提出了更高的要求。为了适应各方面的要求，嵌入式微处理器体系结构也经 历了一个从c i c s 到r i s c 和c o m p a c tr i s c ；处理器的位数从4 位、8 位、1 6 位、3 2 位到6 4 位；寻址空间从6 4 k b 、6 4 m b 、1 2 8 m b 甚至更大；处理器速度 从0 1 m i p s 到2 0 0 0 m i p s 甚至更大；芯片引脚封装从8 个、4 4 个、1 4 4 个甚至 更多的过程。处理器的功耗也有了明显的降低，集成度进一步提高。 目前国外许多大处理器生产厂商纷纷推出各种嵌入式微处理器。其中最具 有代表性的是f r e e s c a l e 的p o w e r p c 系列，其影响力也是最高的【3j 。由于其 p o w e r p c 系列微处理器种类繁多，而且性能优越，系统集成度高，扩展能力强， 可以广泛应用于各类嵌入式系统中。目前，在网络电信设备的控制和传输的市 场中，f r e e s c a l e 占据通信处理器集成电路市场7 4 7 的市场份额，雄踞市场占 有率排名第一。f r e e s c a l e 在全世界通信处理器市场上的领导地位无可争议。使 得p o w e r p c 系列微处理器在网络通信领域成为嵌入式系统应用的主流。 1 1 p o w e r q u i c c 系列介绍及其特点 1 1 1p o w e r q u i c c 系列处理器介绍 p o w e r p c 是1 9 9 3 年a p p l e 、i b m 、m o t o r o l a ( f r e e s c a l e 母公司) 联盟的产 物，由于p o w e r p c 良好的架构、优秀的性能以及稳定的兼容性，使得p o w e r p c 在各个领域都获得了广泛的应用【4 】。p o w e r p c 技术以r i s c ( 精简指令集计算机) 体系结构为基础，该技术由i b m 的p o w e r ( 性能优化的增强r i s c ) 体系结构 而来。p o w e r p c 架构的特点是可伸缩性好、方便灵活，p o w e r p c 技术的革新， 开创了以r i s c 体系结构的p o w e r p c 处理器在嵌入式控制领域的理想平台。 p o w e r p c 在以数据通信和无线网络为核心的嵌入式应用中，p o w e r p c 处理 器处于无可争议的领袖地位。p o w e r p c 处理器的发展离不开m o t o r o l a 公司推动。 m o t o r o l a 公司将p o w e r p c 内核设计到s o c 芯片之中，形成p o w e r q u i c c ( q u a d i n t e g r a t e dc o m m u n i c a t i o n sc o n t r o l l e r ) ，p o w e r q u i c c i i 和p o w e r q u i c c i i i 系列 的数十种型号的嵌入式通信处理器。 p o w e r q u i c c 系列微处理器一般有三个功能模块组成，嵌入式p o w e r p c 核 ( e m p c c ) ，系统接口单元( s i u ) 以及通信处理器( c p m ) 模块，这三个模块内部总 2 线都是3 2 位。除此之外p o w e r q u i c c 中还集成了一个3 2 位的r i s c 内核。 p o w e r p c 核主要执行高层代码，而r i s c 则处理实际通信的低层通信功能，两 个处理器内核通过高达8 k 字节的内部双口r a m 相互配合，共同完成m p c 8 5 4 1 强大的通行控制和处理功能。c p m 以r i s c 控制器为核心构成，除包括一个r i s c 控制器外，还包括七个串行d m a ( s d m a ) 通道、两个串行通信控制器( s c o 、 一个通用串行总线通道( u s b ) 、两个串行管理控制器( s m c ) 、一个1 2 c 接口和一 个串行外围电路( s p i ) ，可以通过灵活的编程方式实现对e t h e m e t 、u s b 、t 1 e 1 ， a t m 等的支持以及对u a r t ，h d l c 等多种通信协议的支持。 p o w e r q u i c c i i 完全可以看作是p o w e r q u i c c 的第二代，在灵活性、扩展能 力、集成度等方面提供了更高的性能。p o w e r q u i c c i i 同样由嵌入式的p o w e r p c 核和通信处理模块c p m 两部分集成而来。这种双处理器器的结构由于c p m 承接 了嵌入式p o w e rp c 核的外围接口任务，所以较传统结构更加省电。c p m 交替支 持三个快速串行通信控制器( f c c ) ，二个多通道控制器( m c c ) ，四个串行通信控 制器( s c c ) ，二个串行管理控制器( s m c ) ，一个串行外围接口电路( s p i ) 和一个1 2 c 接口。嵌入式的p o w e r p c 核和通信处理模块( c p m ) 的融和，以及p o w e r q u i c c i i 的其他功能、性能缩短了技术人员在网络和通信产品方面的开发周期。 同p o w e r q u i c c i i 相比，p o w e r q u i c c i i i 集成度更高、功能更强大、具有更 好的性能提升机制。p o w e r q u i c c i i i 中的c p m 较p o w e r q u i c c i i 产品2 0 0 m h z 的 c p m 的运行速度提升了6 6 ，达到3 3 3 m h z ，同时保持了与早期产品的向后兼容 性。这使得客户能够最大范围的延续其现有的软件投入、简化未来的系统升级、 又极大的节省开发周期。p o w e r q u i c c i i i 通过微代码具有的可扩展性和增加客 户定制功能的特性，能够使客户针对不同应用领域开发出各具特色的产品。 1 1 2p o w e r q u i c c 系列处理器特点和优势 p o w e r q u i c c 系列处理器革命性的可扩展设计是为了满足解决方案的不同 需求设计的，p o w e r q u i c c 系列处理器的特点和优势是其他嵌入式处理无法比 拟的，主要有以下几个方面【5 j ： 1 丰富的通用标准接口 p o w e r q u i c c 处理器集成丰富i o 接口 p o w e r q u i c c 集成以太网和存储器控制器，安全硬件加速引擎 p o w e r q u i c c 集成普遍常用的i o 接口：u s b ，p c i ，p c i e x p r e s s ，s a t a ，u a r t ， 1 2 c ，s p i ，s r i o 等 2 高性能m i p s m h z 选择p o w e r p c 架构的原因是因为它每兆赫兹的m i p sl l r e n e s a ss h 和a r m 高。 a r m 大概是1 1m i p s m h z s h 4 a 大概是1 8 m i p s m h z p o w e ra r c h i t e c t u r e 是大于2 0 m i p s m h z 3 低功耗 p o w e r q u i c c 最大功耗范围：2 8 瓦 设备能可靠稳定运行在：4 0 1 0 5 随着温度的升高，性能不会改变 4 稳定性，可靠行 p o w e r p c 架构具有很强稳定性能，高可靠性 更长的产品寿命周期( 通常1 0 到1 5 年以上) 苛刻条件下，芯片具有很强健壮性，适合工业级应用 5 软件兼容性 软件可移植，从低端到高端器件，软件代码具有再使用能力 完整功能的组合：e t h e r n e t ，u s b ，p c i 在硬件上实现所有协议：e t h e r n e t ，a t m ，i ps e c u r i t y ，h wa c c e l e r a t i o n 紧缩包装式开放微码意味着更快进入市场和更少的竞争 6 芯片性能可选范围大 从低端到高端都有芯片可以选择 最低主频率5 0 m h z ，1 3 3 m h z ，2 6 6 m h z ，最高可以达到1 3 3 3 m h z 总之，p o w e r p c 架构给予了最好的系统性能 具有更好的性能，每m h z 具备更高m i p s 性能，更低功耗与成本 1 2课题来源及研究的意义、工作与论文主要内容 1 2 1 项目来源及研究意义 本论文项目来源于成都某科技有限公司，项目设计的目的是通过p c i 接口 实现高速数据信号的实时接收处理和存储转发，基于这方面的应用，本项目设 计了基于m p c 8 5 4 1 的p c i 总线高速信号处理卡模块。 随着网络通信的发展，对高速信号的实时接收处理和存储转发要求的处理 速度和带宽成倍的增长，且实时信号处理系统对功能、数据量、实时性、体积、 功耗以及稳定性的要求越来越高，传统单一的硬件结构形式和软件管理方式已 经逐渐不能适应，取而代之的开发平台应具备这样几个特点：方便易操作的软 件环境、功能强大且结构灵活的硬件板卡模块、以及软硬件无缝集成的开发流 程。 开发集成化的高速信号硬件处理模块来专门应对高速信号的处理的趋势应 运而出，高速信号硬件处理模块大多集成了d s p 、f p g a 、a r m 、p o w e r p c 等嵌 入式处理器或可编程逻辑器件，其中以p o w e r p c 在高速信号实时处理及控制能 力最为突出。使得以p o w e r p c 处理器为核心的嵌入式控制平台得到广泛的应用。 因此，以p o w e r p c 处理器为核心的嵌入式高速信号实时接收处理和存储转发， 4 具有很大的研究和应用价值。 1 2 2 论文主要设计工作 本论文主要设计工作是基于m p c 8 5 4 1 的p c i 总线的高速信号处理卡设计。 该设计分为系统的硬件电路设计、硬件的p c b l a y o u t 设计、模块底层驱动设计、 f p g a 芯片的控制和时钟配置v h d l 程序设计。 在系统的硬件电路设计部分分别设计了整个高速信号处理卡的各个接口模 块的接口电路，包括系统电源d c d c 模块、m p c 8 5 4 1 与存储器、p c i 总线、以 太网、串行通信( u a r t ) 、1 2 c 接口等模块的接口电路的设计，其中整个硬件 电路设计的关键点是整个系统的时钟控制、系统的复位控制、系统中断设计等 方面。就设计关键点的解决，论文重点给出设计的解决方案。对于硬件的 p c b l a y o u t 设计，主要就是高速信号布局布线方面的设计。 关于整个系统的底层软件驱动设计是在w i n d o w s 操作系统下运行的。因此， 底层软件驱动的开发是在w i n d o w s 操作系统下，采用在w i n d r i v e r 软件的开发环 境下开发编写的驱动程序的设计过程介绍。 对f p g a 模块程序设计部分中，整个p c i 高速信号处理卡以p o w e r p c 处理器 为核心，主要是对整个系统起控制作用，而数据信号的帧处理主要在f p g a 中进 行的，即对f p g a 进行系统程序配置设计起着极为重要的作用。论文采用v h d l 对整个系统的f p g a 进行系统控制配置和时钟控制配置。编写的v h d l 程序在 x i l i n xi s e 软件进行了编译，在m o d e l s i m 进行了仿真验证，通过f p g a 的j t a g 接 口下载到f p g a 中，实现了f p g a 的功能正确配置。 1 2 3 论文主要内容 本论文共分为六章，下面简单介绍各章的主要内容： 第一章是绪论部分。主要介绍了嵌入式系统技术应用的趋势，介绍详细了 p o w e r q u i c c 系统处理器及其特点。说明了本论文的研究意义和论文所要做的 主要工作。 第二章详细介绍了m p c 8 5 4 1 处理器，p c i 总线及其整个系统的硬件模块的 总体设计规划。 第三章详细介绍了系统硬件电路设计各个模块的电路，包括系统模块 d c d c 、m p c 8 5 4 1 与存储器、p c i 总线、以太网、串行通信( u a r t ) 、u s b 接 口等模块的接口电路的设计。在硬件电路设计的关键点上解决了整个系统的时 钟控制、系统的复位控制、系统中断设计。 第四章介绍硬件的底层驱动设计，详细介绍了在w i n d o w s 操作系统环境下 的底层驱动开发，底层驱动开发的工具。并采用在w i n d r i v e r 软件的开发环境下 开发编写了底层驱动程序的方法作了详细介绍。 第五章详细介绍了整个高速信号处理卡中的f p g a 控制配置和时钟配置过 程，并采用v h d l 编写了整个系统的配置程序，并在x i l i n xi s e 软件进行了编译， 在m o d e l s i m 中进行了仿真验证，在论文中给出了具体的部分模块的v h d l 配置 程序。 第六章是论文的总结和展望。对论文的工作做出总结，提出设计中仍然需 要改进的问题和通过论文的设计心得，并对设计工作给出了自我评价。 6 第二章m p c 8 5 4 1 处理器和p c i 局部总线 本项目的设计应用到m p c 8 5 4 1 处理器和p c i 局部总线。m p c 8 5 4 1 是整个系 统的核心部分，本章下面主要介绍m p c 8 5 4 1 处理器的特点、内部体系结构、信 号说明、系统方案设计规划等方面。p c i 局部总线是本设计的主要通讯方式， 本章从p c i 总线的特点、信号定义、总线命令、数据传输协议、读写时序等方 面详细介绍p c i 局部总线。 2 1m p c 8 5 4 1 处理器介绍 m p c 8 5 4 1 是f r e e s c a l e 公司推出的p o w e r q u i c c i i i 系列处理器其中之一。具 有比以前的p o w e r q u i c c i i 系列产品提供更高的性能，包括更大的灵活性、扩展 的能力和更高的集成度。p o w e r q u i c c 这种体系结构内部集成了微处理器和一 些通信领域的常用外围组件接口，特别适合运用在电信网络、无线通信、工业 控制等方面【6 垲】。 2 1 1m p c 8 5 4 1 处理器特点 m p c 8 5 4 1p o w e r q u i c c i i i ( 以下简称m p c 8 5 4 1 ) 采用一个业界领先标准的 主处理器和f r e e s c a l e 独有的增强型的通信处理器模块( c p m ) 、一个高性能的 b o o kep o w e r p ce 5 0 0 核心，系统接口单元( s i u ) ，r a p i d l 0 喇互连技术，f r e e s c a l e 的o c e a n 纵横接线器结构，双g i g a b i t 以太网接口，以及对d d rs d r a m 和p c i x 的支持。 m p c 8 5 4 1 处理器主要有以下特点： 1 b o o kep o w e r p ce 5 0 0 核心集成 m p c 8 5 4 1 将控制层和传输层任务集成在一起，交由基于i s a 的p o w e r p c 核心 和通信处理器模块分别处理。m p c 8 5 4 1 显著的核心性能的提高，运行速度高达 1 g h z ，为控制层任务处理提供更大的空间。 2 一个性能增强的通信处理器模块( c p m ) 通信处理器模块性能增至3 3 3 m h z ，提供更高的a t m ( 异步传输模式) 、 t d m ( 时分复用器) 、以太网和其它协议之间的互联网络带宽，同时保持了与 p o w e r q u i c c i i 通信处理器模块的软件兼容性。这个通信处理器模块包含两个多 信道控制器、四个串行通信控制器、三个快速通信控制器、八个时分复用器 ( t d m ) 接口、3 2 k 字节双端口r a m 、1 2 8 k 字节r o m ，以及用于协议微码存储 的3 2 k 字节r a m 。 3 r a p i d l o 接口支持 为了能够保证高速连结到其它的c p u 、外围设备或总线桥接电路， m p c 8 5 4 1 采用开放标准的r a p i d l o g 连，用于嵌入式应用的下一代高速互连。该 协议为每个信息包提供四个优先等级，每包最大优先数据为2 5 6 个字节，r a p i d l o 接口旨在提供大大超出当今水平的带宽、可伸缩性和可靠性。 4 革新的o c e a n t m 纵横交换结构 凭借f r e e s c a l e 在开发r a p i d l o 互连标准中的先锋地位，f r e e s c a l eo c e a n ( o n c h i pn e t w o r k ) 纵横交换结构提供每端口峰值高至2 2 g b p s 的截面带宽， 以及独立的传输队列和流控。这一交换结构旨在支持高带宽、片上通信高性能， 以及支持同时执行多个数据传输。 5 双g i g a b i t 以太网接口 双g i g a b i t 以太网接口包括2 层加速和j u m b o 帧支持，两个全双工双g i g a b i t 以太网结构用于提供数据流的灵活性，并支持轻松连结到高速底板或转发解决 方案。 6 d d rs d r a m 控制器和p c i x 支持，提高存储器和i o 的可连结性 d d rs d r a m 控制器提供6 4 位专用总线，速度可达3 3 3 m h z ，具有e e c 功能，以此可将系统存储增至3 5 g b y t e s ，从而提高了系统的性能、可靠性和功 能性。有了高集成的6 4 位p c i x 控制器，可以获得传统标准的支持，从而轻 松连结到各种不同业界标准的外围设备中。 2 1 2m p c 8 5 4 1 处理器内部体系结构 m p c 8 5 4 1 处理器内部体系结构如下图2 1 所示。 图2 1m p c 8 5 4 1 内部体系结构图 为了满足芯片内核高速处理和通信通道的带宽要求，f r e e s c a l e 凭借在开发 r a p i d l o 互连标准中的领先地位，m p c 8 5 4 1 采用o c e a n ( o n c h i pn e t w o r k ) 纵 横交换结构。提供每端口峰值高至2 2 g b p s 的截面带宽，以及独立的传输队列 和流控，支持高带宽、片上通信高性能，以及支持同时执行多个数据传输。如 图2 。1 所示，m p c 8 5 4 1 处理器有三个主要功能模块。 1 b o o kep o w e r p ce 5 0 0 核心集成 2 一个性能增强的通信处理器模块( c p m ) 3 一个集成系统接口单元( s i u ) 系统内核和c p m 各自有系统内部p l l ，这样e 5 0 0 内核和c p m 它们可以 运行在不同的时钟频率下，从而达到芯片性能最优化。 2 1 3m p c 8 5 4 1 处理器信号说明 本设计采用的m p c 8 5 4 1 处理器的芯片引脚总共有7 8 3 ，采用f c p b g a 封 装。引脚信号按照设计模块的功能分类，除了芯片信号中的电源和地之外，可 以将信号分为以下几类。如图2 2 所示，信号功能分类。 p o w e r p c q u i c c i i i 口c 8 5 4 1 图2 2m p c 8 5 4 1 信号图 在图2 2 中，给出了m p c 8 5 4 1 处理器各个功能模块的信号及控制信号，具 体的各个信号的功能应用，在第三章中系统的硬件电路设计中介绍。 2 1 4m p c 8 5 4 1 应用设计系统规划 m p c 8 5 4 1 处理器外围有丰富的标准通信接口。根据不同的应用，可以设计 出满足不同应用的产品。本项目设计是m p c 8 5 4 1 处理器众多设计方案应用之 一。关于本项目设计系统硬件电路各个功能模块的设计规划在下图2 3 中所示， 在图中规划了系统的设计方案，简要的说明整个设计中所设计的各个模块。 关于整个系统模块复位控制设计、系统模块的电源设计、系统时钟设计、 系统中断设计等模块电路的设计下面给出了具体设计方案。本项目设计具体的 难点也就主要是这几个方面设计，解决了这几个方面的设计，使得整个硬件电 路设计更容易。 9 i = 竺：产 0 砌l o c a l b u s 叵丑些 m i i n 伊c 8 5 4 lp c i b u s e 型 p o w c r q u i c ch i u a r t i n t e g r a t e d c o m m u m c a t i o n sn r s t p r o c e s s o r 匪习一 l u p o w e r i w l d d r i - 般l li 睁1 1l l 西1 习1 h k 娜 图2 3 简要系统总体设计规划图 2 2p c i