（微电子学与固体电子学专业论文）纳米尺度新结构mos器件关键工艺技术研究.pdf

摘要 随着信息产业的飞速发展，对半导体集成电路的集成度要求越来越高，迫使场效 应晶体管的特征尺寸不断按比例缩小，这是就将面对严重的短沟道效应。围栅s i 纳米 线器件结构具有最佳的栅控能力和优良的输运特性，被视为可以将m o s 器件尺寸缩短 到极限尺寸的最理想的器件结构。 本文对纳米尺度m o s 器件制备中的电子束曝光、硅的干法各向异性刻蚀、氧化反 应等关键工艺进行了系统研究。针对电子束曝光的邻近效应问题，通过优化版图设计， 完成了邻近效应的修正；在各向异性刻蚀中，通过改变工艺条件，得到了硅刻蚀深度 与横向线宽损失的比例，解决了光刻胶倒伏和硅的各项同性钻蚀现象；对于氧化反应 中的氧化延迟效应，采用了降低温度，减小初始线条尺寸等措施，解决了悬空纳米线 的尺寸、形貌、位置的不稳定性问题，成功制备出尺寸为8 n m 的硅纳米线。 关键词：硅纳米线电子束曝光刻蚀氧化 a b s t r a c t w i t ht h ed e v e l o p m e n to ft h ei n f o r m a t i o ni n d u s t r ya n dt h er i s eo ft h ei n t e g r a t e dc i r c u i t d e n s i 够，t h ec h a r a c t e r i s t i cd i m e n s i o nh a sr e a c h e dt h ev e r yd e e ps u b m i c r o nl e v e lw h i c hw i l l f a c es e r i o u ss h o r tc h a n n e le f f e c t g a t e a l l a r o u n ds i l i c o nn a n o w i r ed e v i c es t r u c t u r e ，w i t h e x c e l l e n tg a t ec o n t r o la b i l i t ya n d g o o dt r a n s p o r tc h a r a c t e r i s t i c s ，i sc o n s i d e r e da st h em o s t i d e a lm o sd e v i c ew h e nt h ed e v i c es i z er e d u c e dt oi t sl i m i t i nt h i sp a p e r t h ep r e p a r a t i o no fn a n o m e t e rs c a l em o sd e v i c ee l e c t r o nb e a me x p o s u r e ， t h es i l i c o n d ua n i s o t r o p i ce t c h i n g o x i d a t i o nr e a c t i o n s ，a n d o t h e rk e yp r o c e s sa r e s y s t e m a t i c a l l yi n v e s t i g a t e d t a l k i n ga b o u tt h ee l e c t r o nb e a mo fe x p o s u r ep r o x i m i t ye f f e c t p r o b l e m ，t h ep r o x i m i t y e f f e c ti sc o r r e c t e dt h r o u g ho p t i m i z i n gt h el a y o u td e s i g n i n a n i s o t r o p i ce t c h i n g ，t h es i l i c o ne t c h i n gd e p t ha n dl a t e r a ll i n ew i d t ho ft h ep r o p o r t i o no ft h e l o s sa r eo b t a i n e d ，a n da tt h es a m et i m et h ep h o t o r e s i s tl o d g i n ga n dt h es i l i c o ni s o t r o p i c w a s t a g ea r es o l v e d w i t ht h eh e l po ft h ec h a n g ep r o c e s sc o n d i t i o n c o n c e r n i n gt h eo x i d a t i o n r e a c t i o nt ot h ed e l a y i n go x i d a t i o ne f f e c t ，t h ei n s t a b i l i t yo ft h ei m p e n d i n gn a n o w i r e s ss i z e ， m o r p h o l o g ya n dp o s i t i o ni ss o l v e dt h o u g hm a n ym e a s u r e s ，s u c ha sl o w e r i n gt e m p e r a t u r ea n d r e d u c i n gt h ei m t i a ll i n es i z e s i l i c o nn a n o w i r e sw i t hd i a m e t e rs i z ea b o u t8n a n o m e t e r sa r e s u c c e s s f u l l yf a b r i c m e d k e yw o r d s ：s l i e o nn a n o w i r e e - b e a me x p o s u r e e t c h i n g o x i d e i l 第一章绪论弟一旱殖比 自从2 0 世纪中后期以来，信息产业得到飞速发展，成为国民经济的主要支柱之一。 以汽车、石油和钢铁为代表的传统产业在市场规模上已经无法与其相比，信息产业成 为先进国家的第一大产业n 1 。 信息产业的基石即为半导体集成电路技术，高性能、低功耗、多功能化已经成为 半导体集成电路技术的发展方向，大大加快了信息化时代前进的步伐。而作为核心技 术的硅基m o s 器件，不断缩小其特征尺寸，正是贯穿于集成电路技术发展的驱动力。 1 9 3 0 年，l i l i e n f i e l d 第一次提出金属氧化物半导体场效应晶体管( m o s f e t ) 的概 念乜3 。半导体集成电路工业的迅速发展，正是依托于核心硅基m o s f e t ，随着的 m o s f e t 的特征尺寸持续按比例缩小，很大程度上提高了电路速度，减小了功耗，改 善了可靠性，同时降低了成本等等。 在这里，我们将对m o s 器件的国内外发展现状进行简单的介绍，然后对器件特征 尺寸进入到纳米尺度以后遇到的主要问题进行描述；其次，针对这些问题，对主要的 解决方法和方案进行总结；最后对本论文的主要工作以及章节安排作简要说明。 1 1m o s 器件发展现状 1 9 6 0 年，d 。k a h n g 和a t a l l a 制备了第一个以硅为材料的m o s f e t 器件，成功开启 了硅材料m o s f e t 发展的序幕。上世纪7 0 年代，主流器件为p 沟道的铝栅m o s f e t 。 进入8 0 年代后，发展为自对准多晶硅栅互补式金属氧化物半导体场效应晶体管 ( c m o s ) 器件。对于8 0 年代后期所生产的器件，突出的特点是采用全自对准金属硅 化物作为栅极，源极漏极结构，并且开始采用侧墙自对准工艺来形成轻掺杂的漏区。 步入上个世纪9 0 年代，器件主要特点为引入一道p + 1 3 袋离子注入来控制短沟道效 应，采用全自对准金属硅化钴( c o s i ) 栅、源及漏极结构，并且也采用8 0 年代后期所 盛行的侧墙自对准工艺来形成轻掺杂漏区。 在进入2 1 世纪以后，器件工艺跨入纳米时代( 加工尺寸小于l o o n m ) 。目前，在 工业界m o s f e t 技术已经成功地进入到3 2 n m 技术节点 3 - s 。 2 0 0 9 年，i n t e l 公司向人们展示了最新的2 2 n m 工艺制程。在日本京都举行的v l s i 超大规模集成电路论坛上，i b m 和g l o b a l f o u n d r i e s 公司展示了e o t ( 等效氧化层厚度) 厚度仅有0 5 5 n m 的n m o s f e t 晶体管和e o t 仅为0 7 n m 的p - m o s f e t 。该工艺可以 用在2 2 n m 甚至更为先进的工艺制程之中。 在国内，中科院微电子研究所成功地完成了亚3 0 i 吼的c m o s 器件及关键工艺技术 研究，并成功制备出具有应变沟道以及e o t 为1 2 n m 、栅长2 2 r i m 的c m o s 器件和栅长 2 7 n m 的c m o s3 2 分频器电路( 其中嵌入 2 0 1 级c m o s 环形振荡器) 的c m o s 器件。2 0 1 0 年该所利用m o s f e t 的电学特性，成功地设计出了高压运算放大器。 人们发现m o s f e t 器件的尺寸在应用“按比例缩小定律嘀吲”的基础上恰恰遵循了 经典的“摩尔定律( m o o r e sl a w ) ”口剖：即每三年器件尺寸缩小2 3 ，芯片单位面积 上的晶体管集成度翻两番( 如图1 1 所示) 。器件的缩小减小了电容，从而给电路带来 更高的工作速度和更低的功耗。尺寸缩小还能增加电路中的器件数目，提高电路的并 行操作能力。器件缩小所带来的这些优势可以降低单位晶体管和单位功能的成本。 现今，集成电路研发人员正在为突破2 2 n m 和1 6 n m 节点的技术难关而努力。在实 验室里，栅长为5 n m 的平面体硅c m o s 器件也己被成功地制备出。m o s f e t 技术的发 展成功迈进纳米时代。 曩f 图1 1i t r s 预测的集成电路技术时代和m o s 器件物理栅长的发展趋势 1 2m o s 器件发展面临的困难 随着m o s 器件的特征尺寸进入到亚5 0 r i m 后，对器件本征的静电学和输运特性的 各种问题都逐渐显现出来，比如短沟效应( s c e ) 、强场效应、量子效应、热耗散对其 关态泄漏电流( i o f f ) 、亚阈斜率( s s ) 、d i b l ( 漏极感应势垒降低效应) 、开态电流 ( i o n ) 等性能的影响愈来愈突出n 0 1 。同时在实际应用中，寄生参量( p a r a s i t i c s ) 1 3 - 1 4 ， 可靠性( r e l i a b i l i t y ) 1 5 - 1 6 ；抗涨落性( v a r i a b i l i t y ) n 7 。1 蜘都随着特征尺寸的下降而越发 影响严重。 从器件结构出发，当器件特征尺寸进入纳米领域，郄栅迭层( g a t es t a c k ，包括栅 电极和栅介质) 、沟道区、源漏区和树底区域作为m o s 器件结构的主要组成部分。都 面临着各种问题和困难，如图1 2 所示n ”一n 1 。该图对m o s 器件尺寸不断缩小时所面临 的各种问题和挑战进行了总结。 c h a n n e l - s 掰锄勰r r a t t e r i n l 净糖确蕤纷移 - 鞲蕊e - f i e l d 净m 斌溺蜉嚣 d i b i l 傩嚣 t s s k t q 净l 壤岔 ，v g - v rd i p c t - e a s e 专警 5 - 0d i r e c tt i m 蝴净k 餐 图1 2m o s 器件尺度减小各结构面临困难示意图 随着m o s 器件尺寸越来越小，m o s 器件各结构所面临的困难各不相同，但又同 时相互影响，相互制约。从图1 2 中我们可以看到：在栅迭层区域，主要是对关态泄 漏电流( 1 0 f t ) 的影响，关态泄漏电流会随着尺寸的缩小而增大，多晶硅栅会有很大的 消耗，而寄生电阻也将相应变大。同时随着栅介质的厚度越来越小，所带来的遂穿电 流和可靠性也将受到影响。在沟道区区域，随着器件沟道尺寸的不断减小，短沟效应、 源致势垒降低效应更加明显，降低了栅对沟道区域的控制能力，从而导致漏断电压对 沟道电势的影响，这就将影响到器件的亚阈特性，最终会使器件泄漏电流和静态消耗 大幅度增加。而在源漏区域，要想有效地抑制器件的短沟效应，就要努力减小漏端电 压对沟道电势的影响，这时就需要通过减小寄生串联电阻，减小源漏的结深。这样会 在很大程度上影响着器件的开态电流，因此在工业上实现此目的是有着巨大挑战的。 源漏区成为当前器件优化的重要部分，而对衬底区域的掺杂和衬底材料的选择也都对 器件性能有直接的影响。 1 3 目前解决m o s 器件问题的主要研究方向和方案 随着常规平面m o s 器件尺寸缩小至纳米量级，必须面对栅介质等效氧化物的厚度 也随之小至纳米量级。这时电子的直接隧穿效应，短沟效应、多晶硅耗尽效应、量子 效应、热载流子、d i b l 以及寄生串联电阻等等都会严重地影响着器件的稳定性和可靠 性，限制了在尺寸缩小时应带来的性能提高等优势。针对这些问题，研究者们从不同 的角度、方向进行探索研究，并取得了一定的实验进展。近年来，人们主要通过新材 料工艺和新器件结构的引用来解决上述问题。 研究人员在新材料的探索上，主要采用引入高介电常数( h i g h k ) 栅介质和金属栅 电极陋2 23 。当用传统s i 0 2 或s i o n 做为栅介质材料时，为了提高栅控能力，通常通过 降低栅介质层的厚度来实现，但同时会带来栅隧穿电流增加、静态漏电增加等的影响。 而通过采用h i g h k 栅介质可以解决这一问题。 当使用多晶硅栅时，由于多晶硅栅自身的耗尽效应，会产生等效栅介质厚度增大、 栅电阻增大、硼穿通等栅电极问题。而采用金属栅电极就可以解决这一问题。 人们同时也会通过采用应变硅( s t r a i n e d s i ) 沟道、优化晶向或引入高迁移率沟 道材料( 如g e 和i i i v 族半导体) 等来提高载流子迁移率，以有效提高器件的电流驱 动能力。 新的器件结构主要分为单栅器件结构和多栅器件两大类。 s c a i 2 1 2 3 1 2 n u m b e ro fg a t e 图1 3m o s 器件栅结构数目衍变 4 随着半导体集成电路的发展，m o s f e t 的特征尺寸已经缩小到纳米尺度，不仅要 面对尺寸减小所带来的不断恶化的短沟效应，还要应对不断增加的泄漏电流，当传统 的单栅器件面对这些问题时是很困难的。对于这种情况，人们开始寻找其它可行的方 案来解决攻克这一难题，这时多栅器件便应运而生。 器件特征尺寸缩小后，研究人员通过采用多栅结构来缓解随着尺寸缩小而对工艺 技术越来越严格的要求，同时可以扩大器件参数的选取范围。这对于实现多种性能参 数要求器件的整体设计，获得更好的器件性能是很有意义的旧。 在保证器件性能的情况下，放宽对工艺发展的要求，从而可望在同样情况下持续 推进技术进步。 如今多栅器件可分为：双栅、三栅、q 栅、p i 栅和围栅器件。图1 3 为m o s 器件栅 结构数目的衍变过程乜4 。2 5 | 。 在这些多栅器件中具有最强栅控能力的是围栅器件结构，硅纳米线围栅器件是至 今为止最为理想的器件，而围栅器件是由其他多栅器件演变而来的。 图1 4 所示为硅纳米线围栅器件结构的三维示意图心6 1 图1 4 是硅纳米线围栅器件结构的三维示意图，我们可以看到整个围栅器件中硅纳 米线的截面位是一个圆形，整个沟道区域都被栅覆盖，这种结构有利于抑制短沟效应， 提高载流子迁移率和器件的驱动能力，而且不存在拐角效应的影响，可以有效抑制器 件的可靠性和性能退化的潜在威胁。 硅纳米线围栅器件结构具有理想的短沟道抑制能力和高驱动电流的优势，凭借着 这些优势，其已成为适合于纳米尺度领域应用的最理想器件结构。 1 4 本论文的工作和结构框架 今天，在飞速发展的集成电路技术中，随着传统的m o s f e t 器件特征尺寸不断缩 小，在m o s f e t 器件性能上的各种效应的负面影响开始逐步显现出来，要想同时保证 器件的性能和其特征尺寸就变得越来越困难。现今各大科研机构针对所出现的问题和 困难，基于现有的工艺水平，不断开发研究新材料工艺和新器件结构，以求能够更好 地解决此问题。目前随着新材料工艺和新器件结构研究的深入，现有的工艺技术水平 也正面临着非常大的挑战，当器件的特征尺寸进入到亚5 0 n m ，制备工艺的稳定性，各 工艺参数的涨落都会对器件的制备有着直接而又深远的影响。在现今纳米尺度c m o s 器件中，各大研究机构都采用电子束曝光技术来进行细线条定义，并通过对硅进行刻 蚀来实现硅细线条。同时采用牺牲氧化的方式，将硅线条尺寸进一步缩小，最终实现 硅超细纳米线的制备。 本文是在北京大学的微米纳米加工技术国家级重点实验室完成的，主要工作是针 对纳米尺度c m o s 器件的关键工艺进行研究。主要工作包括： 1 对电子束曝光技术进行较系统的研究。通过邻近效应的修正来完善曝光图 形，并利用电子束曝光在不同介质材料上制备细线条图形，这对优化电子 束曝光技术有指导性的意义。 2 通过a s e ( a d v a n c e ds i l i c o ne t c h ) 刻蚀技术实现对硅的各向异性刻蚀，测量 电子束光刻胶在现有工艺条件下的相对刻蚀速率，确保电子束光刻进行超 细线条制备时的稳定性，及确保不对硅材料表面造成刻蚀伤害。同时研究 对于小间距线条在刻蚀条件下的横向线宽损失，这对纳米尺度器件制备工 艺流程的设计具有一定的指导作用。 3 基于电子束曝光制备出的硅细线条，系统研究氧化温度、氧化时间及硬掩 膜对于s i 纳米线截面形状的影响，这对基于硅纳米线电子器件的制备以及 对硅纳米线的系统研究工作是非常有意义的。 论文的具体章节安排如下： 第一章绪论，首先简要介绍了m o s 器件的发展进程，具体探讨了m o s 器件在等 比缩小过程中所遇到的问题以及解决这些问题的技术方案，最后简单地介绍了本论文 的研究内容。 第二章对电子束曝光原理进行简要介绍，并介绍了在实验过程中出现的难点：邻 近效应，并针对这一问题通过系统的实验来加以解决。然后利用电子束曝光在不同介 质材料上制备出细线条图形。 第三章叙述了硅的各向异性刻蚀原理，分析了实验中出现的问题：包括电子束光 刻胶线条倒伏及刻蚀时线宽损失过大等情况，通过改变刻蚀条件，对光刻胶的刻蚀速 率，及在刻蚀过程中硅线条的横向线宽损失进行了系统研究，并正式流片实验。 第四章介绍了氧化反应的过程，对在其间氧化延迟效应的影响做了说明。对基于 电子束曝光制备出的硅细线条进行了干法牺牲氧化，系统研究了氧化温度、氧化时间 及硬掩膜对于s i 纳米线尺寸、形貌、位置稳定性的影响。 最后结论，是对全文工作的归纳总结，并对今后工作生活的展望。 6 第二章电子束光刻的研究 随着微细加工的特征尺寸不断缩小，普通传统光学曝光系统已经无法跟上发展的 脚步。在现今研究领域，主要分为传统光学曝光，电子束曝光，离子束曝光，x 射线曝 光，极紫外曝光这几种曝光技术。其中各大科研机构在进行小尺寸图形制各时，电子 束曝光技术应用的最广，这主要是由于电子束曝光抛弃了传统的“光”曝光，而是采 用相较于其它载体波段更短的“粒子波”，而且电子束曝光是直接在涂有感光抗蚀剂的 晶片上直接绘制图形或者复制图形，工艺步骤更简化，得到业界的一致支持。 2 1 电子束曝光简介 2 0 世纪6 0 年代初期，电子束曝光技术基于电子显微镜发展起来旧引。在7 0 8 0 年 代进入了一个飞速的发展阶段，各大科研机构争相研究和开发相应技术和系统，纷纷 将一批批高性能的电子束曝光机器推向市场。但与此同时，普通传统光学光刻也在不 断发展，并成功进入亚微米阶段，这就使得电子束曝光暴露出了生产效率低的重大弊 端。基于这一问题，使得电子束曝光在微细加工中一直无法取代普通光学光刻的主导 地位。我国的电子束曝光技术起步于上世纪6 0 年代初期。在1 9 6 4 年，新中国第一代 科学家就研发了我国的电子束曝光技术，并紧紧跟随当时国际先进水平。在2 0 0 2 年， 中国科学院电工研究所成功地制备出了分辨率在7 8 n m 的图形。 图2 1 电子束曝光系统示意图 7 空工件室 现今电子束曝光技术经过飞速发展，极限分辨率已经能够达到3 - 8 n m 。研究者们 通过采用标记检测技术嘲3 ，两次电子束曝光之间可以达到极高的套刻精度，而且电子 束曝光技术是在晶片上直接描画，简去了制作图形掩膜板的步骤，缩短了生产周期， 这使电子束曝光技术广泛应用于新器件，新集成电路的研制和小批量器件和集成电路 的生产中。 图2 1 为电子束曝光系统。下面对其进行简单介绍圆删：电子从电子枪的阴极发射， 经过阳极汇聚加速后，在阳极孔穿出。在聚光镜汇聚成极细的电子束，再通过物镜投 射到工作面上。电子束斑在工件上的位置由束偏转器来移动，电子束的通断由束闸控 制。计算机将需要描画得图形数据送往图形发生器，图形发生器控制束偏转器和束闸 在工件上描画出图形。由于电子光学相差和畸变的限制，电子书每次描述的扫描场尺 寸不能太大，因此，在描画完一个扫描场后，由计算机控制工件台移动一个距离，再 进行第二个扫描场的描画，这样一个一个场进行描画，知道完成整个工件面的曝光。 工件台移动由激光干涉计实时检测，其测量分辨率可以达到0 6 r i m 。计算机在比较工件 台理想位置和激光干涉仪实测位置后，计算出位置误差，再通过束偏转器移动束斑位 置，对工件台位置误差进行实时修正。电子监测器有接受电子、二次电子和背散射电 子监测器三种。电子监测器通常用于电子光学参数监测和图形的套刻对准。 工件上涂有电子感光胶。电子束照射感光胶后，感光胶发生交联或降解反应，经 过显影溶液处理后形成感光胶图形。 实验中，通过调节曝光剂量，可以得到如图2 2 所示的三种曝光情况。a 为欠曝光， 抗蚀剂没有完全曝光透，当我们仍用固定的显影溶液和显影时间来进行显影时，就会 出现如图所示图形；b 为恰当曝光，这样的曝光状态是最好的，抗蚀剂的陡直度和尺寸 与实验所设计的尺寸基本相符，在实验中极大部分电子束光刻的后续工艺为干法刻蚀， 这时的光刻胶就能够起到一个很好的掩膜作用；c 为过曝光，这种曝光状态与a 相对， 当曝光剂量过大，而我们仍采用相同的显影条件来对其显影时，将导致抗蚀剂被腐蚀 的程度更大，抗蚀剂的尺寸明显缩小，这就对我们后续的工艺带来很大的问题。 a 欠曝光b 恰当的曝光c - 过曝光 图2 2 电子束曝光的示意图 对于电子束曝光最终图形的三大影响因素分别是：1 、曝光；2 、抗蚀剂；3 、显影。 8 每个环节出现问题，都将直接影响图形结果，其中抗蚀剂和显影电子束曝光系统厂家 已经提供相应数据，实验中稳定这两个因素，重点调节曝光这一条件，使之得到我们 所想要的相应图形。 2 2 在实验中所遇到的困难 随着电子束曝光应用越来越广泛，电子束曝光主要的缺点逐渐显现出来，首先， 它的生产率较低，这是无法与光学光刻相比的，其次就是临近效应。电子束扫描曝光 时用电子束斑来扫描曝光、绘制出所要求的图形。在进行曝光时，带有一定能量的电 子入射到光刻胶和支撑着光刻胶的衬底。电子会和抗蚀剂或衬底介质中的电子、原子 产生碰撞，进行能量传递。随着入射的电子能量不同，这种碰撞和能量的传递就有可 能产生出散射电子，这些散射电子就将引发临近效应，从而对曝光之精度产生影响。 电子散射可以影响到曝光点周边几个微米的范围，这样，当两个曝光点相距在几个微 米之内，两个相邻的曝光点各自的电子散射范围就有可能重叠，这就产生了临近效应 ，如图2 3 所示。 图2 3 相邻两电子束曝光点散射电子对图形的影响 瓣糕 图2 4 电子束曝光时，两种主要的临近效应示意图 9 电子束曝光临近效应，主要分为相互临近效应和内部临近效应1 | ，如图2 4 所示。 实验要求a 为曝光区域，在对a 进行曝光时，中心曝光区域将进行稳定曝光，这时由 于存在电子散射，每次扫描时电子束边缘都会有电子能量损失，但仍可以从相邻的曝 光区域获得电子散射作为补偿，从而达到平衡。但对于边界b ，在对边界b 进行曝光 时，无法从相邻的曝光区域获得足够的补偿电子散射，就会出现曝光不够的情况，在 顶角c 处这种现象更为明显。这就是图2 4 中所示的内部临近效用。 同理，在对曝光区域进行曝光的同时，会有电子散射到非曝光区域，这就将导致 处于非曝光区域的抗蚀剂会得到一定的曝光，这就会使得曝光完成的抗蚀剂尺寸增大， 这就是图2 4 所示的相互临近效应。 在纳米技术发展的今天，微小的尺寸差别对器件的性能都将是致命的。在1 9 7 4 年 t h p c h a n g 首次在第六届国际双束会议上提出邻近效应的概念后，解决邻近效应的声 音一直响在学术界及产业界的上空。我们以前在中科院微电子所进行的实验中也一直 面临着邻近效应的 图2 。5 实验中所出现的临近效应 图2 6 电子束直接写出源、漏、纳米线结构，纳米线形貌的s e m 照片 1 0 北京大学微米纳米加工技术国家级重点实验室引进了电子束光刻系统，采用的是 英国n b 3 - n b l 型电子束光刻机。当我们实验尝试用正胶z e d 5 2 0 a 来直接写出源漏结 构时，拐角处就出现了如图2 6 所示的情况。在图2 6 中，我们发现在源漏与纳米线 之间的拐角处，设计时为直角结构，但由于临近效应，拐角处明显呈现弧形。 邻近效应所导致的结果最终可以归结为由电子散射引起的电子束曝光分辨率下 降。要想提高分辨率有两种途径，一种是提高电子束曝光系统本身的性能，减小束斑 尺寸，提高电磁透镜质量，从而增强聚焦性能等等；另一种途径是通过工艺的手段降 低邻近效应的影响，挖掘电子束曝光系统分辨率的潜力，称之为邻近效应校正。 2 3 邻近效应校正 在纳米技术和微细加工技术迅速发展的今天，尺寸的微小差异对器件的性能及结 构都将发生严重的影响。电子束：光刻作为制备新结构器件中广泛应用的工艺手段，也 越来越引起人们的重视。在电子：隶光刻过程中，主要的弊端就在于它的生产效率低和 邻近效应的影响。在我们的实验中，邻近效应的影响也不可避免，但通过一系列的实 验，我们寻求最合理的工艺手段：来减小或降低邻近效应对后续实验的影响。主要采用 对电子束曝光版图的完善来对邻近效应进行校正，达到我们的实验目的h 2 。 下面介绍利用邻近效应校正来完善电子束光刻，整个工艺流程是完全基于北京大 学微米纳米加工技术国家级重点实验室完成的。设备采用英国n b 3 - n b l 型电子束光 刻机，光刻胶采用z e p 5 2 0 a 型正胶，显影液选用z e d - n 5 0 ( 纯乙酸正戊酯溶液) ，显 影时间为1 8 s 。图2 7 是实验的关键工艺示意图。 a c b 瓣羹 置灏i 鬻麓 d i 菱攀。攀。| | | | | i i ：| ；爹 iililiiii鬻ii iilji i ! i i ：滋叠懑羲鬟瓤ii 攀攀 e 图2 7 利用电子束光刻直接写出源、漏、细线条实验关键步骤截面结构流程图 麟熏 鬻鬻溱鬻瓣鬻 其主要工艺流程为： 各片( 体硅) ； 光刻定义电子束标记； 刻蚀硅衬底，形成电子束标记； 去除光刻胶； 甩胶； 电子束光刻，形成纳米线硬掩模图形； ， 刻蚀硅衬底； 去除光刻胶，最终得到实验所需图形。 我们对电子束光刻版进一步完善，来达到邻近效应校正，将电子束扫描版图分为 两层，将大面积区域作为第一层，靠近纳米线与源漏拐角接触处3 0 n m 处作为第二层， 如图2 8 所示。对两层分别进行电子束扫描，每一层的电子柬曝光剂量不同，通过调 节两次电子束扫描的曝光剂量来有效地控制电子散射，从而实现降低邻近效应的影响。 通过对版图的修改完善，我们从s e m ( 扫描电镜) 图形中发现所得到的图形( 如 图2 9 、图2 1 0 ) 不管在拐角形貌上，还是在线条的均匀性上，都明显好于采用同一 剂量的光刻胶曝光( 图2 6 ) 。 图2 8 邻近效应修正后的电子束光刻实验版图 利用正胶对晶片直接进行电子束光刻，不仅节省了流片周期，电子束曝光能很大 程度上发挥自身分辨率高的优点。这就为我们的研究提供了一项有重大意义的实验基 础。但当我们利用实验室条件制备准s o i ( p o l y s i s i 0 2 s i ) 结构时，顶层的p o l y s i 细 线条由于尺寸很小，进行a s e 刻蚀时，出现了镂空的情况，如图2 1 1 所示，这就说 明在进行a s e 刻蚀时，存在严重的各项同性刻蚀，如若不解决这个问题，对我们后续 实验就会出现不可估量的影响。 1 2 图2 9 电子束光刻结束后s e m 形貌观测 图2 1 0 增加s e m 倍数，对拐角处形貌进行观测 图2 1 1 对准s o i 结构( p o l y s i s i 0 2 s i ) 进行a s e 刻蚀后的s e m 照片 在一系列的实验中，我们通过调节电子束曝光的不同剂量，在稳定光刻胶和显影 因素的条件下，采用版图分层的方案对邻近效应进行修正，最大限度地降低了邻近效 应的影响，最终得到了理想的实验图形。 与此同时，我们还发现在a s e 对材料进行刻蚀时，在各向异性刻蚀的同时，存在 着各项同性刻蚀。相较于以往普通光学光刻实验，电子束光刻所得到的线条图形的尺 寸本身已经很小，所以各项同性刻蚀对线条尺寸的影响尤为明显。这就迫使我们对a s e 中材料的横向线宽损失进行系统的实验研究，进行一些延续性的数据测试，为后续的 流片实验提供了可靠的数据保证。 2 4 利用电子束曝光在不同界面上制备细线条 随着集成电路集成度日益增：大，各大研究机构纷纷采用电子束光刻来进行小图形 的定义，面对不同介电常数的界面，这就要求电子束光刻定义图形的稳定性。在上一 节已经提到，电子散射不仅与曝：屹剂量相关，与光刻胶和衬底材料也相关，如果对于 不同介电常数的界面，进行电子束曝光时，电子散射程度不同，在抗蚀剂和显影条件 稳定的情况下，采用同一个曝光剂量，对所制得的线条尺寸稳定性会产生影响。 我们通过对实验室常用的介质材料进行系统实验，来寻找应用于不同介质材料的 最合适的曝光剂量。 a b c 图2 1 2 利用电子束光刻在不同介质材料上写图形的关键步骤 下面介绍对不同介质材料所进行的电子束光刻实验，整个工艺流程是完全基于北 京大学微米纳米加工技术国家级重点实验室完成的。设备采用英国n b 3 n b l 型电子 束光刻机，光刻胶使用a r - n 7 5 2 0 型负胶，显影液选用a r 3 0 0 4 7 ( 2 3 8 四甲基氢氧 化铵溶液) ，显影时间为3 8 s 。实验所用的版图如图2 1 3 所示。 主要的工艺流程为： 备片( 体硅) ； 淀积氧化硅或氮化硅硬掩膜； 光刻定义电子束标记； 刻蚀硬掩膜； 刻蚀硅衬底，形成电子束标记； 去除光刻胶； 甩胶，进行电子束光刻； 最终得到实验所需图形。 图2 1 3 不同介质材料的电子束曝光实验版图 将版图设计成不同宽度线条以及不同间距的图形，线条宽度与间距比例从1 ：4 一 l ：1 1 ，这样对于线条与间距之间的尺寸比例就可以通过一次实验来得到可靠的实验数 据。且同时设计的线条尺寸很小，可以同时得到对于小尺寸线条所需的合适曝光剂量。 这对我们日后在不同介质材料上进行电子束曝光有很好的指导意义。 我们使用不同的曝光剂量进行了反复实验，通过对电子束光刻后进行的s e m 形貌 监测( 如图2 1 4 ) ，我们发现对二f 不同介质材料、不同线宽、不同间距的图形已经趋于 稳定。同时我们还可以看到，对于很细的线条( 图2 1 4 a 、线条尺寸4 0 n m ) 或者很小 的线宽间距比值( 图2 1 4 b 、比例趋于1 ：1 1 ) ，我们都已经能够得好很好的图形，而 且线条也具有很好的均匀性。我们同时发现，在稳定的电子束曝光系统下，采用合适 的曝光剂量，所得到的光刻胶图形尺寸与版图设计图形的尺寸只存在5 r i m 左右的误差。 a 鬃懑麟瓣缫滋麟 鬻震勰缫麓鬻蘩 鬻瓣缓麟麟黧蘩 鬻熏浚缀露攀 c b d 图2 1 4 对于不同介质材料的电子束光刻曝光剂量试验 a 、氮化硅表面，线条尺寸：线间距尺寸= 4 0 n m ：1 6 0 n m ： b 、氮化硅表面，线条尺寸：线间距尺寸= 9 0 n m ：l l o n m ； c 、氧化硅表面，线条尺寸：线间距尺寸= 5 0 n t o ：1 5 0 n m ： d 、氧化硅表面，线条尺寸：线间距尺寸= 8 0 n m ：1 2 0 n m 。 此外，我们发现在线条尺寸很小的时候，会出现线条倒伏的问题。我们推测是由 于光刻胶的厚度为1 5 0 h m ，而我们的试验线条最小为4 0 h m ，高宽比已达到3 ：l 以上。 针对这一现象，主要采用在制备细线条时，适当减小光刻胶的厚度，或者在电子束光 刻版上，在一定的间隔内，写一些支撑块来确保胶条不出现倒伏的情况。 1 6 第三章硅的各向异性刻蚀 3 1 硅的各向异性刻蚀 对于硅的干法各向异性蚀刻工艺在微加工工业中是至关重要的。其中电感耦合等 离子体刻蚀( i c p ) 以其高刻蚀速率，精确的深度和线宽控制，良好的各向异性等特点 得到了非常广泛的应用。 i c p 主要是物理和化学过程的结合。当用高密度等离子体轰击基片表面，去除掉基 片表面的非挥发性残留物，这一过程为物理阶段。然后进行化学过程，通过电感耦合， 使刻蚀气体辉光放电，产生活性游离基等活性粒子，这些活性粒子继而与刻蚀材料相 互作用，生成挥发性气体与聚合物，这时完成一个刻蚀循环。这两个过程相互循环交 替，组成了i c p 的整个工作过程。 在实验室中对硅的刻蚀，主要通过使用先进的硅刻蚀a s e ( a d v a n c e ds i l i c o ne t c h ) 来实现的。a s e 工艺是刻蚀和钝化的交替循环过程( 如图3 1 所示) ，工作气体采用 s f 6 和c 4 f 8 。其中s f 6 为刻蚀气体，c 4 f 8 起至怕句是钝化作用。 oo 0o 0 o vv rvv r 图3 1a s e 系统对硅各向异性刻蚀简要示意图 图3 1 所示为利用a s e 对硅进行各向异性刻蚀时一个刻蚀循环的简要示意图。 接下来对这个循环进行介绍，我们将这个循环过程分为两个阶段进行分析：钝化阶段 和刻蚀阶段。 在钝化阶段，c 4 f 8 发生反应，生成氟碳聚合物保护层如式3 1 ，在衬底表面和侧 壁上沉积一层氟碳聚合物，来确保在接下来的刻蚀阶段中，侧壁免受刻蚀气体的损伤， 达到保护侧壁的作用。 f g 磊一4 c 互个 l 甩c f 2 个寸( 呸) 。 ( 3 1 ) 钝化结束后，通入刻蚀气体，进入刻蚀阶段，这时s f 6 为刻蚀气体。这一阶段将 分两步进行，先通过离子将槽底部和掩膜表面的氟碳聚合物轰击捧，然后f 基对刻蚀 底部、侧壁的氟碳聚合物和掩膜表面进行各项同性刻蚀，如式3 2 n 3 。3 制。 在整个刻蚀循环的同时，刻蚀气体不仅仅对刻蚀材料进行刻蚀，同时还存在着对 掩膜材料的刻蚀，这就不得不提到掩膜材料刻蚀选择比的问题。 f 瓯个j 毛巳个+ & 只+ 个+ f 一个 + f 一个j s i e ，个 f ， l ( 呸) 。+ f 一个j 呸个、 i p o ， 在式3 2 中我们可以看到，在刻蚀气体对s i 进行刻蚀时，不仅仅只对硅衬底进 行刻蚀，同时也存在对在钝化阶段形成的氟碳聚合物侧壁保护层的刻蚀，这就将很有 可能将侧壁的保户层消耗掉，使侧壁的硅暴露在刻蚀气体中，这时刻蚀气体就将与硅 侧壁进一步发生反应，对硅有一定的消耗这就会使所得到的图形尺寸相对于掩膜的 尺寸会有定的出入。当线条与线条之间的间距很小时，相当于个个的窄槽，窄槽 会影响到刻蚀物与刻蚀生成物向槽外输运，导致刻蚀速度的减慢。同时也增加了刻蚀 气体与侧壁的碰撞，使得侧壁继续进行反应，使得线条尺寸进一步损失，这就要求实 验人员清楚稳定的实验条件下，小间距的刻蚀图形在刻蚀过程中线条尺寸将损失多少， 即在该刻蚀条件下的横向线宽损失，进而来完善对整个实验流程的设计。 3 2 在实验中需要解决的问题 3 2 1 电子束光刻后胶条的倒伏问题 在高深宽比微细结构的工艺研究中，由于对硅的刻蚀深度较大，具有高选择比的 掩蔽层是该结构实现的重要保证。影响材料刻蚀选择比因素有很多，其中直接工艺因 素有刻蚀气体、气体流量( 如图3 2 ) 35 | 、射频功率( 如图3 3 ) m 1 等。 善 差 一 妻 上 蛊 0 l f i o wr 啊i l n ) 图3 2 在s f 6 为刻蚀气体时，随通入0 2 的流量变化而改变的s i c 和s i 的选择比 言 量 差 丘 盘 a r f l 州r m 佃咖l 图3 3 在s f 6 为刻蚀气体时，随通入a r 的流量变化而改变的s i c 和s i 的刻蚀速率 专 + 霉 喜 攀 镁 麓 麓 9 t 萎 薹 疑： 豁 鬻 誉 嚣 0徽l l ：j ( 黔l 鬟i i ： 黎簿 鳓氡铯镁 魏蘩黪甏缉 棼 锻 詈毒 差 耋毒 霪2 差 鬣 辩糕谚零藤 獭 簸绝蘧 0潲l 潮l 锹 磐l 鞣黪黎慈 建醚 图3 4 在s f 6 作为刻蚀气体时，不同射频功率下，不同材料的刻蚀速率鸭鄙 在基于硅的微加工工艺中以光刻胶为掩膜时，光刻胶掩膜的刻蚀选择比尤为重 要。例如常规胶厚约为1 5 0 n m ，当胶条尺寸小于5 0 h m ，此时掩膜的高宽比约为3 ：1 ， 就会出现女臣图3 5 所示情况。如以这样的的线条为掩膜进行刻蚀，就会出现如图3 6 所示情况，这就使接下来的实验无法进行。所以当做小尺寸线条的时候，可以将光刻 胶的厚度减小，或者对线条做一些支撑，但同时要确保对刻蚀材料进行刻蚀时光刻 胶的厚度可以足够阻挡相同时闻的刻蚀强度。为了保证电子束曝光能够成功满足实验 所提& 细线条的尺寸的要求。这就需要对光刻胶的刻蚀选择比有一定的了解。 1 9 图3 5 光刻胶线条 5 0 n m ，胶厚1 5 0 n m 刻蚀后的s e m 照片 图3 6 光刻胶线条 5 0 n m ，胶厚1 5 0 n m 时，出现的倒伏情况，刻蚀后s e m 截面图形 3 2 2 刻蚀中所产生的线宽损失 随着m o s 器件尺寸的进一步缩小，对小尺寸的要求就越高。当尺寸很小时，每一 步工艺都对尺寸有很大的影响。电子束光刻工艺以其绝佳的稳定性和光刻胶很高的分 辨率获得各研究机构的青睐。国内外研究机构采用电子束光刻技术能够很容易地制备 出直径为5 0 n m 纳米线结构。北京大学微电子实验室近年引进的电子束光刻技术，在进 行细线条定义时，均采用电子束光刻定义，然后以胶为掩膜进行各项异性刻蚀。当对 硅进行各向异性的刻蚀时，实验室采用a s e 刻蚀技术来完成。 2 0 图3 7 宽槽、窄槽在相同刻蚀情况下所存在的不同的刻蚀情况m 有文献已经指出，在对窄槽进行刻蚀时，槽的尺寸将对刻蚀速率及深刻蚀时宽槽 与窄槽刻蚀速度不一致的原因是：在深刻蚀的过程中，窄槽会影响到刻蚀物与刻蚀生 成物的输运，导致刻蚀速度的减慢，刻蚀气体无法及时排出，反应物对侧壁进一步进 行碰撞，导致侧壁刻蚀强度增加，从而增加了线宽损失3 7 3 ( 如图3 7 所示) 。 图3 8 以细线条为掩膜进行刻蚀时，出现刻穿的情况。 在a s e 干法刻蚀中，主要为各向异性刻蚀，但同时由于刻蚀气体辉光放电后，产 生的f 基存在各项同性刻蚀，使得纳米线在尺寸上存在一定的差异。如若对这个问题 进行忽略，就使前期设计和实际实验存在着潜在而又必然的差异。 在北京大学微电子实验室进行以电子束胶为硬掩膜进行刻蚀后，我们通过s e m 观 测，发现如图3 8 所示现象，从图中我们可以看到，线条中间部分已经出现镂空，只 留下线条支撑块部分，无法得到我们所需尺寸线条。说明当掩膜很小时，由于a s e 刻 蚀时存在线宽损失，此时线宽损失已经大于或者等于掩膜尺寸，使得线条只留下一个 脊状的图形，无法进行接下来的实验。同时，对光刻胶图形间距为4 0 n m 的3 0 n m 宽线 条，光刻胶为掩膜进行a s e 刻蚀后的截面观测，发现仅仅是很小的刻蚀量，在间距很 小时，仍对硅侧壁有很大的线宽损失，如图3 9 所示。这是在之前的实验中是没有注 意到的，如果只是按照原设计尺寸进行实验，得到的实验结果势必要与设计尺寸有很 大的出入。基于以上原因，我们将进行一系列实验来解决这些难题。 图3 9 掩膜间距4 0 n m 的3 0 n m 宽线条刻蚀后的截面图形 在实验中，使用英国s t sa s e 设备对硅进行各项异性刻蚀，工作气体为s f 6 和c 4 f 8 。 其中s f 6 流量为4 0 s e e m ，c 4 f 8 流量为9 0 s c c m ，反应室压力为1 5 m t ，针对离子源功率和 承片台功率的不同，分为两个刻蚀条件。离子源功率为8 0 0 w ，承片台功率为1 2 w 时， 对硅的刻蚀速率为3 0 0 0 a m i n ，离子源功率为4 0 0 w ，承片台功率为5 w 时，对硅的刻 蚀速率为15 0 0 a m i n 。 3 3 光刻胶的选择比实验 近年来，高集成度、小尺寸已是集成电路的发展方向，因此将光刻的精度要求推 到了风口浪尖。传统光学光刻在特征尺寸7 0 n m 以下时就暴露出了它的弊端。随着技术 的不断发展，传统光学光刻已经无法满足发展的要求。这时候电子束光刻就应运而生， 它的极限分辨率能够达到在3 - 8 n m ，这就使人们看到了另一道曙光。其主要是由于它 已经抛弃了传统的“光”来进行曝光，而是选用了相比较于光波，波长更短的“粒子 波”来对光刻胶进行曝光。同时所使用的光刻胶的分辨率也更高。这就使国内外各研 究机构对电子束