（微电子学与固体电子学专业论文）高速锁相环电路的研究与设计.pdf

摘要 高速锁相环( p l l ) 电路的研究与设计是本论文的重点。( 在深入分析的基础上， 作者分别采用u m c 的0 1 8 w n 、1 8 vc m o s 工艺模型设计了一种应用于2 5 g b p s 千兆以太网发接器要求的锁相环时钟倍频器电路和采用u m c 的0 2 5 w n 、3 3 v c m o s 工艺模型设计了一种应用于! ! 堕垩塾量的锁相环多相时钟生成器电路。， 论文结合这两种高速锁相环电路的设计给出了从行为级到电路级的整个设 计流程，为锁相环的设计提供了一个很好的参考。v c o 是锁相环电路中的核心单 元，为了尽量减小温度和电源电压变化对v c o 振荡频率的影响，论文提出了一些 创新的补偿结构。f 通过c a d e n c e 环境下的s p e c t r e s 仿真器模拟，仿真结果表明 设计的两个高速锁相环电路对于不同的p v t ( p 表示工艺变化引起的模型参数的 变化，v t 表示系统工作条件温度和电源电压的变化) ，均能得到符合指标要求的 时钟信号。、】 ￥ ， i 最后论文讨论了高速锁相环电路版图设计中的注意要点，同时给出了千兆以 太网发接器中高速时钟倍频器电路的版图，其采用u m c0 1 8 p m ，1 8 v 3 3 v 电源， 单层多晶6 层金属的c m o s 双阱工艺 ， 关键词：高速锁相环电路；电荷泵；鉴频鉴相器；压控振荡器；千兆以太网： 低压差分信号驱动器? 一竺壁竺堕 a b s t r a c t t h eh i g h - s p e e dp h a s e - - l o c kl o o p ( p l l ) i sc r i t i c a lf o rt h ep e r f o r m a n c eo ft h e c h i pa n dt h e r e f o r ei sf o c u s e do ni nt h i st h e s i s o nt h eb a s i so fi n 。d e p t ha n a l y s i s ，a h i g h s p e e dp l lf r e q u e n c ym u l t i p l i e ru s e di n2 5 g b p se t h e r n e tt r a n s c e i v e ra n da h i g h s p e e dm u l t i p h a s ec l o c kg e n e r a t o ru s e db yt h el v d sd r i v e r8 1 - ed e s i g n e di n u m c 0 1 8 i _ t ma n d0 2 5 啪c m o st e c h n o l o g y , r e s p e c t i v e l y i nt h et h e s i s ，t h ew h o l ep l ld e s i g np r o c e s si sg i v e nf r o mb e h a v i o r a ll e v e lt o c i r c u i tl e v e l w h i c hi sav a l u a b l er e f e r e n c et ot h ep l ld e s i g n v c oi sav e r y i m p o r t a n tc o m p o n e n ti nt h ec i r c u i to fp l l t oo b t a i nl o wt e m p e r a t u r ea n dp o w e r s u p p l ys e n s i t i v i t y , s o m eo r i g i n a lc o m p e n s a t i o nt e c h n i q u e sa r ei n t r o d u c e di nt h et h e s i s b ys p e e t r e si nc a d e n c e ，t h er e s u l t ss h o wt h a tt h e s et w oh i g h s p e e dp l lc i r c u i t sc a n m e e tt h er e q u i r e m e n t so ft h es y s t e mu n d e rd i f f e r e n tp v t ( m a n yc i r c u i tp a r a m e t e r s v a r yw i t ht h ef a b r i c a t i o np r o c e s s ，s u p p l yv o l t a g e ，a n da m b i e n tt e m p e r a t u r e ，a n dw e d e n o t et h e s ee f f e c t sb yp v t ) f i n a l l yt h et h e s i sd i s c u s s e st h eb a s i cp o i n t si nt h el a y o u to fh i g h - s p e e dp l l c i r c u i ta n dg i v e st h el a y o u to fp l lf r e q u e n c ym u l t i p l i e ru s e di n2 5 0 b p se t h e m e t t r a n s c e i v e ri n 0 1 8 p m ，d o u b l e w e l l ，s i n g l e - p o l y s i l i c o n ，s i x l a y e r m e t a lc m o s p r o c e s s k e yw o r d s ：h i g h - s p e e dp l lc i r c u i t s ；c h a r g e p u m p ；p f d ；v c o ；g i g a b i t e t h e r n e t ；l v d s 皿o wv o l t a g ed i f f e r e n t i a ls i g n a l i n g ) d r i v e r 2 第一章引言 1 1 课题的研究背景和意义 锁相技术从3 0 年代发展开始，至今已逐步渗透到各个领域。早期是为了解 决接收机的同步接收问题，后来在电视机的扫描电路中应用，特别是空间技术极 大推动了锁相技术的发展。近来，锁相技术的应用范围己大大拓宽了，从通信、 导航、雷达、计算机直至家用电器。与此同时，锁相环电路也从基本的两阶发展 到了三阶或更高阶，从单环发展到了复合环 i 。鉴频鉴相器辅之以电荷泵所构 成的锁相环电路具有易于集成，锁定速度快，锁定范围宽等诸多优点，是如今广 泛应用的一种结构。 随着微电子技术的迅速发展，晶体管尺寸已进入了深亚微米水平，导致了芯 片集成度和系统工作频率的极大提高。过去，高速锁相环电路大多采用双极 2 ，3 或砷化镓 4 工艺制造，成本高，功耗大，且难以实现系统集成，随着c m o s 工艺 的发展，现在越来越多的高速锁相环电路采用c m o s 工艺实现 5 ，6 ，7 ，本课题主 要研究c m o s 工艺下用于高速时钟生成的锁相环电路的设计。实现片上的高速时 钟发生器具有十分重大的意义，对于现代计算机技术 8 ，9 ，1 0 、通信技术 1 i ，1 2 ，1 3 等来说，高速时钟发生器是整个系统必不可少的组成部分。目前，集 成化的系统包括功能各异的各子系统在内，作为整个片内系统时钟发生的锁相环 电路要求与大量高速的数字逻辑、模拟电路集成在同一个芯片上，这意味着锁相 环电路必须工作在高频环境之中，而且随着时钟频率的提高，对时钟信号畸偏和 相位抖动指标的要求越来越严格，因此用于高速时钟生成的锁相环电路的设计已 成为当今v l s i 电路设计中的一个热点和难点。 近几年来，国外在高速p l l 领域取得了不少突破性的进展，也有很多这方面 的论文，但国内在这一领域的水平与国际水平相比依然存在着很大的差距，这方 面的报道并不多。作者在硕士其间查阅了大量著名国际刊物上有关p l l 的资料， 深入地分析 和研究了高速p l l 的结构和性能，并且独立设计了两种用于高速发接系统的 锁相环电路：分别采用u m c 的0 1 8 l m 、1 8 vc m o s 工艺模型设计了一种应用于 2 5 g b p s 千兆以太网发接器要求的时钟倍频器电路和采用u m c 的0 2 5 1 j m 、3 3 v c m o s 工艺模型设计了一种应用于l v d s 驱动器的多相时钟生成器电路。电路中还 大胆采用了一些创新的设计思想，希望能对以后的设计工作起到一定的借鉴作 用。 第一章引言 1 2 主要的工作和创新 在论文工作期间：作者查阅了大量有关高速p l l 方面的论文，较系统地研究 了各种c m o s - - p l l 的结构和性能，并在导师洪志良教授的悉心指导下，独立完成 了l v d s 驱动器中多相时钟生成器的电路设计和2 5 g 千兆以太网发接器中时钟倍 频器的电路设计和版图设计工作。采用u m c0 1 8 t u n ，1 8 v 3 3 v 电源，单层多晶 6 层金属的c m o s 双阱工艺，2 5 g 千兆以太网发接器芯片进行了第一次流片，基 于第一次流片结果的不理想，我们分析了原因，然后对p l l 加以改进，体系结构 和各单元电路基本不变，版图方面做了较大的改动，应用于1 5 g 的硬盘驱动器 a t a 接口进行了第二次流片，初步测试结果表明p l l 工作正常，目前，芯片在进 一步的测试当中，我们还没拿到完整的测试数据和测试波形。 创新之处：( 1 ) 对高速p l l 的性能，从理论分析到具体实现做了一个探索性 的研究工作，建立了一套比较合理的设计流程。( 2 ) 在v c o 的设计中，大胆采用 了一些提高电源抑制比和温度补偿结构。( 3 ) 应用深亚微米c m o s 工艺初步实现 了g h z 的高速p l l 。 1 3 论文的内容安排 各章内容作如下安排：第二章详细分析电荷泵锁相环电路的结构和系统性能 这一章是电荷泵锁相环电路设计的基础；第三章扼要论述了高速电荷泵锁相环电 路中的噪声影响。第四章具体阐述了高速电荷泵锁相环电路的两个设计实例，并 给出了相应的仿真结果；第五章是版图设计，主要涉及版图设计中对高速和噪声 的考虑；第六章是结论。 4 第二章电荷泵锁相环的结构和性能分析 第二章电荷泵锁相环的结构和性能分析 一直以来，电荷泵锁相环在频率合成，时钟提取等领域中得到了广泛的应用。 这主要归功于电荷泵锁相环简单的结构和优良的性能。较传统的模拟乘法器锁相 环和异或门鉴相器锁相环结构相比，电荷泵锁相环有三方面的优势：一是压控振 荡器的输出范围决定了电荷泵锁相环的锁定范围，锁定范围宽，且不会出现误锁 现象：二是当系统锁定时，如果忽略电荷泵两支电流的失配，环路锁定后的静态 相差为零；三是电荷泵锁相环锁定速度快。本章将围绕着电荷泵锁相环电路的原 理结构展开，在介绍原理结构的基础上，重点讨论电荷泵锁相环的稳定性、跟踪 和捕获性能 2 3 ，2 4 。本章是进行电荷泵锁相环电路具体设计的基础。 2 1 电荷泵锁相环的电路结构 电荷泵锁相环电路常由鉴频鉴相器( p f d ) ，电荷泵( c h a r g e p u m p ) ，环路滤 波器和压控振荡器构成，根据需要在p l l 的反馈环路中也可加入分频器。如图 2 1 所示： 图2 1 电荷泵锁相环示意图 主要工作原理是：两个受p f d 输出信号控制的电流源与后面的阻抗性环路滤波器 相结合，把p f d 输入相位差信号转换为相应脉宽的开关信号控制电荷泵的开关和 极性，以实现对环路滤波电容和电阻上电压v 。“的控制，从而实现对v c o 振荡频 率和相位的调整。当v c o 的振荡频率低于参考时钟时p 。为高电平，电荷泵上面 的开关合上，对积分电容充电，v c o 的控制电压升高，v c o 频率升高，p f d 输入 相位差缩小；反之当v c o 的振荡频率高于参考时钟时，p d 变为高电平，电荷泵下 面的开关合上，积分电容放电，v c o 的控制电压降低，v c o 频率降低，同样可使 相位差缩小。 5 - - _ - _ _ - _ _ _ _ - _ _ _ _ _ _ _ _ _ - _ _ - - - - _ _ _ _ _ - _ _ _ - _ _ _ 一 一 第二章电荷泵锁相环的结构和性能分析 2 1 1 鉴频鉴相器( p f d ) 鉴相器的选取对锁相环的性能影响很大，在传统的锁相环中，很多都采用四象限 乘法器鉴相。数字锁相环中常用的有异或门鉴相器、边沿触发的j k 触发器和鉴 频鉴相器 3 3 。异或门鉴相器是一种最简单的数字鉴相器，当两个输入信号电平 不同时，输出为高电平，其它情况输出为低电平，但这种电路的的最大缺点是当 输入为不对称波时，存在一个相位误差e 。区域，在这个区域输出不随0 。的变化 图2 2 鉴频鉴相器p f d 。，fnn 。r _ 、 t r 厂 而变化，即对于不对称波鉴相器灵敏度降低。 边沿触发的j k 触发器的工作原理是两个输 入信号的下降沿分别使输出端置位和复位，但 这种鉴相器在两输入信号频率接近时无鉴频 作用。鉴频鉴相器( p f d ) 优于前面两种鉴相 器，其鉴相特性和输入信号的占空比无关，而 且还呈现有鉴频特性，如图2 2 所示为d 触发 器构成的p f d ，这是一种常用的鉴频鉴相器， 它的工作机制是将输入相位差信号转换为相 应脉宽的开关信号控制后面电荷泵的开关和 极性，图2 3 为其输入与输出的波形示意图： ，。厂 r l 。厂 广 厂 虱n 广 ，一。厂 厂 k 厂 厂 尸 只 图2 3p f d 的输入与输出波形示意图 p f d 是一个时序逻辑电路，输出信号p o 和p d 由输入信号的上升沿控制。如果f 哪 的上升沿超前于。的上升沿，则r 在两个信号的相位差期间为“1 ”， 如图 2 3 ( a ) 所示；反之，p d 在两个信号的相位差期间为“1 ”，如图2 3 ( b ) 所示；当广w 和f 。的上升沿对齐时，p o 和p d 都为“0 ”，如图2 3 ( c ) 所示。 2 1 2 电荷泵( c h a r g e p u m p ) 与环路滤波器 电荷泵为两个受p f d 输出信号控制的开关电流源，它与后面的阻抗性滤波器 相结合，把p f d 的逻辑信号转化为电压信号，调节压控振荡器的振荡频率。当 6 第二章电荷泵镄相环的结构和性能分析 p f d 的输出p 。或p d 有效时，电荷泵提供给后面的滤波阻抗i n 的电流，当p 。和 p 。均无效时，电荷泵处于稳态。 环路滤波器的选择是影响环路性能的重要因素之一。在电荷泵锁相环路中， 由于电荷泵的作用，环路滤波器实际上起着接受电荷泵充放电的滤波阻抗的作 用。由于增加滤波器的阶数带来的电路设计复杂度远高于环路性能的提高，因此 一般设计中只采用一阶或二阶滤波器。图2 1 所示的环路滤波器是电荷泵锁相环 路中最简单的例子，它由一个电阻和一个电容串联组成。 2 1 3 压控振荡器( v c 0 ) 振荡器分类如图2 4 所示 o s c i l l a t o r t u n e dn o n1i h e a r o s c i i i a t o ro s c i l l a t o r 厂r 了 厂 r cs cl c c r y s t a l r e l a x a t i o n r i n g 图2 4 振荡器的分类 在集成锁相环中，一般采用的是l c 振荡器 1 4 ，1 5 ，1 6 ，1 7 和环形振荡器 1 8 ，1 9 ，2 0 ，2 1 ，2 2 。相对于l c 振荡器，环形振荡器易于集成，具有较宽的调节 范围，但是噪声特性较差，本论文采用的是环形振荡器。压控振荡器是个电压一 频率转换器，理想的v c 0 其频率与控制电压的关系为：。= c o 。+ k o 圪。，这里。 为v c 0 的自由振荡频率，k 。是v c 0 的增益，表示单位控制电压变化所引起的频率 的变化，相位是频率在时间上的积分，所以v c 0 输出相位是：0 。= 。t + k 。i 。，f 。 一般说来，v c o 有以下几个重要的设计参数： ( a ) 线性度：l 【。的变化会影响环路的系统性能，尤其是环路的稳定性。 ( b ) 频率的调节范围：v c 0 的频率调节范围要能覆盖不同的工艺偏差。 ( c ) 对噪声的抑制能力：特别是在混合信号系统的设计中，由于数字电路的存在， 会在电源和衬底引入大量的噪声。 2 1 4 反馈分频器 反馈分频器位于v c o 输出端与鉴频鉴相器p f d 的输入端之间，它与实际输入 到p f d 的参考频率的乘积决定了v c o 的振荡频率：；= ，n 的不同会影 第二章电荷泵锁相环的结构和性能分析 响整个环路特性。速度是分频器的一项重要指标，它必须大于压控振荡器的最高 输出频率。 2 2 电荷泵锁相环的线性模型 电荷泵锁相环本质上是一个离散系统，但如果我们假设输入信号的频率远远 大于系统的带宽，那么就可以把它近似为一个连续的系统，当相位误差较小时， 我们可以采用线性分析的方法来分析电荷泵锁相环，如图2 5 所示为锁定状态下 电荷泵锁相环路的线性模型。 图2 5 锁定状态下电荷泵锁相环的线性模型 图2 5 中1 n 是反馈回路的分频比，可把v c o 与分频器的总的效果表示为k 。s n 。 当环路处于锁定状态时，p f d 两输入端的相位差很小，则每个参考周期中v c o 的 控制电压只有一个微小的变化，在这种情况下，可以忽略p l l 在每一个参考周期 上的细微变化而只考虑许多周期上的平均行为。输入信号的相位误差决定了p 。 和p 。的占空比，从而也就决定了这个周期内电荷泵提供给滤波阻抗的平均电流， 设每一周期的平均相位误差为0 。( s ) ，则由这个相位误差决定的p f d 输出控制信 号的平均有效脉宽为t = e 。( s ) c o ，输入周期可表示为t = 2 x c o ，因而输出的平 均有效电流l ( s ) = i b t l t = ，。e 。( s ) 知，这意味着可把p f d 及电荷泵看成是一相位 误差控制的电流源，其增益足。为i 。知，一阶无源阻抗滤波器的传输函数： z o ) = ( 1 + s r ) l s c0 = r c ) 。由此我们可得电荷泵锁相环的相位传输函数与相 位误差传输函数如下： 相位传递函数： k ，i 乒，tk o lb 耶)_器=丽kokdz(s)n01k oz ( s ) n = 寰疆 ( 2 ，) 、 0 ) s + 髟。2 。k 。j 乒。k j 6 l 2 。1 。2 r , n c 2 r d v c 相位误差传递函数： 州2 鬻斗器2 刀互s 2 面 2 r o v c2 r d v c ( 2 2 ) 第二章电荷泵锁相环的结构和性能分析 把式( 2 1 ) 和( 2 2 ) 写成我们熟悉的控制理论中的形式 耶，= 糕 j + 孔。s + 。 h e ( s ) 2 万面s 2 i 面 ( 2 3 ) ( 2 4 ) 其中自然频率。= 扣i 丽，阻尼系数为= r c 0 e i 丽2 = x o o 。2 ， 注意自然频率频率和厅无关，另外我们定义环路增益：k = 2 如。= k 。r 2 r 【。 2 3 电荷泵锁相环的环路性能分析 2 3 1 环路的稳定性 2 3 1 1 连续时间的特性分析 从研究二阶电荷泵锁相环路的开环传递函数特性出发，讨论阻尼因子的取值 对环路稳定性的影响。二阶电荷泵锁相环路的开环传递函数为： g = k d z 嘉= 竽= 垡乒 其中，0 3 ：= 1 r c g ( s ) 选用c o ，为横坐标归一化后，我们可以得出不同阻尼因子情况下幅频与相 频特性曲线，如图2 6 所示： b _ d h g r a m 薹誉蕙圣三三z 丧一 飞吣。一一= = = 耋 一一，一 j 印吖t 0 一 c 0 t o ： 图2 6 二阶电荷泵相环线性系统幅度和相位与u u ：的关系 曼崔昏!口邑量t _ _ _ - _ _ _ _ _ _ _ _ _ _ - _ - _ _ _ _ _ _ _ _ _ _ - _ _ _ _ _ _ _ _ _ - _ _ - 一 第二章电荷泵锁相环的结构和性能分析 由图2 6 可知，对于任意取值，都有相同的相频曲线。相位裕量由单位增益带 宽的位置决定，当g ( s ) l = 1 时，有： 2 j ，定义： b ：竺盟 则有：焦：型盐曼：， 曰。 当曰= i 时，可保证有6 0 0 的相位裕量，这时= 0 6 1 ，即当阻尼因子大于0 6 1 时，可保证二阶线性系统的相位裕量大于6 0 0 。 2 3 1 2 离散时间的特性分析 电荷泵离散系统的本质所造成的环路稳定性问题往往不可忽略，将环路作为 离散时间系统考虑，当其特征方程的根轨迹超出单位圆时，会使得系统不稳定。 由文献 2 4 可知系统在z 域的传输函数的分母是： 诈h 州n ”d 等 ，每卜筹 玎li一4 其中：其中：k = g x ，被称为归一化环路增益，k = k 。6 r 2 9 n z 域二阶环的根轨迹图如图2 7 所示： i r a ( z ) 。 u n i tc i r c l o 一。、j ? f 厂弋 f 。 吲胁如7 平、 ，- r o o tl o c u s s t 曲i l i t yl i m i t 图2 7z 域二阶环的根轨迹图 d ( z ) 的零点即为z 域传输函数的极点，所以我们可以通过其零点位置来讨论系统 的稳定性，当k = 0 时，两个极点均为1 ；随着k 。的增大，极点沿中心在 1 0 第二章电荷泵锁相环的结构和性能分析 z = f + 加i a ) ；o 一7 的圆上移动；然后一个在实轴向圆心移动，另一个则沿实轴移 向无穷远处。当极点超出单位圆时，系统将不稳定，所以我们由根轨迹与单位圆 的交点z 一1 ，求得临界归一化环路增益： k ，一：三一 旦( j + 旦) ( 1 ) 一 ( 1 ) i 【 所以为保证环路工作于稳定状态，输入角频率与环路增益的最小比值为： 阜一叫n 击) ( 2 5 2 3 2 环路的跟踪和捕获 2 3 2 1 环路的跟踪 电荷泵锁相环在相位跟踪能力表现出明显的优越性，这也是其被广泛应用的 原因之一。衡量环路跟踪性能好坏的指标是跟踪相位误差。环路的跟踪相位误差 包括暂态相位误差和稳态相位误差。从输入相位发生改变时起，输出经暂态过程 达到稳定，输出达到稳定状态的相位误差称为稳态相位误差，暂态过程中的跟踪 相位误差称为暂态相位误差。上述由于输入变化而引起的暂态相位误差和稳态相 位误差的大小，不仅与环路本身的参数有关，还与输入信号的变化形式有关。下 面将详细讨论暂态过程中三种不同情况下相位误差的时间响应： ( 1 ) 输入相位阶跃 时域表示为：o ，( f ) ：e “( f ) ，其拉氏变换为：0s ( s ) ：竺 占 由式( 2 4 ) 可得： 。( s ) = 万夏而s 2 了a o = f 诬s 丽a o ( 2 6 ) 对式( 2 6 ) 进行反拉式变换，按照阻尼系数的大小可分为三种不同的情况： 当 l 时， e 以) - 船如1 c o s h c o 小南酊舢一再 当= l 时， e 。( f ) = a 0 e - - 。 当o l 时， 第二章电荷泵锁相环的结构和性能分析 州牡龇札s n 厅卜南8 i i i 一厅 不同值下e 。( t ) a 0 的误差响应曲线如图2 8 所示，由曲线可以看出：当0 1 时， e 。( f ) ：坐r 和一， c o ” 当= 1 时， 1 2 第二章电荷泵锁相环的结构和性能分析 吣f ) _ 等e “钿。r 当o l 时， 吣归专 州c o - 南s t 帆- f ) 当= l 时， e 。( f ) ：k 了一k 了g 书。( + 。f ) 去 = ) j (f e 第二章电荷泵锁相环的结构和性能分析 当o o ，p f d 输出总有一个正极性信号，而对于。 0 ，p f d 输出总有 一个负极性信号，所以v c o 总会向参考频率的方向牵引，锁定过程实质上就是牵 第二章电荷泵锁相环的结构和性能分析 引过程，因此电荷泵锁相环路可以获得与v c o 的工作频率带一样大的同步带和捕 捉带，这也是电荷泵锁相环路被广泛采用的又一重要原因。 1 6 第三章电荷泵锁相环的噪声分析 锁相环电路无论工作在哪种应用场合，都不可避免地要受到噪声的作用，噪 声作用于环路会增加捕获的困难，降低跟踪性能，使环路的输出相位作随机抖动， 甚至使锁定的环路变成失锁。特别是在高速锁相环电路中，噪声的影响就更为显 著了：作为整个片内系统时钟发生的锁相环电路要求与大量高速的数字逻辑、模 拟电路集成在同一个芯片上 2 5 ，而且随着时钟频率的提高，系统对时钟信号畸 偏和相位抖动指标的要求越来越严格，在高速时钟发生器的设计中，低噪声是一 个非常重要的指标，它将直接影响电路的性能：高速串行通信系统的误码率、数 字接口电路的最大速度等，因此分析环路的噪声性能是完全必要的，鉴于噪声模 型与噪声仿真的复杂性，本章只对锁相环电路中的噪声作一个简单的理论分析， 给出具体设计中的一些基本原则，关于p l l 和v c o 的噪声可详细参考文献 2 6 ，2 7 ，2 8 ，2 9 ，3 0 ，3 l ，3 2 ，3 3 ，3 4 ，3 5 。 频率的精度或稳定性可以从时域和频域两个方面来衡量：在时域上，我们称 之为“抖动”( t i m i n gj i t t e r ) ，对于实际的输出信号，它的过零点会随着时间 变化，这就是所谓的时域上的抖动，相邻周期间的抖动( c y c l e t o c y c l ej i t t e r ) 和绝对抖动( a b s o l u t ej i t t e r ) 是抖动的两个重要参数，所谓相邻周期间的抖动 是指实际信号相邻两个周期之间的差，而绝对抖动是指实际信号和理想信号周期 间的差；在频域上，我们称之为“相位噪声”( p h a s en o i s e ) 。如图3 1 所示： 理想信号的频谱应该是根单一的频谱线，但对于实际信号，由于噪声的影响， 信号的频谱会变得“不干净”，产生边带，我们考虑相对于中心频率距离0 ) 的 频率处的一个单位带宽，计算这个单位带宽内的噪声功率相当于总的功率值，用 这个值来表征相位噪声： 图3 1 相位噪卢 我们的设计方法就是要找到起决定性作用的噪声源，然后根据它决定环路参 数，主要环路带宽。噪声的来源主要有两类：一类是与信号一起进入的输入噪声； 1 7 第三章电荷泵锁相环的噪声分析 另一类是环路部件产生的内部噪声，其中压控振荡器内部噪声是主要的噪声源。 由于各种噪声的随机性，在噪声作用下的环路方程是多个随机函数驱动的非线性 方程，要同时考虑所有噪声的影响是困难的，但基于以下两点，我们仍然可以对 环路噪声性能进行一定的近似分析，获得一些有用的结果，用来指导实际设计， 这两点是：在弱噪声情况下，环路可作线性近似，利用叠加原理分别求出每个噪 声源对环路的响应，然后用功率相加的方法，近似得到它们共同作用的结果；环 路在不同应用场合，各种噪声的强度有很大的不同，譬如环路作信号源时，输入 环路通常是低噪声的标准信号源，因此这时的主要噪声源是环内噪声。下面将主 要讨论环路对输入热噪声和压控振荡器内部噪声的线性过滤性能。 3 1 环路对输入热噪声的线性过滤性能 夹杂在输入信号中的热噪声引起输入信号相位发生抖动，构成输入相位噪声。热 噪声分布在很宽的频带内，虽然环路对输入相位是一低通滤波器，但落入环路带 宽内的输入相位噪声，通过环路滤波器后依然会出现在输出端，使输出相位发生 抖动，图3 2 为有输入噪声时环路的线性化噪声相位模型。 图3 2 有输入噪卢时环路的线性化噪卢相位模型 由图3 2 可知：鉴相器的输出电压由两项组成：一项由瞬时相位误差e 。( s ) 决定， 主要体现了信号相位的作用；另一项为等效相加噪声电压( s ) ，它是输入噪声的 等效作用项。因为只研究噪声的过滤问题，可令输入相位为零，由此列出环路方 程为： 盟盟半吨 o e ( s ) = - 0 2 ( s ) 因此有： 。：( s ) = ：粉k d z ( s = 日( s ) 。( s )s + e) 一一”7 ( 3 2 ) 第三章电荷泵锁相环的噪声分析 e 。i ( s ) ：! 掣为输入相位噪声，日( s ) 为闭环传输函数。 a o 输入相位噪声在曰。2 带宽内的单边功率谱密度为：s o ，( 厂) ( d f 只1 2 ) ， 根据( 3 2 ) 式，可获得经环路过滤后的输出相位噪声的单边功率谱密度为： 黾。( 厂) = s o ，( f ) l h ( j 2 兀f ) 1 2 ( r a d 2 h z ) ，( d 厂b ，2 ) ( 3 3 ) 所以，环路等效输出相位噪声方差为： o2 。= f o2 晰i h ( j 2 = f ) 1 2 d f ( r a d2 ) = o 。州b 。 式中，o2 “，为环路的等效输入相位噪声方差：o2 。，= ，b ，2 ( r a d 。) b l 为环路的等效单边噪声带宽： b l 2 r 1 日( _ ，彬) 1 2 d f ( h z ) ( 3 4 ) ( 3 5 ) 显然，眈值越小，即环路的等效单边噪声带宽越窄，环路对输入噪声的抑制能 力越强。采用不同滤波器的环路，其闭环频率响应日( ，2 旷) 是不同的。由式( 3 5 ) 可知，对于二阶电荷泵锁相环的传输函数，其等效噪声带宽的计算如下： b l = 譬 根据( 3 6 ) 式，将吼。与的关系作成曲线，如图3 3 所示： 图3 3 二阶电荷泵锁相环b l 。与的关系曲线 ( 3 6 ) 第三章电荷泵锁相环的噪声分析 由图3 3 可见，为了得到最小的等效噪声带宽，存在一最佳阻尼因子。= 0 5 ， 此时日。= d 如。通常 为0 7 ，这时吼m = 0 5 3 m 。 环路增益k = 2 。，所以式( 3 6 ) 又可写成： 耻等( n 丢) ( 3 7 ) 对于一定的，k 越小，等效噪声带宽就越小，对输入噪声的抑制能力就越强。 在实际应用中，设定了一环路信噪比的参数来衡量环路抑制输入噪声的能力，根 据文献 3 4 ，( s n r ) 。= ( s n r ) ，百b i 通常b l 小于e ，所以( s n r ) 。大= j ：- ( s n r ) 。，b 。越小，环路信噪比( 趴碾) 。越高， 反映了环路对噪声的抑制能力越强。 3 2 环路对压控振荡器内部噪声的线性过滤性能 通常，锁相环路需与它所服务的数字逻辑电路，存储器电路，或微处理器集成到 同一芯片上，这就意味着锁相环路工作于负载电路所产生的噪声环境中，这些噪 声通过电源和衬底耦合，产生大量环内噪声，主要体现在v c o 的频率和相位抖动 上。压控振荡器的内部噪声可以等效为一个无噪的压控振荡器在其输出端再叠加 了一个噪声相位0 。，( s ) ，如图3 4 所示为考虑了压控振荡器噪声后的环路线性化 噪声相位模型。 图3 4 考虑了压控振荡器噪卢后的环路线性化噪卢相位模型 同样令输入相位为零，由此列出环路方程为： 第三章电荷泵锁相环的噪声分析 竖坚墨鳖+ 0 。，( 。) ：0 。( s ) 占 0 。( s ) = - 0 2 ( s ) 因此有： o 。( j ) 2 j i i 南。m 一( s ) = ( j 一日( s ) ) 。e v ( s ) = 日e ( s ) o n v ( s ) 3 8 从式( 3 8 ) 可知环路对e 。，( s ) 呈高通过滤，所以仅从过滤压控噪声来说，环路 带宽应越大越好。 因此在同时存在输入噪声和环内压控噪声的情况下，环路带宽应适中选择。 在电荷泵锁相环的设计中，还有一些其它因素：例如鉴相器的死区和电荷泵的电 流不匹配所造成的噪声，将在下一章中结合具体设计加以阐述。 2 l 第四章高速电荷泵锁相环电路的具体设计 第四章高速电荷泵锁相环电路的具体设计 本章主要通过两个应用于高速发接系统的电荷泵锁相环电路的设计实例，阐 述了从行为级到电路级的整个设计流程。对于设计中遇到的一些问题，例如鉴频 鉴相器的“死区”和电荷泵的电荷分配，也将作一定的论述。另外，本章还给出 了设计中作者的一些创新思想，希望能起到抛砖引玉的作用。 4 1 设计流程 锁相环是一高速窄带系统，完成一次捕捉过程通常需要几百甚至上千个周 期，完全进行到管子一级的模拟速度有时是难以忍受的，为了能降低所花费的机 时，通常采用的方式有：对电路元件建立行为模型，进行频域分析；建立动态性 能的差分方程，分析时域特性，但这样的方法对于电路结构和工艺变化相当不敏 感，只能定性地分析锁相环的行为。在实际设计中，我们采用了分步渐进的方式。 首先利用锁定状态下的相位传输函数建立系统的行为级模型，得到开环的频响曲 线。使用行为级模型的好处，在于我们可以很方便地改变环路滤波器r 、c 和电 荷泵电流的取值，确定环路的稳定性。其次验证各个部分的功能和特性：分别仿 真了环路各个部分的增益特性，比如压控振荡器的工作范围和增益、鉴频鉴相器 的最高速度、电荷泵的漏电流和不匹配电流、反馈分频器的最高工作频率等，频 鉴相器的最高速度必须超过v c o 分频后的速度，反馈分频器必须能够处理压控振 荡器的最高输出频率。验证完各单元电路后，我们进行整体仿真：一开始可以把 反馈分频器等数字模块用v e r i l o g 描述进行数模混合信号仿真，用以提高分析速 度，整个环路受工艺特性、环路工作状态的影响是很微妙的，所以最后我们还必 须把所有功能块具体到管子级进行整体仿真，确保仿真结果的精确性。 下面首先介绍一种应用于2 5 g b p s 千兆以太网发接器要求的高速时钟倍频器 电路的具体设计 3 6 ，论文详细给出了从行为级到电路级的整个设计过程。然后， 通过应用于l v d s 驱动器的锁相环多相时钟生成器的设计实例 3 7 ，提出了另一 种高速时钟的体系结构，其中重点阐述压控振荡器的设计。 4 2 用于2 5 g b p s 千兆以太网发接器的高速时钟倍频器的设计 9 0 年代中后期，随着因特网的发展，人们的生活进入了一个全新的时代， 网上图像、声音、文字的传输及电子商务活动已成为社会生活必不可少的一部分。 在这样的背景下，i e e e 标准委员会于1 9 9 8 年制定了数据传输率达1 0 0 0 m b s 的 千兆以太网标准：i e e e 8 0 2 3 z 。2 5 g b p s 千兆以太网是继1 g 以太网之后各国进 行研究的热点。而时钟倍频电路是整个数据发接系统的核心电路，它不仅要产生 用于发送器中数据并串转换电路的时钟，而且要为接收器的时钟恢复电路产生参 考时钟。2 5 g b p s 以太网接收器中的时钟恢复电路需要一个频率为2 5 g h z 的 v c o ，因此将发送器p l l 中的v c o 直接设计成2 5 g h z 的振荡频率，便于复用。从 v c o 出来的信号经过一个分频电路2 0 分频后，变为与系统时钟( 1 2 5 m h z ) 同频率 的信号，另外v c o 输出信号二分频后用于树形并串转换电路。 图4 1 电荷泵锁相环时钟倍频器的体系结构 4 2 1 环路参数的选定与行为仿真 4 2 1 1 环路参数的选定 从对电荷泵锁相环的分析我们可以看到，当环路的本征频率，阻尼系数，压 控振荡器增益，电荷泵电流等参数确定以后，电路的环路特性就确定了。在电荷 泵锁相环设计中，设计者首先关心的就是环路参数对系统性能的影响。前面已经 介绍过，当环路带宽和输入频率可比的时候，连续时间近似就会失效；同时系统 的稳定性也对环路带宽提出了要求；环路增益的大小决定了静态相差和捕获时间 的大小。总的来说，小的静态相差、捕获时间、对v c o 噪声的抑制要求有大的带 宽和增益，而输入噪声抑制，环路稳定性又希望有小的带宽和增益。并且对于不 同的应用，环路参数的选择上也是不尽相同。下面将详细说明在我们这个具体的 电路设计中是如何选取各环路参数的。 ( 1 ) 确定v c o 的调节范围和增益 v c o 输出频率2 5 g h z ，为了适应工艺和环境等条件的变化，v c o 必须能容纳一定 的频率变化，一般设定v c o 的频率调节范围为2 5 。为了确定v c o 的增益，先 要知道控制电压的调节范围，但这个范围很难预先清楚地知道，因为虽然控制电 压的可变范围可以从电荷泵的输出摆幅得到，然而对于不同的工艺条件下，对应 的调节范围都只可能是控制电压可变范围的一部分，并且这各个部分可能是互相 重叠的，所以我们只能先粗略估计v c o 的增益，当经过电路设计得到较为准确的 第四章高速电荷泵锁相环电路的具体设计 增益后，再相应调节电路的其它参数，锁相环的设计实际上是一个不断迭代的过 程。电源电压是1 8 v ，因此我们取v c o 控制电压的可调线性范围为0 6 v ，v c o 的增益可由下式算得： kh o 2 5 g h z x o 52 0 8 g h z v 06 ( 2 ) 确定反馈分频系数n 输入的参考时钟频率1 2 5 e q z ，而v c o 输出频率为2 5 g h z ，所以反馈分频系数n = 2 0 。 ( 3 ) 确定环路增益k 首先为了满足环路稳定性，根据第二章式( 2 5 ) ，我们一般取k 为输入频率f d 的 1 l o 或更小；其次由前面的噪声分析可知，为了保证环路既能有足够的带宽来 纠正内部噪声( 包括v c o