电子技术课程设计-数字年月历.doc

课课 程程 设设 计计 设计名称 数字年月历 全套设计加扣 3012250582 学年学期 2013-2014（上） 课程名称 电子技术课程设计 专业年级 电气 112 班 姓 名 学 号 提交日期 2014-1-4 成 绩 指导教师 水利与建筑工程学院 目 录 1设计任务与要求.2 11 设计任务.2 12 技术指标.2 13 题目评析.2 2方案比较与论证.2 21 方案一：单片机芯片的方案.2 22 方案二：显示部分的方案.3 2.2.1 液晶显示的方案.3 2.2.1 8 段数码管显示的方案.3 23 方案三：74LS 系列芯片的方案.3 24 方案证论与选择.3 3系统的总体设计.4 31 系统的总体设计.4 32 单元电路的设计.5 3.2.1 显示和译码电路的设计.5 3.2.2 计数电路的设计.8 3.2.3 校时电路的设计.10 3.2.4 振荡器和分频器的设计.11 33 电路原理图( 如附录 I ) .14 4系统仿真.14 41 仿真原理图.14 42 仿真结果.15 5系统的调试组装.17 51 PCB 板图.17 6结论.18 参考文献.19 附 录(电路图及有关设计文件).20 致 谢.23 基于 MULTISIM 的课程设计数字年月历 1 1 数字年月历 摘 要：论文主要论述了基于 Multisim 1和 Protel99se 设计的数字年月历。 随着科技的快速发展，时间的流逝,至从观太阳、摆钟到现在电子钟，人类不断 研究，不断创新纪录。但是大多数人们关注的是数字时钟，而没有多少人们关 注数字年月历的发展。本次课设我所做的是数字电子年月历采用直观的数字显 示，可以同时显示年、月、日信息，还具有时间校准等功能，而略去了时、分、 秒的显示。该电路采用 74LS 系列的部分芯片作为核心，功耗小，能在 5V 的低 压工作，电压可选用 5V 至 10V 电压供电。且通过组合各种逻辑电路和时序电 路来形成各种进制。综上所述此年月历具有读取方便、显示直观、功能多样、 电路简洁、成本低廉等诸多优点，符合电子仪器仪表的发展趋势，具有广阔的 市场前景。 关键词：Multisim；Protel99se；74LS 系列芯片；时序电路 基于 MULTISIM 的课程设计数字年月历 2 2 1设计任务与要求 11 设计任务 设计一个能用七段数码管自动显示年、月、日的数字年月历。在此设计中 所设计的钟表并不是具有普通钟表的功能，而是能实现额外的功能：年、月、 日的显示。改革开放 30 年来，中国电子万年历市场从无到有，从小到大、从 总量快速扩张到结构明显升级，逐步形成了有中国特色的多样化、多层次的消 费市场。电子年月历市场规模比改革初期扩大了几倍乃至几十倍，其发展成就 令世人瞩目。 同时随着数字技术网络技术飞速发展，今天数字万年历也得到了 迅猛的发展。年月历早超越了单纯的钟表只显视时间的结构，它已经了发展成 为一套完整的系统。它在日常生活发挥着巨大的作用人们对它需求也越来越高。 本次课程设计，我主要采用了以广泛使用的 73LS 系列芯片为核心，软硬件结 合，使硬件部分大为简化，提高了系统稳定性。 12 技术指标 （1）日期范围：能完成 29 进 1、30 进 1、和 31 进 1。 （2）月的范围：能完成 12 进 1。 13 题目评析 数字年月历并不像数字时钟那样只要完成简单的六十进制，年月历需要不停 的变化进制，难点在于需要各编码器和计数器的配合使用。数字年月历是一种 用数字电路技术实现年、月、日计时的装置，与机械式相比具有更高的准确性 和直观性，且无机械装置，具有更更长的使用寿命，因此将得到广泛的使用。 该数字年月历从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和 时序电路。因此，我此次设计与制做数字年月历就是为了了解像数字电子钟的 原理，从而学会通过组合辑电路2和时序电路3来形成各种进制，而且通过数 字年月历的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及 实用方法。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理 与使用方法。 2方案比较与论证 21 方案一：单片机芯片的方案 基于 MULTISIM 的课程设计数字年月历 3 3 直接采用单片机5定时计数器提供日期信号，使用程序实现年、月、日计数。 例如采用 89C51 芯片作为硬件核心，采用 Flash ROM，内部具有 4KB ROM 存 储空间，能于 3V 的超低压工作,而且与 MCS-51 系列单片机完全兼容,但是运用 于电路设计中时由于不具备 ISP 在线编程技术, 当在对电路进行调试时，由于 程序的错误修改或对程序的新增功能需要烧入程序时，对芯片的多次拔插会对 芯片造成一定的损坏。采用此种方案虽然减少芯片的使用，节约成本。但是， 本次课程有单独制作单片机的部分，所以不适合直接采用单片机，并且单片机 实现的时间误差较大，所以不采用此方案。 22 方案二：显示部分的方案 2.2.1 液晶显示的方案液晶显示的方案 液晶显示效果出众，可以运用菜单项来方便操作，但是在显示时，特别是使 用秒表功能时扫描速度跟不上，屏幕会有明显的闪烁。而且由于 61 板的存储空 间有限，液晶显示就不能与语音播抱程序同时实现。这些大大影响了电子万年 历的性能。 2.2.1 8 段数码管显示的方案段数码管显示的方案 相比液晶显示，采用 8 段数码管既经济实惠，在效果上也可以加入语音报时 功能，操作比较液晶显示来说虽然略显繁琐，但总体也还可以做到比较人性化。 所以，最后选择 LED 数码管显示方案。 23 方案三：74LS 系列芯片的方案 采用 74LS 系列芯片虽然比单片机复杂，但是 74LS 系列芯片每一个都是一 种典型的数字电路，所以我们可以根据自己的要求组合逻辑电路和时序电路。 24 方案证论与选择 年月历的需求分析：在当代繁忙的工作与生活中，时间与我们每一个人都有 非常密切的关系，每个人都受到时间的影响。为了更好的利用我们自己的时间， 我们必须对时间有一个度量，因此产生了钟表。钟表的发展是非常迅速的，从 刚开始的机械式钟表到现在普遍用到的数字式钟表，即使现在钟表千奇百怪， 但是它们都只是完成一种功能计时功能，只是工作原理不同而已，在人们 的使用过程中，逐渐发现了钟表的功能太单一，没有更大程度 上的满足人们的 需求。因此在这里，我想能不能把一些辅助功能加入钟表中去。在此设 计中所 设计的钟表不但具有普通钟表的功能，它还能实现额外的功能：世界时间、农 基于 MULTISIM 的课程设计数字年月历 4 4 历 显示。 改革开放 30 年来，中国电子万年历市场从无到有，从小到大、从 总量快速扩张到 结构明显升级，逐步形成了有中国特色的多样化、多层次的消 费市场。电子万年历市场 规模比改革初期扩大了几倍乃至几十倍，其发展成就 令世人瞩目。 同时随着数字技术网络技术飞速发展，今天数字万年历也得到了 迅猛的发展。万年 历早超越了单纯的钟表只显视时间的结构，它已经了发展成 为一套完整的系统。它在日常生活发挥着巨大的作用人们对它需求也越来越高。 同时，对于我们初学电路制作来说，74LS 系列芯片可以更好的帮助我学习逻辑 电路和时序电路的组合方法，所以我选择 74LS 系列芯片作为我本次课程设计 的核心。 3系统的总体设计 31 系统的总体设计 （1）设计思想 数字年月历4在日常生活中最常见，应用也最广泛。本设计利用数量较少 的 74LS 系列芯片制作了一个运用简单的数字年月历。随着科学技术的发展， 以前的年历已发展成现代的电子万年历，它一开始是采用数字电路实现的，电 路复杂，精确度差，每天都需要调时，由于数字集成电路的发展和石英晶体振 荡器的广泛应用，使得它的电路越来越简单，精度也越来越高，现在的电子万 年历一般都用集成芯片和软件结合实现，电路简单，制作方便，给人们生产生 活都来了极大的便利，它已成为我们生活中不可缺少的家居用品。 用数字电路来显示秒、分、时的计时装置，与传统的机械钟相比， 它具有 走时准确、显示直观、无机械传动装置等优点，因而得到广泛应用。这还只是 一部分，人们不只是想了解时、分、秒，随着人们生活的需求，现在人们更需 要了解年、月、日的计时。随着人们生活环境的不断改善和美化，在许多场合 可以看到数字电子钟，同时，你也可以开到数字年月历。在城市的主要营业场 所、 车站、码头等公共场所使用数字电子钟已经成为一种时尚。 本次设计系统电路的硬件电路设计主要包括显示电路、译码电路、计数电 路、校时电路和发生电路几部分组成。下图（如图 1）为系统的总方框图。显 示电路：用于显示年、月、日。译码电路：本次设计我将译码电路和显示电路 整合到一起了，所以显示数码管的管脚只有 4 个。计数电路：用于完成 31 进制、 30 进制和 29 进制的日计数模块，12 进制的月计数模块。发生电路：由振荡器 和分频器组成。 （2）数字年月历的组成原理为： 基于 MULTISIM 的课程设计数字年月历 5 5 图 1 数字年月历总方框图 32 单元电路的设计 3.2.1 显示和译码电路的设计显示和译码电路的设计 显示电路（如图 2）是由八段数码管和 74LS138 组成。本次设计显示电路 分为三部分：年显示（如图 3） 、月显示（如图 4） 、日显示（如图 5） 。其原理 为：每个数码管的 8 个段：hgfedcba（h 是小数点）都分别连在一起， 8 个 数码管分别由 8 个选通信号 k1、k2、k8 选择，被选通的数码管（高电平） 。 显示数据，其余关闭。如在某一时刻，k3 为高电平，其余为低电平，这时 仅 k3 对应的数码管显示来自段信号端的数据，其余的都关闭。据此，就必须 使 8 个选 通信号分别被单独选通，并同时在段信号输入口加上希望显示的数 据，就能实现 功能 。 2 Clk 是扫描时钟，SG 为 7 段控制信号，由高位之 低位分别接 gfedcba7 个段，BT 是位选控制信号。Cnt8 是一个 3 位计数器， 做扫描计数信号，由进程 P2 生成。进程 P3 是 7 段译码查表输出程序，进 程 P1 是对 8 个数码管选通的扫 描程序。例如当 CNT8=001 时，K2 对应的 数码管被选通，同时 A 被赋值 2，再由进程 P3 译码输出 1001111，显示在 日显示器 月计数器 年计数器 月译码器 校时电路 年译码器 日计数器 分频器 振荡器 日译码器 年显示器 月显示器 基于 MULTISIM 的课程设计数字年月历 6 6 数码管上即为 2,。当 cnt8 扫变时，将能在 8 个数码管上显示 23408148. 3 本次试验不显示小数点，可把 SG 段控制信号向量变为 8 位（最高位代表小 数点） ，并在最高位设置成恒 0 低电平。 图 2 八段数码管和 74LS138 组成显示电路 主要芯片 74LS138 的工作原理： 当一个选通端（E1）为高电平，另两个选通端（(/E2)和/(E3)）为低电平时， 可将地址端（A0、A1、A2）的二进制编码在 Y0 至 Y7 对应的输出端以低电平 译出。比如：A2A1A0=110 时，则 Y6 输出端输出低电平信号。 利用 E1、E2 和 E3 可级联扩展成 24 线译码器；若外接一个反相器还可级 联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138 还可作数据分配器。 可用在 8086 的译码电路中，扩展内存。 基于 MULTISIM 的课程设计数字年月历 7 7 图 3 年显示电路 图 4 月显示电路 图 5 日显示电路 基于 MULTISIM 的课程设计数字年月历 8 8 3.2.2 计数电路的设计计数电路的设计 本次课程设计计数电路由三部分组成：年计数、月计数电路（如图 7）和 日计数电路（如图 8） 。 采用反馈置数法来设计任意进制计数器：此方法适用于某些具有预置数的 计数器，它是采用预置数控制端 LOAD 来实现。对于 74LS1606属于同步式预 置数的计数器来说，当 LOAD 出现有效电平低电平后待下一个时钟脉冲信号到 来后计数器输出端的状态 Q3Q2Q1Q0=D3D2D1D0.使其跳过某些状态来设计任 意进制计数器。下面就以 74LS160 为例，用并行置数法设计 23 进制计数器， 其中预置数端 D3D2D1D0 可以置零，也可以置十以内的任意四位二进制数。那 么此电路在其置数时十位和个位的 D3D2D1D0 置入（01100110）8421BCD 码 =（66）10，而反馈代码十位和个位为（10001000）8421BCD 码=（88）10，相 当于十进制数的 88.由此分析可得到计数器的模为（88-66）+1=23，故计数器为 23 进制计数器，其设计电路图（如图 6）所示。由此可以得到置数法的设计要 点为：反馈代码转换成的十进制数-预置数端的代码转换成的十进制数+1=所设 计的计数器的模。同样我们也可以仿照前面的设计用串行置数法设计任意进制 计数器。而本次课程设计我需要设计的就有 31 进制、30 进制、29 进制和 12 进 制，其实现方法都可以用下述的反馈置零法设计步骤来实现，故不再一一描述。 设计步骤： 由于反馈置数法不太常用下面我们就以反馈置零法为例，通过以上分析和 经验总结，可以得出任意 N 进制计数器的设计方法及步骤。 （1）根据计数模 N 来确定所需要计数器芯片的个数 n.n=INT（logm（N-1） ） +1，INT 表示取整。m：当芯片为十进制计数器时 m 取 10，当芯片为四位二进 制计数器时 m 取 16。 （2）当 n 个计数器芯片连接成模为 m 的计数器。 （3）选用并行法或串行法将 n 个计数器连接起来。 （4）确定反馈置零代码。如果计数器芯片采用异步置零反馈代码为（N） 10，若是采用同步置零，则反馈代码为（N 1）10。 （5）反馈置零代码形式的转换。如果芯片为十进制制计数器，将反馈代码 转换成 8421BCD 码的形式。若是四位二进制计数器，则将反馈代码转换成二进 制数。 （6）将转换结果与计数器的状态输出端进行比较，让与 1 对应的引脚作用 到与非门（反馈置零端低电平有效）或者与门（反馈置零端高电平有效）的输 入端，然后将与非门或者与门的输出，连接到计数器芯片的反馈置零端即可。 基于 MULTISIM 的课程设计数字年月历 9 9 图 6 用 74LS160 并行置数法设计 23 进制计数器 图 7 年、月计时电路 图 8 日计时电路 基于 MULTISIM 的课程设计数字年月历 10 10 主要芯片 74LS160 的简介： 异步清零端/MR1 为低电平时，不管时钟端 CP 信号状态如何，都可以完成 清零功能。 160 的预置是同步的。当置入控制器/PE 为低电平时，在 CP 上升沿作用下，输 出端 Q0-Q3 与数据输入端 P0-P3 一致。对于 54/74160，当 CP 由低至高跳变或 跳变前，如果计数器控制端 CEP、CET 为高电平，则/PE 应避免由低至高电平 的跳变，而 54/74LS160 无此种限制。 160 的计数是同步的，靠 CP 同时加在四个触发器上而实现的。 当 CEP、CET 均为高电平时，在 CP 上升沿作用下 Q0-Q3 同时变化，从而消除 了异步计数器中出现的计数尖峰。对于 54/74LS160 的 CEP、CET 跳变与 CP 无 关。 160 有超前进位功能。当计数溢出时，进位输出端（TC）输出一个高电平脉 冲，其宽度为 Q0 的高电平部分。 在不外加门电路的情况下，可级联成 N 位同 步计数器。 对于 54/74LS160，在 CP 出现前，即使 CEP、CET、/MR 发生变化， 电路的功能也不受影响。 3.2.3 校时电路的设计校时电路的设计 校时电路7的概念：刚接通电源或走时不准时，都需要进行时间校准。理 论上校时电路是可以通过直接与脉冲源相接而获得脉冲频率。但是因为实物电 路的硬件缘故。在按下和弹开按钮的瞬间，数码管的数字会因为按钮的接触原 因而抖动。这就导致了在较好之间后想结束校时，因为按钮抖动的原因，时间 又改变了。相当于无校时功能。实现校时电路的方法有很多，采用基本 R-S 触 发器构成单脉冲发生器是其中的一种。RS 触发器具有置位、复位和保持（记忆） 的功能，可以消除抖动，所以决定用这个比较简单的校时电路（如图 9） 。 校时电路模块设计：当校时时，把右边的开关打开，调日期位的时候，按下右 边的开关，日期位的进位 CP 脉冲就会由高电位变为低电位，当松开开关时， 就会有一个上跳变使计数器加一，从而达到调时的目的。但是这种方法只适合 基于 MULTISIM 的课程设计数字年月历 11 11 调日期位的时间，对于月位还有年位，就不适用了。拿月位来说，月位的进位 信号与日期位的清零信号是同一个信号，如不在这之间加一个二极管，分调时 信号会使日期位的十位清零，影响日期位的时间。当加一个二极管时，由于二 极管的单向导电性，使得日期位清零信号的高电平不会受到调时月位时产生的 低电平的影响。 从而解决了调时高位时会影响低位时间的问题。年位调时与月 位调时情况一样，解决方法也相同在此就不再重复。 图 9 校时电路 3.2.4 振荡器和分频器的设计振荡器和分频器的设计 振荡器是用来产生重复电子讯号（通常是正弦波或方波）的电子元件。本 次设计采用的是连续的方波脉振信号（500Hz、5V 如图 10） 。其构成的电路叫 振荡电路，能将直流电转换为具有一定频率交流电信号输出的电子电路或装置。 种类很多，按振荡激励方式可分为自激振荡器、他激振荡器；按电路结构可分 为阻容振荡器、电感电容振荡器、晶体振荡器、音叉振荡器等；按输出波形可 分为正弦波、方波、锯齿波等振荡器。 基于 MULTISIM 的课程设计数字年月历 12 12 图 10 振荡电路 分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许 多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作， 常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种 频率成分，分频器是一种主要变换手段。早期的分频器多为正弦分频器，随着 数字集成电路的发展，脉冲分频器（又称数字分频器）逐渐取代了正弦分频器， 即使在输入输出信号均为正弦波时也往往采用模数转换数字分频数模转换 的方法来实现分频。分频器电路8（如图 11）：分频器电路将高频方波信号经 分频后得到 1Hz 的方波信号供秒计数器进行计数，分频器实际上也就是计数 器。 图 11 分频电路 基于 MULTISIM 的课程设计数字年月历 13 13 主要芯片 74LS153 和 74LS148 的简介： 1G、2G 为两个独立的使能端；B、A 为公用的地址输入端；1C01C3 和 2C02C3 分别为两个 4 选 1 数据选择器的数据输入端；Y1、Y2 为两个输出端。 当使能端 1G（2G）1 时，多路开关被禁止，无输出，Y0。新艺图库 7YT838 电子-技术资料-电子元件-电路图-技术应用网站-基本知识-原理-维修-作 用-参数-电子元器件符号-各种图纸 当使能端 1G（2G）0 时，多路开关正常工作，根据地址码 B、A 的状态， 将相应的数据 C0C3 送到输出端 Y。 如：B A00 则选择 CO 数据到输出端，即 YC0。 B A01 则选择 C1 数据到输出端，即 YC1，其余类推。 16 脚的集成芯片，电源是 VCC(16) GND(8),I0I7 为输入信号， A2,A1,A0 为三位二进制编码输出信号，IE 是使能输入端，OE 是使能输出端，GS 为片 优先编码输出端。 使能端 OE(芯片是否启用)的逻辑方程： OE =I0I1I2I3I4I567IE ，当 OE 输入 IE=1 时，禁止编码、输出(反码):A2,A1,A0 为全 1。 当 OE 输入 IE=0 时，允许编码，在 I0I7 输入中，输入 I7 优先级最高，其余依次为： I6,I5,I4,I3,I2,I0，I0 等级排列。74ls148 输入端优先级别的次序依次为 I7，I6，I0 。当某一输入端有 低电平输入，且比它优先级别高的输入端没 基于 MULTISIM 的课程设计数字年月历 14 14 有低电平输入时，输出端才输出相应该输入端的代码。例如：I5=0 且 I6=I7=1(I6、I7 优先级别高于 I5) 则此时输出代码 010 (为(5)10=(101)2 的反码)这 就是优先编码器 的工作原理。 由 74ls148 真值表可列输出 逻辑方程为： A2 = (I4+I5+I6+I7)IE A1 = (I2I4I5+I3I4I5+I6+7)IE A0 = (I1I2I4I6+I3I4I6+I5I6+I7)IE EI 和 EO 的区别： EI 端上是使能端，作用是控制 148 工作，低电平有效，即：若该端输入高电平， 则 148 不工作；若该端输入低电平，则 148 正常工作。 GS 是用来判断 148 输入端是否有输入，只要有输入，则输出低电平，的、若没 有输入，则出书高电平。EO 是用来 148 之间的级联用的，拓展为 16 位或更高 编码器。如高优先位没有输入，则 EO 输出低电平，接低优先位的 EI 端，就控 制了低优先位工作，若高优先位有输入，那 EO 端输出高电平，使下一片 148 的 EI 位高，不工作。 33 电路原理图( 如附录 I ) 4系统仿真 41 仿真原理图 基于 MULTISIM 的课程设计数字年月历 15 15 图 12 数字年月历仿真原理图 42 仿真结果 基于 MULTISIM 的课程设计数字年月历 16 16 基于 MULTISIM 的课程设计数字年月历 17 17 5系统的调试组装 51 PCB 板图 基于 MULTISIM 的课程设计数字年月历 18 18 52 面板图 6结论 在整个课程设计过程中，充分发挥我的主观能动性，自主学习，学到了许 多没学到的知识，主要是电子电路方面的。较好的完成了作品，达到了预期的 目的，完了最初的设想。虽然本次课程设计不用我们做出电路板的实物，但是 在做 Multisim 仿真图的 PCB 板时还是会遇到很多问题，但从中也知道了其在整 个作品中的重要性。虽然设计电路工程量大，单不能心急，一个个元件、电路 和芯片慢慢来，不能急于求成。在此次课程设计中，首先要对电路的设计、布 局要有一个好的构思，才显得电路板美观、大方。同时，在此次设计中，我也 知道了无论做什么凡事要有一颗平常的心，不要想着走捷径，一步一脚印。这 也练就了我做事的耐心，知道做什么事都要有耐心。在收获知识的同时，还培 养了独立思考、动手制作的能力，在各种其它能力上也都有了提高。更重要的 是，在课程设计里，我学会了很多学习的方法，而这是以后最实用的，真的是 受益匪浅。 对于像电子课程设计这样的锻炼，同时也显示出自己对专业基础知识的很多 基于 MULTISIM 的课程设计数字年月历 19 19 不足之处。像缺乏独立思考的能力和综合应用专业知识的能力，对元件和电路 的不了解等等。对于 PCB 板的制作还需有也进一步了解。 总的来说，本次设计，收获颇多， 学会了很多。首先，选课题，并在老师的 指导下了解设计中的要求；其次，查看了相关的资料，进行分析，理论计算； 再次，撰写论文，用 multisim 作模拟仿真，并对原先的电子电路进行改进，使 仿真结果达到最佳效果。 参考文献 1刘名胜.基于multisim 完整函数信号发生器的设计武汉大学学位论文.2012. 2王春波. 数字电子技术基础. 武汉大学出版社.2008.11. 3童诗白. 模拟电子技术基础.高等教育出版社.2006. 4陈正振.电子电路设计与制. 广西交通职业技术学院信息工程系.2007 5丰焕亭. 基于 AT89S52 单片机的数字万年历设计 .聊城大学东昌学院电子科学系.2011 6李精华.基于 74LS160 计数器的仿真设计与制作.桂林航天工业高等专科学校电子工程系. 2011 7杨妮.数字钟的设计.贵州大学职业技术学院.2010.6. 8徐阳.基于单片机的低频信号发生器设计（J）.长江大学学报.2008.5. 基于 MULTISIM 的课程设计数字年月历 20 20 附录(电路图及有关设计文件) 附录 l 总电原理图 基于 MULTISIM 的课程设计数字年月历 21 21 基于 MULTISIM 的课程设计数字年月历 22 22 12345678 A B C D 87654321 D C B A Title NumberRevisionSize A2 Date:4-Jan-2014 Sheet of File:C:UsersAdministratorDesktop历历历历历历历历历历.DDBDrawn By: 1 2 3 4 U1 DCD_GEX 1 2 3 4 U2 DCD_GEX 1 2 3 4 U4 DCD_GEX CLR 1 CLK 2 A 3 B 4 C 5 D 6 ENP 7 GND 8 LOAD 9 ENT 10 QD 11 QC 12 QB 13 QA 14 RCO 15 VCC 16 U3 74HC160 1 2 3 4 U8 DCD_GEX 1 2 3 4 U9 DCD_GEX 1 2 3 J4 1 2 3 J5 1 2 3 J6 1 2 3 J1 1 2 3 J2 V 14 G 7 1 2 13 12 U12A 6 5 4 3 U12B 8 11 10 9 U12C V 14 G 7 1 2 13 12 U21A 74HC11 6 5 4 3 U21B 74HC11 1G 1 B 2 1C3 3 1C2 4 1C1 5 1C0 6 1Y 7 GND 8 2Y 9 2C0 10 2C1 11 2C2 12 2C3 13 A 14 2G 15 VCC 16 U7 74HC153 0 1 1 2 2 3 3 4 4 5 5 6 6 7 7 8 GND 8 A0 9 A1 10 A2 11 EI 12 GS 14 EO 13 VCC 16 U19 74HC148 0 1 1 2 2 3 3 4 4 5 5 6 6 7 7 9 8 10 9 11 D 12 C 13 B 14 A 15 VCC 16 GND 8 U16 74LS42 V 14 G 7 1 2 3 U14A 74HC08 4 5 6 U14B 74HC08 9 10 8 U14C 74HC08 12 13 11 U14D 74HC08 1 2 3 V G U23A 74HC32 4 5 6 U23B 74HC32 VCC 14 GND 7 1 2 4 5 6 U18A 74HC21 VCC 14 GND 7 1 2 3 U17A 74HC00 12 G 7 V 14 U15A 74HC04 34 U15B 74HC04 VCC VCC 12 V1 500HZ 1 2 3 J3 VCC VCC VCC VCC VCCVCC VCC VCC