（微电子学与固体电子学专业论文）系统芯片中的全数字锁相环设计.pdf

摘要 摘要 由于高性能、低成本己成为s o c 设计的土要挑战，作为片上时钟发生器锁相环的设计变得非常关键。 然而传统的电荷泵锁相环作为一个数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因 此在s o c 系统中设计一款高性能的、与数字电路兼容的全数字锁相环至关重要。 本文设计了一款面向嵌入式系统芯片g a r f i e l d 5 的全数字锁相环口核。首先，在分析g a r t i e l d 5 对锁相环 贝体应用要求的基础上，确定了锁相环口核的总体电路结构利各项性能参数，建立了锁相环的系统模型。 然后将各项参数指标分到各个模块上，进行单元电路的设计。由丁数控振荡器影响着锁相环的捕获范同、 功耗以及抖动特性，在设计时采用全定制设计的方法，对其它数字模块的设计则采用v e r i l o g 硬件描述语言 r t l 代码实现。在后端设计中，采用t d c + a s t r o + c a l i b r e 的设计流程，在满足设计指标的基础上大大缩 短了设计时间。最后，对锁相环进行了仿真测试，并建立了时序、功能和物理模型，最终实现了个可复 用的锁相环m 核。由丁借鉴了传统的a s l c 设计流程，整个电路全部由标准单元实现，冈此这种锁相环与数 字电路完全兼容，且具有很强的移植性，在转t 艺时非常方便，大大缩短了上市时间。 本文设计的全数字锁相环采用s m i co 1 8 u r nc m o s t 艺，整个芯片的面积为2 5 2 p m 1 8 2 p m 。h s i m 仿 真结果表明，d c o 输出频率为2 5 0 m h z 时，功耗为3 3 m w ，捕获时间为9 8 u s 。测试结果表明，锁相环的捕 获频率范围为1 0 8 m h z 3 0 4 m h z ，d c o 输山频率为1 8 8 m h z 时的峰峰值抖动炙1 2 2 0 p s ，在测试芯片中为3 2 伉r i s c 处理器提供精确时钟。 关键词：锁相环全数字锁相环数控振荡器 a b s t r a c t a b s t r a c t b e c a u s et h ed e m a n d so f h i g hp e f f d m c ea n dl o wc o s ta r en o w t h em a i nc h a l l e n g e sf o rs o cd e s i g n , t h e d e s i g no f p h e s e - l o c k e dl o o p s ( p l i a ) u s e d c l o c kg e n e r a t o r so nc h i pb e c o m e sv e r yc r i t i c a l t r a d i t i o n a lp l k s u c h c h a r g e - p u m pp l k a r em i x e d - s i g n a lc i r c u i t s 。a n dt h e r ea r ep r o b l e m sw h e nt h e ya r ei n t e g r a t e dw i t h d i g i t a lc i r c l 】i b s oi ti sv e r yi m p o r t a n tt od e s i g n 柚a l l 埘g i t a lp h a s e - l o c k e dl o o pw h i c hi sw i t hh i g hp e r f o r m a n c e a n dc o m p a t i b l ew i t h d i g i t a lc i r c u i t s a na l l 珂g 蹦p h a s e - l o c k e dl o o pi pc o r eu s e di nt h ee m b e d d e ds y s t e mc h i pg a r f i e l d vw a sd e s i g n e di nt h i s p a p e r b a s e do l lt h ea n a l y s i so fa p p f i c a t i o nr e q u i r e m e n t so fp l li pc o r ei ng a r f i e l d v t h es t r u c t u r ea n dt h e p e r f o r m a n c es p e c i f i c a t i o n sw e r ed e f i n e d , a n dt h es y s t e mm o d e lw a ss e tu p t h e nt h es u b c i r c u i t sw e r ed e s i g n e d d u et ot h ea f f e c t i o no nc a p t u r er a n g e ，p o w e ra n dj i t t e rp e r f o r m a n c eo fp l lt h ed i g i t a lc o n t r o l l e do s c i l l a t o r ( d c o ) w s sf u l l - c u s t o md e s i g n e d o t h e rb l o c k sw e r ed e s c r i b e db yv e r i l o gh d l b yu s i n gt h ep h y s i c a ld e s i g n f l o wo fd c + a s t r o + c a l i b r e ，t h ed e s i g nd e m a n dw a sm e ta n dt h ed e s i g nt i m ew a sd e c r e a s e d a tl a s t , t h e s i m l | l a t i o na n dt e s tw a sa c c o m p l i s h e d , e n dt h et i m i n gm o d e l ，f u n c t i o nm o d e le n dp h y s i c a lm o d e lw e r es e t 呻t o r e a l i z ear e u s a b l ei pc a ) r e d u et ot h er e f e r e n c eo f t h et y p i c a ld e s i g nf l o wo f a s i cd e s i g n ，a l lo f t h ec i r c u i t sa r e r e a l i z e db ys t a n d a r dc e l l s ，s ot h ea d p l li sf u l l yc o m p a t i b l ew i t hd i g i t a lc i r c u i t s ，e n di ti se a s yt oi m p l e m e n t u s i n ga n yc o m st e c h n o l o g ya n dc a nr a d i c a l l yd e c r e a s et i m e - t o - m a r k e tf o rad e s i g n i m p l e m e n t e di ns m i co 1 s u mc m o sp r o c e s sw i t h1 8 vs u p p l yv o l t a g e t h ea r e ai s2 5 2 i t m 1 8 2 t t m a c c o r d i n gt oh s i ms i m u l a t i o nr e s u l t s t h ep o w e rd i s s i p a t i o ni s3 3 m ww h e nt h eo u t p u to f t h ed c oi s2 5 0 m h z , a n dt l l el o e k t i m ei s9 8 u s a c c o r d i n gt ot h em e l r e s u l t s ，t h ea d p l lc e n0 p e l a t ef r o m1 0 8 m h zt o3 0 4 m h z e n dt h ep e a k - t o - p e a k j i t t e ri s2 2 0 p sw h e nt h ed c o o u t p u ti s1 8 8 m h z , a n dc a ns u p p l yc l o c k sf o r3 2b i t sk i s c m i c r o p r o c e s s o r s k e yw o r d s ：p h a s e - l o c k e dl o o p ，a l l - d i g i t a lp h a s e - l o c k e dl o o p ，d i g i t a lc o n t r o l l e do s c i l l a t o r 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。 尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写 过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢 意。 研究生签名： 彭鳕 日期： 型：! ：颦 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印 件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸 质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可以公布( 包 括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东南大学研究生院办理。 研究生签名： 彰鳕 导师签名：研究生签名： 约鳕 导师签名： 日期：o b 、3 以 第一章绪论 1 1 本课题研究背景 第一章绪论 锁相环( p l l ) 是一个闭环相位自动控制系统，它于1 9 3 2 年由d e b e l l e s c i z e 最先发明【1 1 ，至今已得到了广泛 的应用并深刻地改变了人们的生活：它可以使我们方便地变换电视频道并看到清晰的电视图像，它可以使 我们听剑悦耳的立体声，播。在高技术领域，锁相环已经成为通讯、雷达、导航等设备中不可缺少的一部 分，发扦着重要的作用，如它可以把深埋在噪声中的有用信号提取出来，从而使地面接收设备能够止确地 收到卫星、宇宙飞船等空间e 行物发同来的信息。 第一代的锁相环是_ l j 分立元件实现的，直至1 9 6 5 年出现了集成锁相环”j 。晟早的集成锁相环是纯粹的 模拟电路，它采用模拟乘法器作为鉴相器( p d ) ，采用无源或有源r c 滤波器作为环路滤波器( l p ) ，利 用压控振荡器( v c o ) 产生锁相环的输出信号。这种类型的锁相环被称为“线性锁相环”( l p l l ) 大 约在1 9 7 0 年左右，出现了“数字锁相环”( d p l l ) ，但是它只有鉴相器是用数字电路实现的，而其它部 分，如压控振荡器( v c o ) 、电荷泵电路，仍然是由模拟电路实现，因此严格来说，它是一个数模混合系 统。此外，还山现了另一种类型的锁相环一“全数字锁相环”( a d p l l ) 。与d p l l 相比，a d p l l 是一个 数字系统，即电路全部由数字电路实现，而且内部信号也全是数字信号，它不含有无源器件，如电容电阻。 锁相环也可以由软件来实现，这时锁相环的功能不再由硬件米完成，而是由计算机挣序来实现。这种类型 的锁相环称为“软件锁相环”( s p l l ) 。 当锁相环处于锁定状态时，它的输出时钟频率与输入参考时钟频率相同。我们采州高精度晶振产生的 时钟作为输入参考时钟，利川锁相环对参考频率进行加减乘除笥运算可以产生一系列不同的频率信号，这 就是锁相环频率合成”。利用锁相环实现频率合成在数字芯片的设计中具有重要的意义。在一个数字芯片 中，不同的模块往往需要不同频率的时钟信号，而且即使在同一模块，在不同的j 二作模式下也有可能需要 不同频率的时钟信号。这些不同的频率信号不可能全部由外接品振提供，否则系统将会变得庞大繁琐，从 而增加电路的面积和功耗。利用锁相环实现频率合成，可以利用一个片外品振作为参考时钟输入，产生各 模块所需要的不同频率信号，并可以根据模块的工作模式编稃改变分频冈子米改变- 作频率，而所获得的 这一系列频率信号和参考输入晶振具有相同的稳定度。因此刚作频率合成的锁相环在数字系统中戍川非常 广泛，它的性能对粘个系统的正常工作至关重要。 早期的微处理器都是集成了大量的数字电路模块，而像p l l 、a d c 等模拟电路由丁面积和功耗都比较 大，通常采_ l j 片外解决方案。随着集成电路设计= 艺水平的不断提高以及电子市场的强烈需求高性能系 统芯片应运而生。所谓系统芯片就是把构成一个系统所需要的各个模块集成在一个芯片上，如在一个嵌入 式微处理器中可以集成处理器内核，l c d 控制器，模数转换器( a d c ) ，数模转换器( d a c ) ，锁相环， 存储控制器，u s b 控制器，串行数据通讯接e l 等各种功能模块，这样不但降低了产品的功耗和成本，还大 大提高了系统的可靠性，给用户和系统开发人员带来了很大的方便，提高了产品的竞争力。 l p l l 和d p l l 含有模拟电路，要把它们集成在一个数字的系统芯片上是一什比较凼难的事情。由于 超大规模集成电路的高集成度，锁相环通常t 作在非常曦杂的环境，它们当中的模拟电路部分容易受剑通 过电源平衬底耦合的数字信号转换噪声的干扰。同时，含有模拟电路的锁相环对上艺非常敏感，对于不同 的_ 艺，需要重新设计。此外，模拟电路中的无源器件如电阻和电容山有很大的面积，并且不能与数字j ： 艺同等地按比例缩小。a d p l l 是全数字电路，对数字电路的噪声容忍能力强。a d p l l 设计还可以借鉴流 行的a s i c 设计流稃，即编写硬件描述语言，进行逻辑综合，采j 【i j 自动布局布线获得版图，因而a d p l l 且有很强的可移植性。此外，由于其所具有的数字特性，a d p l l 的捕获时间也很快。随着集成电路的发 展，a d p l l 将越来越具有吸引性，成为p l l 设计研究的热点。 本文的研究主要针对手持终端嵌入式系统芯片中锁相环的设计，锁相环口核设计除了必须满足系统芯 片性能的要求外，还必须具有低功耗、面积小的特点。此外，由于手持终端设备的廊_ i j 往往具有多样化的 特点，锁相环的可配置性也是本文考虑的一个重要方面。 东南大学硕i 毕业论文 1 2 本文的主要工作和意义 1 2 1 论文的主要工作 本文在查阅大晕文献资料的基础上，分析对比了锁相环在各种不同虑用场合时的不同实现方式，重点 讨论了面向嵌入式系统芯片g a r f i e l d 5 的锁相环口核的设计。g a r f i e l d 5 芯片是由东南大学国家专用集成电路 系统亡稃技术研究中心设计的嵌入式微处理器，主要面向t 业控制、多媒体应用及其它消费类电子。它的 结构框i 鲱蛔图1 1 所示，包含3 个片上锁相环，其中一个用于系统时钟，一个用于u s b 控制器，另一个用于 c o d e c 模块。本论文的主要j = 作就是用绕着该锁相环口核的设计而具体展开的。 图1 - 1g a r f i e l d5 系统芯片的结构框图 在电路设计方法上，本文采用了白r 贞向下( t o p - d o w n ) 的设计方法。首先根据实际应用确定系统的功 能定义，设计系统的总体结构。并进行模块划分；然后在系统总体结构的框架下进行各种具体单元模块的 设计，最后对各种单元进行仿真和联调，以确保系统的整体性能。 做系统设计时，论文首先分析了锁相环在系统芯片中的几个具体应用，一个是提供系统同步时钟，一 个是单独为u s b 控制模块提供时钟，另一个是为c o d e c 模块提供时钟。接着确定了锁相环口核的总体电路 结构，并确定其各项性能参数和指标。最后根据锁相环的系统模型，并用m a t l a b 】j r 以初步的仿真验证。 单元电路的设计和i 仿真是本文的一个t 作重点。一方面把系统确定的各项参数指标分剑各个模块上， 另一方面还要选择合适的电路结构。以把各个单元电路的参数对麻到具体的电路上。在此基础上，进一步 优化电路的结构和器纠参数，以满足各个单元电路的各项只体指标。在锁相环的只体设计中，数控振荡器 ( d c o ) 是非常重要的，在设计时必须选抒合适的电路结构，对其进行全定制设计，并对其建模，使之成 为一个宏模块。对其它数字模块的设计则采用v e r i l o g 埂件描述语言r t l 代码的编写和仿真。 在各个单元电路的设计完成后，将单元电路连接起来组成一个完帮的锁相环系统进行前仿真，然后对 r t l 代码进行综合和臼动布局布线生成版图，最后由版图提取的网表对整个锁相环系统进行全s p i c e 后仿 真。 为了实现锁相环的可复用性，本文根据后仿结果对挚个锁相环模块建模，将它做成一个p 核，在系统 芯片g a r f i e l d5 设计时交与后端人员进行整个系统芯片的物理设计。此外，本论文还进行了测试芯片 g a r t i e l d 2 0 流片回来锁相环的测试作。 2 苎二! 竺丝 1 2 2 论文的意义 本文从戍用山发，深入分析了g a r f i e l d5 嵌入式系统芯片对锁相环的要求，充分考虑了p l l 模块的功 耗、面积、可配置性和_ j 二艺兼容性，提出了p l l 模块的具体要求，并根据要求确定各项性能参数，然后对 p l l 的具体设计进行了分析和讨论。 通过本论文，摸索出了一套面向嵌入式系统芯片的锁相环口核设计的流稃和方法，通过系统建模分析、 单元电路的设计和仿真、后端设计、后仿真雨i 测试，完成了嵌入式芯片中锁相环口核的设计，并根据后仿 结果对整个锁相环模块建模，为模块的重复使_ i j 带来了方便。 1 3 论文的结构 本文共分为六章：第一章绪论，主要介绍本课题的研究背景，论文的主要_ 二作和意义以及论文的结构； 第二章是锁相环概述，首先简单介绍了锁相环的原理，然后对电荷泵锁相环和全数字锁相环进行了介纠和 比较，接着介绍了锁相环的_ h j 途雨i 主要性能参数；第三章介绍了面向系统芯片g a r f i e l d 5 的全数字锁相环前 端设计，首先根据应刚要求确定电路的总体结构和土要性能参数，f 建立系统模删进行仿真验证，接着分 别对各个子电路进行设计，然后对整个系统进行联调：第四章是锁相环的后端设计和建模，首先完成r t l 级硬佴描述语言的综合和白动布局布线，然后是对锁相环模块的建模，使之成为可复j j 的口核；第五章是 锁相环的后仿真和测试一i ：作；第八章是对整个论文工作的总结以及对未来j = 作的展望。 3 东南大学碗上毕业论文 第二章锁相环概述 锁相环于1 9 3 2 年由d e b e l l e s c i z e 最先发明i l l ，至今在电子、通讯等领域得到了广泛的应用。锁相环的 实现方式也由虽初的分立元件发展剑现在的集成实现，类型也是多种多样，因此有必要在锁相环设计之前 对锁相环的原理，类型和应用进行简单的介绍。 2 1 锁相环简介 2 1 1 锁相环的基本原理 锁相环是一个闭环的相位控制系统，它的输出信号( 由振荡器产生) 的相位能够自动跟踪输入参考信 号的相位。当锁相环处丁二“锁定”状态时，输出信号与输入参考时钟的相位若为零或保持不变1 硝。如果 产生一个相位差，控制理论将对振荡器起作用，使得相位筹降至最小。在这样一个控制系统中，输出信号 的相仿被锁定剑参考信号的相位。 锁相环的丁作原理可以以“线性锁相环”( l p l l ) 为例进行解释。如图2 1 所示，p l l 由三个基本功能 模块组成： 序控振荡器( v c o ) ； 鉴相器( p d ) 环路低通滤波器( l p f ) 图2 - 1p l l 的结构框图 在某些p i 工电路里使用电流控制振荡器( c c o ) 来代替v c o ，这时鉴相器的输出是电流而不是电压。 但是其工作原理是相同的。p l l 电路中重要的信号定义如f ： 输入参考信号v 。 参考信号的角频率h v c o 的输出信号v 。 输出信号的角频率。 鉴相器的输出信号v m 环路滤波器的输出信号v l p f 参考信号和v c o 输出信号的相仿筹a o v c o 的振荡频率o h 是由环路滤波器的的输出信号v i 决定的。角频率一为 吐k = + k m ( 2 - 1 ) 其中0 0 为v c o 的中心频率，k v 为v c o 的增益，单位为r a d s _ 1 v 。v c o 的特性曲线如图2 - 2 所示 由于r a d 是无量纲的，因此以后我们就丢掉它，如无特别说明，本文相位的相位单位为m d ，而不是度。 图2 - 2压控振荡器及其特性曲线 4 第二章锁相环概述 鉴相器_ i j 来比较参考时钟的相位和v c o 输出时钟的相位，产生的输出与它们的相位差在一定范围内 近似成线性比例，即 v p d kp d 咖 其中k p d 为鉴相器的增益，单位为v t a d 。如图2 - 3 所示。 图2 - 3 鉴相器的定义 。 一 a ( 2 - 2 ) p d 的输出v m 既有直流成分又有交流成分，而后者是不需要的，冈此必须由环路滤波器滤去。通常 情况下使用r c 低通滤波器。 现在假设v 0 和v 。有一个小的相位筹，但频率相同，如图2 - 4c a ) 所示。冈此，p d 产生与两输入信 号相位差相同宽度的脉冲，环路滤波器选出v m 的盲流成分，把它送往v c o 。假设环路滤波器低频时增益 为i ，v l ”上的小脉冲称为纹波。如果输入雨i 输出频率都为l ，则所需振荡器的控制电压是唯一的，且为 v 。该电压必须由鉴相器产生，这需要一个相位差，它由鉴相器的特性决定。根据式( 2 1 ) 和( 2 2 ) ，得： k 。等 和 九= 之2 丽( 0 1 - - o ) 0 v 。r r 厂 厂 v 三0 亢r 厂 厂 v m 丌九几n v l p f 一，_ ，一，一 ( 2 - 3 ) ( 2 _ 4 ) 图2 _ 4( a ) 锁定状态下锁相环的波形相位筹的计算 式( 2 - 4 ) 揭示以1 - 两点：( 1 ) 当p l l 的输入频率变化时，静态相筹也随之变化；( 2 ) 为使静态相差 减至最小，必须最大化k p d k v 0 0 。 现在分析锁定条件下，输入有微小的相位变化或频率变化时锁相环的响应。 考虑锁相环刚开始处于锁定状态，假设它的输入利输出波形可表示为： k 。( f ) = 匕c o s o ) l l ( 2 5 ) z o ( t ) = c o s ( a ) l t + 丸) 5 东南大学硕上毕业论文 式中忽略了高次谐波，是静态相差。 假设如蚓2 - 5 所示。输入在t = t l 时产生一个相位阶跃o l ，即也产0 1 t + m 1 u ( t 4 1 ) 。由于滤波器的输出不会 立即发生变化，v c o 刚开始继续以频率l 振荡。增加的输入和输出相差使鉴相器产生较宽的输出脉冲， 促使v m 逐渐上升。结果是，v c o 频率开始变化以减小相差。在该过稃中环路不再锁定，因为相差一直 随时间变化。 v 州 v 讲 _ ju 【u uu uu u uul j 。乡彳一 厶r 血几几几几几几几几几 儿丌100ilil 。麟酹蕊蕊 一 盔震蒸蕊蕊、 一 图2 - 5 锁相环对相位阶跃的响应 v c o 的频率开始变化后，如果环回到锁定状态，则必须f , 0 0 a l 返同剑c 0 1 ，从而使v t e v 和饥呲- 电。也同 到它们原米的值。由于包。改变了m 1 ，所以v c o 的频率的变化必须使“f 的面积能够为砸m 提供增加 的相位m i ，即： r 历= 办 因此，当环路稳定下米j i 亓，输山为 o ) = c o s b f + 九+ b l u ( t t ，) 】 从而如图2 - 5 所示，( 1 ) o u t 逐渐赶上( 1 ) i n 。 ( 2 7 ) ( 2 - 8 ) 以f 两点是重要的：( 1 ) 环再次锁定后，所有的参数( 总的输入相位和总的输出相位除外) 都同到初 始值，就是说，。m 一h ，v l 和v c o 频率保持不变。这是期望的结果，因为这三者存在一一对应的关系 且输入频率保持不变。( 2 ) 振荡器的控制电压可为p l l 的分析提供了一个合适的测试点。测鼍图2 - 5 中的 相位和频率随时间的变化很难，而在仿寅和测晕中可轻易监测v 。= v u ” 现在观察p l l 在t = t 1 时刻输入频率发生a t o 跳变时的响应，见图2 。与相位阶跃的怙况一样，v c o 开始时以t o ，振荡。冈此，鉴相器产生逐渐增宽的脉冲，v l p f 随时间增大。当。达到1 + a ( o 时，鉴相器 产生的脉冲宽度开始减小，最后稳定在一个值上，此时产生的直流分草为( 1 + 一o ) k v 。与相位 阶跃的t 吉况相反，锁相环对频率阶跃的响应使控制电压和i 相差都有固定的变化。如果输入频率变化缓慢， m 将跟踪 p l l 准确的响应特性取决丁环路的各种参数。但为了获得一个重要的结果，让我们考察图2 7 所描述 的相位阶跃响应，图中v l h 在回到原始值之前减幅振荡。设在t - - - t 2 时输出频率等丁最终值( 因为v t e v 等 6 里三兰塑塑! 塑堕 于它的晟终值) ，但是环继续变化，这是因为相差还偏离所要求的值。类似的，当f = b 时，相差等于最终值 而输出频率不是。换句话说，为了使环路稳定，相位和频率必须都稳定到适当的值。 v 妯 t v m v v 洲t v 即 v l 肝 n k 图2 6锁相环对小的频率阶跃的响应 t 心uu u 叽 r 几几r nr | 几几r | 几 八 l “ x t l t 2 t 4 璺i2 7相仿阶跃响廊的例子 由上可见，锁相环是一个动态系统，它的响应与输入和输出的过去值都有关系。只要输入和输出保持 精确的周期性( 也就是o m = t a 。t 和蛾矿m t + 西o ) ，环路将f ：作在稳定状态，不会发生瞬态变化。因此，只 有输入或输出的剩余相位发生变化时，锁相环才会有响麻。 我们必须仔细定义p l l 的锁相条件。如果幽2 7 的环锁定，我们假设a o 为常数而且非常小。因此我们 定义当a o 不再随时间变化时环锁定。该定义的一个重要推论是： 监一盟：0 出d t ( 2 9 ) 因此， ( oo s t 。r o a n 。 【2 1 0 ) 即频率与输入完全相同，这是p l l 的一个重要特性。 2 1 2 电荷泵锁相环 电荷泵锁相环有着j 泛的应用，羽i 简单锁相环相比它是数模混合电路，且只有捕获带宽宽、捕获时 间短和线性范围人的特点。为了改善捕获问题，电荷泵锁相环的组成单元鉴相鉴频器( p f d ) 除了只有相 7 东南大学硕十毕业论文 位检测的作h j 外还包含频率检测的作川，这称为“辅助捕获” 2 1 。如图2 8 所示。其思想是首先通过鉴 频器比较输入参考时钟的频率和压控振荡器输出时钟经过分频后的时钟频率r o o m ，产生一个与频率差。 - - ( o o n t 成正比的直流分鼍v l p f 2 ，并且将此电压加剑负反馈环路的v c o 上，改变v c o 的振荡频率驱使o h 接近m ，而鉴相器保持“静止”。当输入频率差i h 一。i 足够小时，鉴频期停止 作，鉴相器开始工作， 最终使p f d 的两个输入时钟的频率和相位相同，环路获得锁定。这种电路可以把捕获范围提高到v c o 的 频率调谐范围。 v j n 图2 - 8 辅助捕获原理 屯荷泵锁相环的基本结构框图如图2 - 9 所示 和分频器组成，可以石出，除了鉴相鉴频器之外 它是由鉴相鉴频器、电荷泵、环路滤波器、压控振荡器 其它部分与简单锁相环的结构相同。 图2 - 9电荷泵锁相环的基本结构框图 鉴相鉴频器 对周期性的信号，我们有可能设计出一个电路，该电路既能检测相位筹又可检测频率差，这样把图2 - 8 的两个反馈回路合并。这样的电路称为鉴相鉴频器( p f d ) i q | 2 l , 幽2 - 1 0 画出了其= 作原理。如果在初始 状态h ，q a = q u = o ，那么在a 的上升沿会使q a = i ，q b = 0 。电路保持这个状态一育剑b 跳变为高电平，此 时q n 变为0 。对于b 输入的怙况与之相似。在图2 1 0 ( a ) 中，两个输入频率相等，但是a 相位领先丁b 。 输出q 不断产生宽度与巾一o h 成l e 比的脉冲，而q b 输出保持为零。在幽2 1 0 ( b ) 中，a 的频率比b 的频率高，所以q a 有脉冲输山而q b 没有输出。根据对称性，如果a 相位滞j 亓于b 或a 的频率比b 的频 率小，那么q b 有脉冲输出而q 没有。因此，q h 和q b 的直流成分提供了m 一吣或( o a - o b 的相关信息。 所以q a 和q b 的输出脉冲分别被称为“向上”( u p ) 和“向下”( d o w n ) 。 幽2 1 0 所示的电路有各种实现形式，例2 - 1 1 ( a ) 是一个简单的实现电路，它由两个边沿触发、带复 付的d 触发器组成，触发器的d 输入端都接逻辑“1 ”。a 利b 作为触发器的时钟。如果q 和q b 的起始 值都为0 且a 由低变高，则q a 输出高电平。接着若b 也由低变高，于是q b 也输出高电平，则与fj 使两 个触发器复付。每个触发器都可以使用图2 1 1 ( b ) 所示的结构，其中两个r s 锁存器交义耦合。锁存器1 和锁存器2 分别响应c k 和r e s e t 的上升沿。 图2 1 0 所示的电路有各种实现形式，图2 1 lc a ) 是一个简单的实现电路，它由两个边沿触发、带复 位的d 触发器组成，触发器的d 输入端都接逻辑“1 ”。a 和b 作为触发器的时钟。如果q a 和q b 的起始 值都为0 且a 由低变高，则q 输出高电平。接着若b 也由低变高，于是q b 也输出高电平，则与fj 使两 个触发器复位。每个触发器都可以使用幽2 1 1 ( b ) 所示的结构，其中两个r s 锁存器交义耦合。锁存器1 和锁存器2 分别响麻c k 和r e s e t 的上升沿。 8 第二章锁相环概述 bn 厂 r r q 0000 - t 厂 厂 厂 n l 八几厂 厂 + t 图2 1 0 p f d 的上作原理 图2 - 1 l( a ) p f d 电路的实现( b ) d 触发器的实现 分析图2 1 1 电路不难发现p f d 只能： 作在二种状态： 1 3 1 = 0 ，d o w n = i _ 状态“一1 ” u p = 0 ，d o w n = o - 状态“0 ” u p = l ，d o w n = 0 - + 状态“1 ” p f d 的状态是由输入a 和b 的上升沿跳变来决定的，其i ：作的状态图如图2 1 2 所示。 厂厂 f g jt j _ 图2 - 1 2p f d 的状态图 n 厂 v 一 现画山上述p f d 的输入一输出特性，以便有茹于分析电路。当( o a = t 0 b 且忽略窄复位脉冲的影响时， 定义输出为q 平均值与q b 平均值之著，当l o 从零开始变化时，输山也对戍地变化，如幽2 一1 3 所示。当 a q 域：3 6 0 。，达剑其最大值最小值并开始改变符号。 r 刊i 一3 6 0 。1 1 陟 + 3 6 0 。d 图2 1 3 三态p f d 的输入一输出特性 9 东南大学硕上毕业论文 电荷泵电路 在锁相环中，通常在p f d 和环路滤波器之间插入一个电荷泵( c p ，c h a r g ep u m p ) 电路 2 1 ，它由两个 带开关的电流源组成，根据q 和q b 的值来决定是把电荷泵入剑环路滤波器还是将电荷从环路滤波器中泵 出。图2 - 1 4 是一个由p f d 驱动的电荷泵，它后带一个电容。这个电路有三个状态：如果q a = q a = 0 ，那么 开关s i 和s 2 都断开，v 。保持不变；如果q a 为高而q b 为低，则i i 对c p 充电；相反，若q 为低q b 为高， 则c p 通过h 放电。因此，如果a 超前于b ，则q a 辽续产生脉冲，v 。不断升高。i l 和h 分别被称为上拉 电流和下拉电流它们的名义值应该是相等的。 厂 厂 门厂 。厂 r 广 厂 吼1111 ilii 图2 - 1 4 带电荷泵p f d 电路 图2 1 4 的电路有一个重要的特性。如果a 比b 超前一定的鼋，则q 长时间持续的脉冲会使得电荷泵 向c p 注入电流l l ，从而不断地上升。即对一定的输入误差，输出最后会达到+ o o u 或- - o o ，也就是说该电 路的“增益”为无穷大。 电荷泵锁相环 幽2 - 1 5 是利j j 图2 1 4 电路实现的电荷泵锁相环( c p p l l ) 。当环路开始上作时，自o o n t 可能离m 。很远， p f d 和屯荷泵电路改变控制电压，使( o o m 逼近t o m 。当输入和输山频率足够近时，p f d 就当作鉴相器，进 行相仿跟踪。当相筹降剑零，并且电荷泵电路保持相对的空闲时，环路就锁定了。 v 屯 图2 - 1 5简单的电荷泵锁相环电路 v 伸。 丸 n k 如上所述，p f d c p 系统的增益是无穷大，即只要电。和西。之间的著不为零，就会导致不断有电荷在 c p 上积累。当幽2 - 1 5 中的电荷泵锁相环锁定时，v 0 。值是一定的。所以输入相位差必须精确地等丁| 零。 假设q k 和q b 上没有窄复信脉冲，并假定当饥。一也。值降为零后，p f d 仅仅产生q a = q b = o 。从而电荷泵 保持空闲而c p 使控制电压维持不变。但如粟v o 。长时间保持不变，v c o 振荡频率和相位开始漂移。特别 是v c o 中的噪声源会引起振荡频率随机变化，从而会导致人的相仿误筹积累。那么p f d 检测剑相位筹时， 在( h 和q b 上就会产生修正脉冲，这些脉冲通过电荷泵和滤波器调整v c o 的振荡频率。这就是锁相环只 响应波形的剩余相位。在图2 1 5 中的相位比较是在每个周期进行的，所以v c o 的相位和频率不会有很大 的漂移。 1 0 第二章锁相环概述 2 2 全数字锁相环 2 2 i 全数字锁相环概述 由于l p l l 和d p l l 含有模拟电路，要把它们集成在一个数字的系统芯片上是一什困难的事情。由于 超大规模集成电路的高集成度，锁相环通常上作在非常噌杂的环境，它的模拟电路部分容易受剑通过电源 和衬底耦合的数字信号的转换噪声的干扰。同时，含有模拟电路的p l l 对j 二艺很敏感，对于不同的i ：艺， 需要重新设计。此外，模拟电路中的无源器什如电阻和电容占有很人的面积，并且不能与工艺同等地按比 例缩小。a d p l l 是全数字电路，对数字电路的噪声容忍能力强。a d p l l 设计可以采 j 流行的数字电路设 计流稃，即先编写硬件描述语言，接着进彳一逻辑综合，然后采用自动布局布线获得版图，冈而a d p l l 具 有很强的可移植性。由于其具有的数字特性，a d p l l 的捕获时间也很快。随着集成电路的发展，a d p l l 将越来越具有吸引性，许多专家已将目光转移到a d p l l 的研究设计上【目【5 j f l 嗍。 a d p l l 基本结构如图2 1 6 所示，主要由鉴相器、滤波器、数控振荡器和分频器组成，它们都是由数 字电路实现。 图2 1 6全数字锁相环的基本结构框图 鉴相器 数字鉴相器土要有三种类型：x o r 鉴相器、j k 触发器鉴相器和鉴相鉴频器【l j 。当它们用在a d p l l 中 时，需要一些辅助电路。 由简单触发器的演化而米的触发器计数器鉴相器如图2 - 1 7 所示。参考时钟u 1 和d c o 的输出 时钟1 1 2 都是数字信号( “1 “或“o ”) 。它们用米置位或复位边沿触发的r s 触发器。触发器输山q 为“i ” 的时间与相位筹相等。信号q 用米使能计数器，该计数器在参考时钟的上升沿复位。因此计数器的值n 同样与相位筹成正比，n 是该类删鉴相器的n 位输出信号。通常选择高频时钟的频率为m f o ，其中矗是参 考时钟的频率，m 是一个人的止整数。 u l 图2 1 7由触发器和计数器构成的鉴相器 数字滤波器 我们知道，一个模拟滤波器的传输函数可以表示为： 胁篇 协 即输出信号t | f 的拉普拉斯变换与输入信号l | d 的拉臂拉斯变换的比值。当实现一个数字滤波器时，原犁模拟 滤波器的传输函数f ( s ) 被转换到z 域，产生一个z 域的传输函数f ( z ) ，其中z 为算子。f ( z ) 为输出信号u f 的z 变换与输入信号l | d 的z 变换的比值，即： 东南大学硕十毕业论文 僻器 沼 在具体实现一个数字滤波器时，式2 - 1 2 又被转换到时域，产生个递归表达式： 甜，( 疗丁) = “d ( 丁) + 6 i 甜d 【( 玎一1 ) 丁】+ 西2 甜d 【( 刀一2 ) r 】+ 一a l , ，【( 疗一1 ) 丁卜口2 “，f ( 玎一2 ) 丁卜 ( 2 1 3 ) 其中信号l 】f 和l l d 是采样信号，也就是说它们是离散信号，只在t = o ，t ，2 t 。n t 时才有取值，t 是采 样周期：a 和b i 称为滤波器闻子。 采样频率f = l 厂r 通常选的比滤波器的3 d b 拐角频率大，典删值为该拐角频率的l o 到2 0 倍。l l l ( n ， 埘( n 1 ) t 】，表示采样信号w 在采样点t = n t ，( 1 1 - 1 ) t 时的值。由递归算式( 2 1 3 ) 可以看出，输出信 号u “n t ) 在第n 个采样点的值与输入信号1 | d 在该采样点的值以及在此采样点之前的采样点的值有关。此外， t 】f ( n t ) 还与l l f 信号在第n 个采样点之前的采样点的值有关。 数控振荡器 d c o 是a d p l l 的重要组成部分。总的来说，d c o 有以下几种实现方式。 1 、高频的振荡器和分频器构成的数控振荡器 这种类犁的d c o 由一个振荡频率i 古i 定的高频振荡器和一个分频器组成哪，如图2 一1 8 所示。高频振荡 器一般是环形振荡器。分频器可以是牲数分频或者小数分频。带有整数分频器的d c o 的频率可以通过选 扦环形振荡器的级数和分频器中计数器的字长来调粘。冈此这种类型的d c o 具有可移植性。然而由于整 数分频，它的分辨率不够高。带有小数分频的d c o 可以捉供高的分辨率，输出频率可以通过改变n 或者 m 来调整，如图2 - 1 9 所示。【3 】采_ h j 了带小数分频的d c o 。 石 图2 - 1 8由环形振荡器和罄数分频器构成的d c o ( a ) 结构框图( b ) 环形振荡器 图2 1 9由环形振荡器8j d , 数分频器构成的d c o 2 、由数模转换器和环形振荡器构成的数控振荡器 在【4 】中提出了一种数控振荡器结构，它是由一个简单的4 仿数模转换器和一个环形振荡器构成，如图 2 - 2 0 所示。由4 付数字控制的电流源是一个简单的数模转换器，将4 位的数字控制字转换成模拟电流信号。 至三兰丝塑! 塑垄 控制字c o 、c i 、c 2 、c 3 分别控制晶体管m i o 、m i i 、m 1 2 、m 1 3 的开启，从而控制电流的大小。环形振 荡器的其中一级延迟单元是一个筹分对，它的尾电流人小由数模转换器控制。当控制字改变时，流入差分 对的电流改变，从而改变著分对的延迟时间。 图2 - 2 0 由数模转换器和环形振荡器构成的压控振荡器 环形振荡器的振荡频率为 f ：j f i 十2 其中q 为著分对的延迟时间，它为两级倒相器的延迟时间。因此，当1 l 发生变化时，振荡器的振荡频率随 之改变。在设计时，差分对的延迟时间要比倒相器的延迟时间人，以增加d c o 的灵敏度和线性度。 3 、基丁可控延迟链的环形振荡器 环形振荡器的频率可以由f 式计算： 2 击 协 因此，一个环形振荡器有两个频率调转参数，一个是延迟单元的延迟时间铀另一个是延迟单元的数目n 。 其中五正迟单元的延迟时间调节有以下儿种方式： 控制字控制m o s 管的开启，通过打开或者关闭m o s 管可以改变上拉或者下拉路行中等效m o s 管宽 度，从而改变延迟时间。这是早期设计常刚的方法，如【5 】，起控制作用的m o s 管的宽度是二进制权 重的，当控制字改变时，倒相器的延迟时间与等效m o s 管宽度成反比。 图2 - 2 1 由控制字控制m o s 管的开启来改变延迟单元的延迟时间 1 3 东南大学硕十毕业论文 标准单元库中的a o i 单元或者o a i 单元，【6 】首先提山这种结构。以a o l 2 2 2 为例，如蚓2 - 2 2 所示。 如果a l 、b 1 、c 1 和