（模式识别与智能系统专业论文）基于pci总线高速数据采集系统的研究.pdf

哈尔滨一i ：程人学硕士学位论文 摘要 基于p c i 总线的高速数据采集系统是近年来数据采集、传输技术的一个 发展方向。由于p c i 总线具有的一系列优点，在许多领域的应用中p c i 总线 正在成为事实上的标准。本文以基于p c i 的高速数据采集系统中的某些关键 技术为研究对象，做了以下几方面的工作。 提出了由高速高精度a d 转换芯片、高性能d s p 芯片、p c i 总线接口组 成和由高速高精度a d 转换芯片、m c u 、双口r a m 、p c i 总线接口组成的两种 系统方案。比较了这两种方案的优缺点，并且根据教研室的实际情况确定了 以a d u c s l 2 、双口r a m 、p c i 9 0 5 2 构成的数据采集系统方案。列举了目前比较 流行的几种p c i 接口方法，并确定p c i 9 0 5 2 为系统的p c i 接口芯片。 同时，本文详细地介绍了包括a d u c s l 2 、双口r a m 、c p l d 、p c i 9 0 5 2 的数 据采集系统软硬件的具体实现。硬件方面具体叙述了系统各个模块的功能、 实现方法和相互连接方式。软件方面重点介绍了驱动程序开发的过程和要点， 并且详细叙述了利用p l x 公司的s d k 工具包开发应用软件。 关键词：数据采集系统；p c i 总线；驱动程序 哈尔滨工程大学硕士学位论文 a b s t r a c t i nr e c e n ty e a r s ，b a s e do np c ib u sh i 曲一s p e e dd a t ac o l l e c t i n gs y s t e mi s a d e v e l o p i n gd i r e c t i o no f d a t ag a t h e ra n dt r a n s m i s s i o nt e c h n o l o g y , b e c a u s eo fp c i b u sh a sas e r i e so f m e r i t s ，a p p l i c a t i o ni nal o to ff i e l d sp c i b u si sb e c o m i n gt h e s t a n d a r di nf a c t t h i st e x tr e g a r d e ds o m ek e yt e c h n o l o g yi nt h ed a t ac o l l e c t i n g s y s t e ma tah i 曲s p e e d b a s e do np c ia st h er e s e a r c ho b j e c t ，a n dh a sd o n et h ew o r k o f t h ef o l l o w i n g a s p e c t s 。 ih a v e p r o p o s e d t w ok i n d so fs y s t e m a t i cs c h e m e so fi n t e r f a c e ：o n ei s c o m p o s e d o fa h i 曲- s p e e d a n d h i g h - a c c u r a c y a dt r a n s i t i o n c h i p ，a h i c a p e r f o r m a n c ed s pc h i pa n d t h ep c ib u si n t e r f a c e ；t h eo t h e ri sc o m p o s e do fa h i 曲s p e e da n dh i 曲一a c c u r a c ya dt r a n s i t i o nc h i p ，am c u ，a d u a lp o r tr a ma n d t h ep c ib u si n t e r f a c e ih a v ec o m p a r e dt h ea d v a n t a g e sa n dd i s a d v a n t a g e so ft h e s e t w ok i n d so fs c h e m e s ，a n dh a v ec o n f i r m e dw i t ht h ed a t ac o l l e c t i n gs y s t e ms c h e m e i n c l u d i n g a l la d u c 8 1 2 ，ad u a lp o r tr a ma n dt h ep c i 9 0 5 2a c c o r d i n gt ot h ea c t u a l c o n d i t i o n so ft h et e a c h i n ga n dr e s e a r c hr o o m ie n u m e r a t e ds e v e r a lp o p u l a rp c i i n t e r f a c em e t h o da tp r e s e n ta n dc h o s et h ep c i 9 0 5 2a si n t e r f a c ec h i po f s y s t e m t h i st e x th a sr e c o m m e n d e dt h ec o n c r e t ea c t u a l i z e do ft h es o f t w a r ea n dt h e h a r d w a r ec o m p o s e do fa na d u c 8 1 2 ，ad u a lp o r tr a m ，t h ec p l da n dt h e p c i 9 0 5 2d a t ac o l l e c t i n g s y s t e m i nd e t a i l h a r d w a r eh a sn a r r a t e d c o n c r e t e l y s y s t e me a c hf u n c t i o n ，i m p l e m e n t a t i o nm e t h o da n dj o i n i n ge a c ho t h e ro f m o d u l e s o f t w a r eh a sg i v e nc o u r s ea n dm a i np o i n to f p r o c e d u r em a k i n gd r i v e re s p e c i a l l y , a n du t i l i z e ds d kt o o lo fp l x c o m p a n y m a k e a p p l i c a t i o ns o f t w a r eo fd e v e l o p i n g i nd e t a i l k e yw o r d s ：d a t ac o l l e c t i n gs y s t e m ；p c ib u s ；d r i v e r 哈尔滨l j 鼙人学硕士学位论文 第1 章绪论 1 1 p c l 总线技术的基本概念 总线对于任何计算机而言，都是一个非常重要的部件。就其功能而言， 总线是计算机各模块间进行信息传输的通道。它包括通道控制、仲裁方法和 传输方式等内容。i o 总线以机械形式、电器特性和通信协议等方面在插件 板级之间建立了一个标准，以规约c p u 与磁盘驱动器、显示器和打印机等外 设间的数据传送。随着计算机技术的快速发展，总线结构也越来越复杂，总 线功能越来越强。了解总线，对于设计、开发微机产品的工程技术人员来说 显得越来越重要。 计算机总线分为系统总线、外部总线、内部总线三部分。有人把外部总 线叫做i o 总线，把内部总线和外部总线叫做局部总线，以便和系统总线加 以区分。本文讨论的总线属于外部总线，也称为i o 总线，属局部总线范畴。 计算机总线从性能上区分可分为高端总线和低端总线。高端总线是指支 持3 2 位、6 4 位处理器的总线，侧重于提高处理能力。低端总线一般支持8 位、1 6 位处理器，其重点是i o 处理，组合灵活。所以高端总线处理能力强， 低端总线i o 性能好，各有偏重。在总线技术方面，可分为传统总线和现代 总线。虽然总线技术发展不过是2 0 年的事，但由于发展迅速，不同的总线有 着质的区别。传统总线依赖c p u 处理芯片，有的总线实际上就是c p u 处理器 引脚的延伸。而现代总线对c p u 的依赖在减弱，? e l 总线可以不依赖任何c p u ， 而且有很好的兼容性。现代总线的高级特征还体现在支持高速缓存c a c h e 的 相关性、支持多处理机、可以自动配置等方面。低端传统总线有：i b m p c x t 、 i s a 、s t d 等。高端现代总线有：p c i 总线、m c a 、v l b u s 、e i s a 总线等。 1 2 p c i 总线技术的发展动力 总线是解决信息传送问题的工具，微机系统性能与总线性能是密切相关 的。因此，微机性能的提高必然要求总线性能提高。影响总线技术发展的因 哈尔滨工程大学硕士学位论文 ；i 暑置i i i 暑；墨；= ；i i i i ；鬲；每i i i ；i i i j 搴学；零i 蔫夏暑 素很多，其中商业利益是个很重要的因素。p c i 总线的诞生既是微机技术发 展的需要，也是公司利益的需要。 1 动力之一 p c i 总线普及发展的动力之一是g u i ( g r a p h i c a l u s e ri n t e r f a c e ) 的发 展。图形用户接口以其良好的人机界面和操作方便等性能得到了迅速的发展， 以w i n d o w s 为代表的新一代操作系统风靡全球。图形界面操作系统需要大容 量存储器，因而，刺激了r a m 芯片的生产，同时也对总线提出了更高的性能 要求。请看下面的计算： 在多媒体视频图像的显示中，设分辨率为6 4 0 4 8 0 ，每秒3 0 帧，显示 彩色深度为2 4 位，则： 多媒体显示卡的数据吞吐量= 6 4 0 4 8 0 3 0 3 = 2 7 6 4 8 m b s 高速光纤网l o o m b s 的传输速率，需要总线的吞吐量为： l o o m h sf d d i 的吞吐量= l o o m b s = l 2 5 m b s 由此看出，i o o m b s 光纤网传输视频动态图像必须借助压缩技术。 外围设备数据吞吐量与总线传输率之间的比例关系没有严格规定，一般 地一条总线可能挂接3 5 个高速外设，因而总线的最大传输率应为高速外设 的3 5 倍，即： 总线最大传输率= ( 3 5 ) 高速外设吞吐量 由此可计算出多媒体视频播放卡对总线最大传输率的需求为： t r a nm u l t i m e d i a = 2 7 6 4 8 ( 3 5 ) = 8 2 9 4 4 1 3 8 2 4m b s 在1 0 0 mf d d i 光纤高速网络中，对总线最大传输率的需求为： t r a nf d d i = 1 2 5 ( 3 5 ) = 3 7 5 6 2 5m b s 而i b mi s a 总线的最大传输率为8m b s ，e i s a 总线为3 3 m b s ，这远不 能满足图形操作系统和高速网络的要求。而p c i 总线的传输率为1 3 3 h b s ， v l b u s 为2 6 6 m b s ，这类总线可以满足以上要求。 2 动力之二 p c i 总线得以发展的另一个重要原因，是它可以降低系统成本。用大量 哈尔滨颦人学硕士学位论文 面向p c i 总线的处理芯片构造设计的系统机、工作站、外围设备以及板卡的 性能十分优越，处理能力、智能控制水平、传输速度都很高。这些性能的实 现，若不采用面向p c i 的芯片设计，将使成本升高i 0 - - 1 5 。因而，p c i 总线 一推出，就被计算机和外围设备产商竞相采用。 值得一提的是，v l b u s ( 有人称v e s a 总线) 的性能也十分优越，但它没有 p c i 总线那么普及。原因就是v l b u s 为i 4 8 6 芯片专用，不支持5 8 6 c p u ，中 间还必须增加桥电路。其次，它是非多路复用，信号庞杂：另外还有5 v 3 3 v 信号环境等问题。有些设计师说，v 1 一b u s 是“不严谨”的。但本人认为，该 总线在i 4 8 6 微机上仍是一种经济实用的高性能总线。 3 动力之三 p c i 总线正在成为事实上的标准。尽管几年前局部总线标准在4 8 6 机器 中曾经风光一时，但在p e n t i u m 机器中，p c i 总线已明显优于v l b u s 。在网 络应用中，i b m 公司已经在销售含有p c i 插槽的服务器，该公司将要逐步淘 汰m c a 总线结构的服务器。对a p p l e 来说，尽管n u b u s 总线已忠实为用户服 役了七年，现在也不得不让位于p c i 总线。 p c i 总线的诞生还应当部分归功于微机霸主地位的竞争。由于i b mp c 机 系统的开放性，全世界p c 机的制造商纷纷向其i b mp c 标准靠拢，使i b mp c 系列产品风靡全球。与此同时，i n t e l 和m i c r o s o f t 也迅速发展壮大起来， 对i b m 构成了威胁。i b m 为保护自身利益，将计算机总线由i s a 总线升级到 m c a 总线，并于1 9 8 7 年4 月在p s 2 机上推出。m c a 是3 2 位总线，传输率为 4 0 m b s ，可共享资源，具有多重处理能力。为了遏制其他厂家仿制，i b m 公 司未将m c a 总线技术标准公布于众，使这一高性能总线为公司专有产品。 为了打破i b m 的垄断，1 9 8 8 年9 月，c o m p a q 、a s t 、e p s o n 、o l i v e t t i 、 n e c 等九家公司联合起来，推出了一种兼容性更优越的总线，即e i s a 总线。 该总线除了具有与m c a 总线完全相同的功能外，还与i s a 总线1 0 0 兼容。e i s a 总线是3 2 位总线，支持多处理器结构，具有较强的i o 扩展能力和负载能力， 支持多总线主控，传输率为3 3 m b s ，适用于网络服务器，高速图像处理，多 媒体等领域。由于e i s a 总线是兼容商共同推出的，技术标准公开，因而受到 世界上众多厂家的欢迎，相继有上百种e i s a 卡问世。 i n t e l 公司联合i b m 、c o m p a q 、h p 、d e c 等1 0 0 多家公司共谋计算机总线 哈尔滨工程火学硕士学位论文 发展大业。1 9 9 1 年下半年，i n t e l 公司首先提出p c i 总线的概念，并成立了 p c i 集团。p c i 总线的英文全名为：p e r i p h e r a lc o m p o n e n t i n t e r c o n n e c t s p e c i a l i n t e r e s t g r o u p ，简称p c i s i g 。i b m 、d e c 、c o m p a q 、a p p l e 、n c r 等公司被选为领导公司，而i n t e l 成为公司的永久领导公司。 1 3 p o i 总线技术的优点 p c i 是先进的高性能局部总线，可同时支持多组外围设备。p c i 局部总线 不受制于处理器，为中央处理器及高速外围设备提供一座桥梁，更可作为总 线之间的交通指挥员，提高数据吞吐量。p c i 采用高度综合化的局部总线结 构。其优化的设计可充分利用今日最先进的微处理器及个人电脑科技。它可 确保电脑部件、附加卡及系统之间的运作可靠，并能完全兼容现有的 i s a e i s a m i c r oc h a n n e l 扩充总线。总之，p c i 局部总线具有如下特点： 1 高性能 p c i 是一套整体的系统解决方案，较其它只为加速图形或视频操作的局 部总线优越。它能提高网络界面卡、硬盘的性能：可以出色地配合全活动影 像、图形及各种高速外围设备的要求。p c i 局部总线以3 3 m h z 的时钟频率操 作，采用3 2 位数据总线，可支持多组外围部件及附加卡。数据传送速率可高 达1 3 2 m b s ，远远超过标准i s a 总线5m b s 的速率。即使在3 2 位的情况下， 也能支持奔腾( p e n t i u m ) 级电脑的图形数据传送速率。 2 线性突发传输 p c i 能支持一种称为线性突发的数据传输模式，可确保总线不断满载数 据。外围设备一般会由内存某个地址顺序接收数据，这种线性或顺序的寻址 方式，意味着可以由某一个地址起读写大量数据，然后每次只需将地址自动 加i ，便可接收数据流内下一个字节的数据。线性突发传输能够更有效地运 用总线的带宽去传送数据，以减少无谓的地址操作。 另外，p c i 最独特之处是可以支持突发读取及突发写入，这对使用高性 能图形加速器尤为重要。 3 极小的存取延误 支持p c i 的设备，存取延误很小，能够大幅度减少外围设备取得总线控 哈尔滨一r 程大学硕十学位论文 制权所需的时间。例如，连接局部网络的以太网控制器，其缓冲区随时需要 由网络接收大型档案，由于要等待使用总线的批准，从而使以太网界面卡往 往无法及时在缓冲区溢出之前迅速将数掘送给中央处理器，网络界面卡被迫 将文件内容存在额外的内存区。对于p c i 兼容的外围设备，由于它能提供更 快速的存取，因此以太网卡可及时将数据传至中央处理器，减少所需的额外 内存，从而降低附加卡的整体成本。 4 采用总线主控和同步操作 p c i 的总线主控和同步操作功能有利于p c i 性能的改善。总线主控是大 多数总线都具有的功能，目的是让任何一个具有处理能力的外围设备暂时接 管总线，以加速执行高吞吐量、高优先级的任务。p c i 独特的同步操作功能 可保证微处理器能够与这些总线主控同时操作，不必等待后者的完成。 5 不受处理器限制 p c i 独立于处理器的结构，形成一种独特的中间缓冲器设计方式，将中 央处理器子系统与外围设备分开。一般来说，在中央处理总线上增加更多的 设备或部件，只会降低性能和可靠程度。而有了缓冲器的设计方式，用户可 随意增添外围设备，以扩展电脑系统而不必担心在不同时钟频率下会导致性 能的下降。 6 适合于各种机型 p c i 局部总线不只是为标准的桌面( 台式) 电脑提供合理的局部总线设 计，同时也适用于便携式电脑和服务器。它可为便携式电脑及笔记本电脑提 供台式电脑的图形性能，又可支持3 3 v 的电源环境，延长电池寿命，为电脑 的小型化创造了良好的实现条件。p c i 可缩小零件的尺寸，减少零件的数目， 从而节省了宝贵的线路板空间，可使系统设计者在其产品中加入更多功能。 在服务器环境下，p c i 支持分级式外围设备的特性，可使一个p c i 界面 支持一组级联的p c i 局部总线；也可以使殴置为多组p c i 总线的服务器增添 额外的扩展插槽，提供更多的i o 接口，并将高带宽与低带宽的数据分隔开 来。 7 兼容性强 由于p c i 的设计是要辅助现有的扩展总线标准，因此它与i s a 、e i s a 及 m c a 总线完全兼容。虽然现有电脑系统的插槽数目有限，但p c i 局部总线可 哈尔滨工程人学硕士学位论文 提供“共用插槽”，以便接插一个p c i 、i s a 、e i s a 及m c a 插头。这种兼容能 力能保障用户的投资，让用户在继续使用沿用的附加卡之余，又能提供额外 的插槽，方便用户选用新的外围设备。 8 预留了发展空间 p c i 总线在开发时预留了充足的发展空问，这是它的一项重要特性。例 如，它支持6 4 位地址数据多路复用。这是考虑到新一代的高性能外围设备 最终需要6 4 位宽的数据通道。p c i 的6 4 位延伸设计，可将系统的数据传输 速率提高到2 6 4 m b s 。同时，由于p c i 插槽能同时接插3 2 位和6 4 位插卡， 所以，3 2 位与6 4 位外围设备之问的通信是在用户不知不觉间进行的，从而 做到了真正的瞻前顾后兼容。 p c i 还提供了自动配置功能，从而保证了用户在安装外围卡时，不需要 手工调整跨界线。 9 低成本、高效益 p c i 的芯片将大量系统功能高度集成，节省了逻辑电路，耗用较小的线 路板空间，成本降低。p c i 部件采用地址数据线复用，从而使p c i 部件用以 连接其它部件的引脚数减至5 0 以下。 1 0 是立足现在、放眼未来的标准 p c i 局部总线既迎合了当今的技术要求，又能满足未来的需要，是计算 机界公认的最具高瞻远瞩的局部总线标准。p c i 的高性能、高效率、及与现 有标准的兼容性和充裕的发展潜力，是其它总线不可及的。它可作为当今及 未来的设计指引。 1 4 本文的主要研究工作 结合p c i 总线接口技术及其在高速数据采集系统中的应用在国内外的发 展趋势和本教研室的实际情况，本文围绕基于p c i 总线接口技术的某些内容 进行了研究，主要工作具体如下： 1 探讨了p c i 总线接口技术，提出了四种p c i 总线接口方法。 2 对p c i 总线接口技术及其在高速数据采集系统课题进行了深入研究， 提出7 由a d u c 8 1 2 、双口r a m 、c p l d 和p c i 9 0 5 2 来实现高速数据采集系统的 哈尔滨工程人学硕士学位论文 方案。 3 根据方案实现了由a d u c 8 1 2 、双口r a m 、c p l d 和p c i 9 0 5 2 组成的硬件 电路、系统的调试和方案的完全实现。 4 根据课题方案和硬件板卡，用d r iv e r s t u d i o 和d d k 2 0 0 0 开发了 w d m 驱动程序，并且详细叙述了p l x 公司的s d k1 二具包的使用。 哈尔滨一程火学硕士学位论文 2 1 引言 第2 章p o t 总线规范 在一个p c i 系统中可以做到：高速外部设备和低速外部设备共存，p c i 总线与i s a e i s a 总线并存。 处理机、c a c h e 、存储器子系统经过一个p c i 桥连接到p c i 总线上。此桥 提供了一个低延迟的访问通路，从而使处理器能够直接访问通过它映射于存 储器空间或i o 空间的p c i 设备：也提供了能使p c i 主设备直接访问主存的 高速通路：该桥也能提供数据缓冲功能，以使c p u 与p c i 总线上的设备并行 工作而不必相互等待；另外，桥可使p c i 总线的操作与c p u 总线分开，以免 相互影响。总之，桥实现了p c i 总线的全部驱动控制。 扩展总线桥( 标准总线接口) 的设置是为了能在p c i 总线上接出一条标准 的i o 扩展总线，如i s a 、e i s a 或m c a 总线，从而可继续使用现有的i o 设 备，以增加p c i 总线的兼容性和选择范围。一般地，典型的p c i 局部总线系 统中，最多支持三个插槽( 连接器) ，但这样的扩充能力并不一定是必要的。 p c i 接插卡连接器属于微通道( m c ) 类型的连接器。同样的p c i 扩充板连接器 也可用在i s a 、e i s a 及m c a 总线的系统中。 对于一个新型总线标准，只有提供高性能、低成本、应用广泛、生命周 期长等优点，才能成为工业标准。不但要着眼当前系统应达到新的性能价格 比，更重要的是要能适应将来的系统要求，能在多种平台和系统结构上应用。 p c i 局部总线不仅可应用到低档至高档的台式系统上，而且也可应用在 便携机乃至服务器的范围中。对于便携机应用要求3 3 v 电源的同时，台式机 应用也迫切要求由5 v 电源改为3 3 v 电源，这必须在标准中予以考虑。因此， f c i 局部总线规范中明确指定了两种电源电压，并说明了相应的转变途径。 即为此定义了两种插接卡连接器：- 7 十是5 v 信号环境，一种是3 3 v 环境； 同时为这两种信号环境规定了三种插接卡电气类型，分别是5 v 卡、3 3 v 卡 和通用卡，其中通用卡是实现5 v 到3 ，3 v 过渡时使用的。 哈尔滨1 程火学硕士学位论文 p c i 总线元件和插件接口与处理机是相互独立的，这样有助于将其应用 到新型处理机上去，并适合于多种处理机体系结构的要求。同时，可使p c i 局部总线根据i o 功能的需求而优化，总线的操作与处理机存储器子系统并 行工作，以及适应图形、运动图像、l a n 、s c s i 、f d d l 和硬盘驱动器等多种 高性能外部设备。 为了适应诸如高清晰度电视( n d t v ) 和三维显示等视频和多媒体显示的发 展，以及高带宽i o 对局部总线带宽的进一步要求，p c i 局部总线定义了可 对3 2 位数据地址总线进行6 4 位扩展，并提供了3 2 位及6 4 位p c i 局部总线 设备的向前和向后的兼容性。 p c i 的自动配置功能使其应用更为方便，由于该总线标准为其元件及插 件分配了相应的配置寄存器，对于一个系统只要有嵌入的自动配置软件，就 可以在加电时自动配置p c i 总线上的设备，并为用户提供了很大的方便。 2 2p o i 总线信号 在一个p c i 应用系统中，如果某设备取得了总线控制权，就称其为“主 设备”；而被主设备选中以进行通信的设备称为“从设备”或“目标节点”。 对于相应的接口信号线，通常分为必备的和可选的两大类。如果只作为目标 的设备，至少需要4 7 条，若作为主设备则需要4 9 条。利用这些信号线便可 处理数据、地址，实现接口控制、仲裁及系统功能。 在信号名字末尾的# 标识表示该信号低电平有效，无# 标识的信号高电平 有效，每个管脚用的信号定义如下： 1 系统信号 c l ki n ：时钟信号为所有p c i 传输提供时序，而且对所有p c i 设备是输 入信号，除了r s t # ，i r q b # ，i r q c # 和i r q d # ，所有p c i 信号都是在时钟上升 沿有效，所有其它时间参数定义都与这个边沿有关。一般情况下，p c i 操作 达到3 3 m h z ，最低频率是直流( o h z ) 。 r s t # i n ：复位信号，被用来使p c i 特殊寄存器、定序器和信号恢复初始 状态。复位时，所有p c i 输出信号一般必须是三态的。s e r r # 是悬空的，如果 输出设备被提供三态的话，s b o # 年i js d o n e 可以选逻辑低电平驱动。r e q 婿ug n t # 哈尔滨工程人学硕士学位论文 必须皆为t s 状态( 高阻三态复位时它们不能为高电平或底电平) ，在复位期 间，a d ，c ，b e # 和p a r 信号是悬浮的，中心设备可以驱动这些线，但必须是低 电平，而不能是高电平。r e q 6 4 9 的建立意味着复位的结束。 r s t # 可以和c l k 不同步。尽管不同步，仍然可以清除配罱访问，当设备 请求弓l 导系统时将响应“r e s e t ”，复位后将响应系统引导。 2 地址和数掘引脚 a b 3 1 ：0 0 t s ：地址和数据共用引脚。p c i 支持猝发读写功能，在f r a m e _ i 有效周期，总线传输包含了一个地址信号，接着是一个或多个数据信号。 a i ) 3 1 ：0 0 是一个3 2 位的物理地址，i o 地址仅需1 个字节( 8 位) ，配置空 间地址和内存空间地址需要双字节( 1 6 位) 。在数据节拍期间，数据宽度是可 变的，可以是1 个字节或4 个字节( 3 2 位) ，这由字节有效信号指明。i r d y # 支持写数据状态，在i r d y # 和t r d y # 同时有效时，数据传输开始。 c b e 3 ：0 # t s ：总线命令和字节有效共用管脚。在传送地址节拍期 间，c b e 3 ：o # 定义总线命令，在数据节拍期间，c b e 3 ：0 # 被用做字节 有效指标，作为完全的数据节拍变量，决定哪一个字节通道传输的是有效数 据。c b e o # 应用于字节0 ；c b e 3 # 应用于字节3 。 p a rt s ：奇偶性是通过a d 3 i ：0 0 和c b e 3 ：o # 进行奇偶校验，对于 数据节拍，在i r d y # 有效的写传输或t r d y # 有效的读传输后一个时钟周期是奇 偶状态和变量。p a r 信号保持到当前数据节拍完后的一个时钟周期。在地址 节拍和写数据节拍主设备驱动p a r ，读数据节拍从设备驱动p a r 。 3 接口控制引脚 f r a m e i s t s ：在访问丌始和持续期间，帧周期是由当前主设备直接驱 动，在f r a m e t t 有效预示总线传输的开始。当f r a m e # 失效，传输的是最后一个 数据节拍。 i r d y t s t s ：主设备准备好信号，它预示初始化“单元”( 总线控制器 单元) 来完成当前数据节拍的传送，i r d y # 矛ut r d y # 联用。i r d y 卿t r d y t t 同时 有效时，数据节拍在任何周期内完整传输。在个写周期，i r d y # 指出数据变 量是存在于a d 3 1 ：0 0 。在一个读周期，它指示主控制器准备接收数据。插 入等待脉冲直至i r d y g 和t r d y # 一起有效。 t r d y gs t s ：从设备准备好信号，它预示从设备( 可选驱动器设备) 准备 1 0 哈尔滨工程大学硕十学位论文 完成当前数据节拍的传输。t r d y # 和i r d y # 同时有效时，数据节拍可在任何周 期内完整的传输。在读周期，t r d y # 指示出数据变量存在于a d 3 1 ：0 ，写周 期，它指出从设备准备接收数据，插入等待脉冲直至i r d y t 和t r d w 一起有效。 s t o p # ts t s ：s t o p # 指出当前从设备正在要求主设备停止当前数据传送。 l o c k # s t s ：当l o c k # 有效时，动态操作能完成多个传输。p c i 上开始 传输，若不能保证l o c k # 控制，而非独占的传输可能发送到没有当前锁的地 址上。l o c k i 的控制权是由o n t 定义的。当不同的“单元”使用p c i 总线时， 某个主机用l o c k i 信号锁定自己的状态。主设备通过l o c k t 信号来完成对从设 备的访问。l o c k i 信号必须提供1 6 b i t 字节，主控桥也必须由l o c k i 信号起作 用。 i d s e l # s t s ：设备选择，当驱动d e v s e l # 时，指出有地址译码器的设 备作为当前访问设备作为输入信号，d e v s e l # 显示出总线上某处任一设备被选 择。 - 4 仲裁管脚( 只用于总线主控器) r e q # t s ：请求信号，指出“单元”对总线占用的请求，这是个点对点 信号，任何主控器都有它自己的r e q # 信号。 g n t t ：c t s ：允许信号，指出对总线请求的“单元”己被响应，这是个点 对点信号，任何主设备都有自己的g n t # 信号。 5 出错报告引脚 p e r r ts t s ：除了特殊序列外，在所有p c i 传输中，奇偶校验错误信号 只报告数据奇偶校检错。当发现数据奇偶校检错时，必须驱动设备使其在该 数据接收两个数据周期的数据。p e r r # 的最小宽度是在发现奇偶校检错时，对 每个数据节拍保持一个时钟周期( 如果每个连续数据节拍有奇偶校检错，则 p e r r # 信号必须保持大于一个时钟周期信号) 。p e r r t 是一个s t s 信号，像所 有s t s 信号一样，在t s 信号状态之前，当数据奇偶校检错丢失或出错报 告被延迟时，p e r r # 必须驱动高电平。没有什么特殊条件，一个主设备只有响 应d e v s e l t 信号和完成数据节拍后才报告一个p e r r # 。 s e r r # o d ：系统错误信号是报告地址奇偶错，特殊命令序列中的数据奇 偶错，或引起大的灾难的任何其它系统错。如果主设备不需要非屏蔽中断发 生，则需要不同的报告途径。s e r r # 是开关方式，当主设备报告错误时，由单 ； 坚窒壅三堡垒i 至；竖! ；塑篁三；一 一的p c i 时钟驱动。s e r r # 与时钟不同步，与所有总线信号的开始和上升时间 相同，然而s e r r # 像s t s 变量一样，由系统设计者提供的微弱的上升信号 完成，而不是来自主设备或中央信号，这个上升的信号可以占用2 个或3 个 时钟周期。在s e r r # 有效时应预存s e r r # ，报告给s e r r # 操作系统的主设备。 6 中断引脚 p c i 中断信号是可操作的，定义为低电平有效，即逻辑非，开关输出驱 动。i n t # 信号与时钟不同步；p c i 定义一个中断向量对应一个信号设备，4 个以上中断向量对应一个多功能设备或连接器，对于单一功能的设备，只有 i n t a # 可以用，其它三个中断向量没有意义。 2 3p o i 总线操作 2 3 1p c l 总线命令编码 总线命令的作用是用来规定主、从设备之间的传输类型，它出现于地址 期的c b e 3 ：0 # 线上。这里的主设备是指通过仲裁而获得总线控制权的设 备；从设备是指在c b e 3 ：0 # 上出现命令的同时，被a d 3 1 ：0 0 线上的地 址所选中的设备。 表2 1 给出了总线命令的编码及类型说明。其中，命令编码中的“1 ”表 示高电平，0 表示低电平。 表2 1 总线命令表 c b e 3 ：o #命令类型说明 0ooo 中断应答( 中断识别) o 0 o1 特殊周期 oo1o i o 读( 从i o 口地址中读数据) ool1 i o 写( 向i o 地址空间写数据) o1oo 保留 olo1 保留 oll0 存储器读( 从内存空间映象中读数) 0ll1 存储器写( 向内存空间映象写数据) 哈尔滨工程人学硕十学位论文 lo0o保留 1001保留 loio配置读 1o1l配置写 11o0 存储器多行读 1lo1 双地址周期 11l0 存储器一行读 111l 存储器写并无效 1 _ 中断应答命令 中断应答命令是一个读命令，并且对中断控制器的寻址采用隐含方式， 也就是说，该地址是逻辑地址而不明显地出现于地址期，回送的中断矢量的 长度由字节使能信号来表示。如图3 1 所示。图中互相指着对方尾部的两个 箭头表示过渡周期，该周期的设定，是为了避免当一个设备停止驱动该信号 而另一个设备开始驱动时可能发生的冲突。 2 特殊周期命令 特殊周期命令不包含目标地址，而是以广播的形式发给所有设备。每个 接收设备必须自我确定广播的消息是否合适于它。在特殊周期命令期，不允 许p c i 设备发出d e v s e l # 信号。也就是说，此类对话不需要目标设备的应答， 同时负译码的桥也不能将特殊周期命令传到它的下级总线上，更不能跨桥传 播特殊周期命令。 特殊周期命令的完成最快也要五个时钟周期，同时还要附加一个时钟周 期作为下一个访问开始之前的过渡周期。 3 w o 读命令 该命令用来从一个映射到i o 地址空间的设备中读取数据。a d 3 1 ：0 0 上提供一个字节地址，全部3 2 位必须完全译码；而字节使能信号表示传送数 据的多少，必须与字节地址一致。 4 保留命令 该类编码是为将来的用途而保留的。p c i 的任何设备都不能将它们挪作 它用，任何设备也不允许对保留命令编码作出反应。如果接口中使用了一条 哈尔滨工程大学硕十学位论文 保留命令，通常要由主设备终止操作来结束本次访问。 5 ，i 0 写命令 该命令用来向一个映射到i o 地址空间的设备写入数据。全部3 2 位地址 必须参加译码，字节使能信号表示数据长度，且必须和字节地址一致。 6 ，存储器读命令 该命令用来从一个映射到存储器地址空间的设备读取数据。如果能保证 无副作用产生时，从设备可以为该命令进行预先读取。另外，目标设备也要 保证在本次p c i 传输之后保存于临时缓冲器中的数据的一致性( 包括数据次 序) 。这个缓冲器在任何同步事件( 如更新i o 状态寄存器或存储器标志) 通过 此访问通路之前必须被置为无效。 7 ，存储器写命令 该命令用来向一个映射到存储器空间的设备写入数据。当从设备发出“准 备好”信号后i 它已经准备对所涉及的数据的一致性( 包括次序) 负责。因此， 对于该命令的实现可采用完全同步的方式，或采用其它方法。但应保证在任 何同步事件通过该访问路径之前使数据缓冲器被冲洗。也就是说，主设备在 使用了该命令之后可以立即创造出一个同步事件。 8 配置读命令 该命令用来从每个设备的配置空间读取数据。如果一个设备的i d s e l 引 脚有效，且a d 1 ：o j = 0 0 时，那么该设备即被选定为配置读命令的目标。 在一个配置命令的地址期内，a d 7 ：2 用于从每个设备的配置空间中的6 4 个双字寄存器中选出一个。a d 3 1 ：1 1 无意义，a d 1 0 ：8 表示一个多功能设 备的哪个功能设备被选中。 9 ，配置写命令 该命令用来向每个设备的配置空间写入数据。一个设备被选中的条件是： 它的i d s e l 信号有效并且a d 1 ：0 = 0 0 。其余和配置读命令相同。 2 3 2 p b i 总线的传输协议 p c i 总线上所有的数据传输基本上都是由以下三条信号线控制的： f r a m e # ：由主设备驱动，指明一个数据传输的起始和结束。 4 哈尔滨一l 穗人学硕十学位论文 i r d y # ：由主设备驱动，允许插入等待周期。 t r d y # ：由从设备驱动，允许插入等待周期。 当数据有效时，数据资源需要无条件设置x r d y # 信号( 写操作为i r d y # 。 读操作为t r d y # ) 。接收方可以在适当的时间发出它的x r d y # 信号。f r a m e 8 信 号有效后的第一个时钟前沿是地址期的开始，此时传送地址信息和总线命令。 下一个时钟前沿开始一个( 多个) 数据期，每逢i r d y # 和t r d y # 同时有效时， 所对应的时钟前沿就使数据在主、从设备之削传送，在此期间，可由主设备 或从设备分别利用i r d y # 和t r d y # 的无效而插入等待周期。 一旦主设备设置了i r d y # 信号，将不能改变 r d y # 和f r a m e # ，直到当前 的数掘期完成为止。而一个从设备一旦设置了t r d y g 信号或s t o p # ，就不能改 变d e v s e l # 、t r d y # 或s t o p # ，直到当前的数据期完成。也就是说，不管是主 设备还是从设备，只要承诺了的数据传输，就必须迸行到底。 当至8 最后一次数据传输时( 有时紧接地址期之后) 主设备应撤销f r a m e 辑 信号，而建立 r d y # 信号，表明主设备已做好了最后一次数据传输的准备， 待到从设备发出t r d y # 信号后，就说明最后一次数据传输已完成，f r a m e # 和 i r d y # 信号均撤销，接口回到了空闲状态。总之，p c i 总线的传输一般遵循如 下管理规则： ( 1 ) f r a m e # 和i r d y # 定义了总线的忙闲状态。当其中一个有效时，总线 是忙的；两个都无效时，总线处于空闲状态。 ( 2 ) 旦f r a m e # 信号被置为无效，在同一传输期间不能重新设置。 ( 3 ) 除非设置i r d y # 信号，一般情况下不能设置f r a m e # 信号无效。 ( 4 ) 一旦主设备设置了i r d y # 信号，直到当前数据期结束为止，主设备 不能改变i r d y # 信号和f r a m e g 信号的状态。 p c i 总线定义了三个物理地址空间：内存地址空脚、i o 地址空间和配置 地址空间。前两个是通常都有的，第三个用以支持p c i 的硬件配置。 p c i 总线的编址是分布式的，每个设备都有自己的地址译码，从而省去 了中央译码逻辑。p c i 支持正向和负向两种风格地地址译码。所谓正向译码 就是每个设备都监视地址总线上的访问地址是否落在它的地址范围，因此速 度较快：而负向译码是指该设备要接受未被其他设备在正向译码中接受的所 有访问。因此，此种译码方式只能由总线上的一个设备来实现。由于它要等 哈尔滨t 程大学硕士学位论文 到总线上其它所有设备都拒绝之后才能行动，所以速度较慢。然而，负向译 码对于像标准扩展总线这类设备却是很有用的，这是因为这类设备必须响应 一个很零散的地址空间。但无论是正向译码的设备还是负向译码的设备都不 对保留的总线命令发出d e v s e l # 响应信号。 1 i o 地址空间 在i o 地址空间，全部3 2 位a d 线都被用来提供一个完整的地址编码( 字 节地址) ，这使得要求地址精确到字节水平的设备不需要多等一个周期就可完 成地址译码( 产生d e v s e l # 信号) ，也使负的地址译码节省了一个时钟周期。 在i o 访问中，a d 1 ：0 两