（电力电子与电力传动专业论文）一种基于risc及dsp双内核集成芯片系统的研究.pdf

变三些查耋三耋墨老兰堡鎏吝 a b s t r a c t w i t hm ed c v c l o p i n go fi c ( i i l t e g n t e dd r c u i t ) t e c h n o l o g y ，s o c ( s y s t e m o n c h i p ) h a v eb e c o m eo n eo ft h eh o ts p o to fi c d e s i 印b yh a v i n gm 蛐ya d v 锄t a g e si n c l u d i n g s m a l l v o l u m e h i g i lw o r k i n gs p c e d ，l o wc o s t 粗d 口( i n t c l l e c t i v ep m p e n y ) c o r e r c u s a b l c s o m e l cd e s i 弘c o m p a i l i e sh a v e 撇n u l d u r e ds c l 钿、v n e di ps o c c h i p s0 n eb yo n e i s o c d e s i g n p m c e s s o rd e s i g nt a k e st l i em a i np m p o n i o n t h es o ct e c l i i l o l o g yo fp f o c c s s o r h a s w i d ep m s p e c tb e c 卸s ei t c a n 印p a r e n t l ye l l t l a i l c e t h cw o r k j n ge f f i c i e n c yo ft h ew h o l c s y s t e m 孤do 任c fg o o dc o s t - e d e c t i v e f a d n gj n d u s t r yc o n t r o l a n dl o w - c d g es i g a lp r o c e s s ，t h et l l e s i s m a i n l ys t u d i e sm e d e s i 印m e m o d o fd u a lc o r es o c0 fr i s c m i c m p m c e s s o r a n dd sp a sm a i n p r o c c s s o f ，t h e m i c r o p r o c c s s o rt a k c s 也es i m p l i f i e d a r c h i t e c t u r eo fa r m p r o c c s s o r m e a n w h i l e ，d s p t a l 【e st h es i m p l i f i e da r c h i t e c t u r eo fc 5 4 - b 鹞e d h o s tp o nm t e r f a c eo fd s p i m p l e m e n t s i n t e 巾r o c e s s o rc o m m u n i c a t i o n v b f i f i c a t i o n 醐ds ”t h e s i so ft l l es y s t c mi st h m u g ht h e a d i o n d e s c r i p t i o o f i tb yh d l ( h a r d w a r e d e s c f i p t i o i a n g u a g e ) 1 a n g u a g e t h et h c s i si so 唱a n j z e da sf o l l o w s ： c h 印t e r 1 b r i e n y i n t r o d u c c d b a c k g f o u n d o fs o ct e c l l n o l o g y锄d d e v e l o p i n g c o n d i t i o no fs o c p r o c c s s o l t 1 l e ni n m d u c e dt h em a i l lw o r ko ft h et h e s i si ns u m c h a p t e r2d i s c u s s e ds o m e m a i na 积l i l e c t u r eo fs o c p f o s s o r sa n da n a l y z e dt h c i f a d v a n t a g e s 趾dd i s a d v a f l t a g e s n et h e s i sf o c u s e do n as o l u t i o n0 fr i s c - d s p _ b a s c dd u a l c o r es o c ，i n t f o d u c e dt h ec 0 u e c t v ea r c h i t e c t u r eo fa um a i np a n so ft h es o l u t i o n ，a n d p a n i c u l a r l y 卸a l y z e dt h ew a y o f i n t e l p r o c e s s o r c o m m u n i c a t i o n 。 c h 印t e r 3d i s c u s s e dt h ed e s i 弘m e t h o do fs o c ，t e s t i f i e dt h es u p c r i o f i t y0 fv e r i t i c a t i o n a n d s y n t h e s i so ft h es y s t e mb yu s i n gh d l a n di n t m d u c e dt h em e m o do ft h et l l e s i si nt h e v e f i f i c a t i o no fs o cs 0 1 u t i o n t h el a s tt w oc h a p t e r si st h ek e m c lp a no ft h et h e s i s i t m a j j l l yi n t r o d u c e dt h e v e r i f i c a t i o na n ds y n t h e s i so ft h em a s t e rp r o c e s s o ra dd s p c h 叩t e r4a n a l y z e d t t l e a r c h i t e c t u r eo “h em a s t e rp r o c e s s o r 蛐dd i dt h ev e r i f i c a t i o n 蛐ds y n t h e s i sw o r kt oi t s 蛐b m o d u l e c h a p t c r5a n a l y z e dt h ea r c h i t e c t u r co f d s pa n dd i dt h ev e r i f i c a 瞳i o na n ds y n t h e s i s i i w o r kt oi t sa r i t h m e t i cl o 百cu n i ta n d m u l t i p l y - a c c u m u l a i o lt h c n t c s t i f i e dt h es u p e r i 鲥yo f t h es o l u t i o no nt h eb a s i so f m p a r i s o no ft h em u l t i p l y a c c u m u l a t o r h e r e ，t l l ec r e a t i v i t yo f t h et h e s i sl i e si nt h er e s e 耐lo fs o c d e s i 印m e t h o d o fd u a lc o r e 锄d p e r f o n a n c e 卸a l y s i s o fs u bm o “l eo ft h es y s t e m k e y w o r d s ：s y s t e m - o n c h i p ；m i c r o p r o c e s s o r ；d j 酉t a ls i g n a lp r o c e s s o r ；甜c h i t e c t u f c ； v 毫r i f i c a t i o n i i i 1 1s o c 背景 第一章绪论 随着半导体工业的不断发展，超大规模集成电路工艺水平不断提高，深亚微 米( d s m ) 工艺如0 1 跏m 、o 1 3 肛m 己经走向成熟，使得在一块芯片上完成系统级的 集成己成为可能。同时人们也对电子系统提出了更高的要求，如缩小体积、减轻 重量、降低功耗、提高可靠性、提高性能、增强保密性、降低系统成本等等。虽 然工艺水平己经达到了深亚微米级，但是几十年来集成电路的设计能力的增长滞 后于工艺技术的发展，在深亚微米阶段变得更加突出，现有的e d a 设计方法己 经不能满足这些要求，为了解决这个问题，s o c ( s y s t e m o n c h i p ) 集成芯片系 统设计技术就应运而生。 作为a s i c ( a p p l i c a t i o ns p e c i f i ci c ) 设计方法学中的新技术，s o c 始于2 0 世纪 9 0 年代中期。1 9 9 4 年m o t o r o l a 发布了f l e xc o r ct m 系统，这个系统是用来 制作基于6 8 0 0 0 t m 和p o w e rp c t m 的定制微处理器。到了1 9 9 5 年，l s ll o g i c 公 司采用s o c 为s o n y 公司进行设计。由于s o c 采用了新技术，可以充分利用已 有的设计积累，显著地提高了a s i c 的设计能力，因此得到了非常迅速的发展。 所有这些说明了s o c 在a s i c 学术界和工业界越来越受到重视，s o c 必将为i c 产 业的发展带来深远的影响。 系统芯片( s o c ) 与集成电路( i c ) 的设计思想是不同的，从分立元件到集成电路 再到s o c ，这是微电子领域的重大革命。2 l 世纪，集成电路将进入s o c 时代。s o c 能够将越来越复杂的功能集成到单晶片上，这使得集成电路发展成为集成系统 ( 1 s 1 ，整个电子整机的功能将可以集成到一块芯片中。s o c 将引领新一代嵌入式 处理器的技术发展，不断满足同趋增长的功能密度、灵活的网络连接、轻便的移 动应用、多媒体的信息处理等需求f 1 j 。 广东工业大学工学硕士学位论文 1 2s o c 处理器发展 1 2 1s o c 处理器发展情况 长期以来，在嵌入式系统领域，8 位和1 6 位处理器一直占有垄断地位。由于 其结构简单，所以常常并不被称为微处理器( m i c f o p r o c e s s d r ) ，而是被称作微控制 器( m i c f o c o n t r o l l e r ) 。但是随着应用对嵌入式系统的要求越来越高，处理器结构不 断发展，嵌入式系统也越来越复杂，8 位和1 6 位处理器已经不能胜任复杂应用系 统的需求，3 2 位嵌入式系统处理器应运而生。 九十年代中期，更多的3 2 位处理器推向市场，开始出现多媒体扩展结构f 2 】。 同时，r i s c ( 精简指令集计算机) 微处理器与d s p 处理器的融合结构将目标瞄准了 高端的嵌入式处理器市场。九十年代末期，芯片制造工艺更加先进，集成度越来 越高，不同用途的处理器核可以集成在一块芯片中实现，使得整个嵌入式系统进 入片上系统s o c 发展时代。 随着s o c 研究的逐步深入，嵌入式系统具有更强的整合性，更注重软硬件 的协同设计，对多媒体处理能力和功耗问题提出更高的要求。s o c 处理器也向着 多元化的趋势发展，不同的体系结构之间相互融合，取长补短，主要体现为以下 几点1 4 _ 1 0 1 ： 1 采用超长指令字结构( v u w ，v e r yl o n gi n s t r u c t i o nw o r d ) 、超标量结构 ( s u p e r s c a l a r ) 提高性能； 2 采用适合于多媒体技术需要的分裂运算模式，即单指令多数据( s i m d ，s i n 窟l e i n s t f u c t i o nm u l t id a t a l 等技术提高性能： 3 采用更深的流水线结构来提高系统频率； 4 将r i s c 微处理器与d s p 处理器的特点相互融合。 出于系统综合性价比的考虑，r i s c 结构微处理器和d s p 结构处理器在嵌入 式处理器应用中占绝大多数。不同的应用场合决定了所采用的嵌入式处理器的不 同结构。例如，在要求大量数据处理的场合，d s p 结构处理器占有较大份额，它 适于进行大量数据的实时处理1 1 l 】。而在要求对信息进行控制和操作的应用场合， 例如文字处理等，r i s c 结构处理器则有较大优势，可以有效调度不同的任务进程。 2 第一章绪论 随着多媒体处理、网络通讯等众多应用领域的快速发展，数字信号处理程序 越来越复杂，系统处理的数据量越来越大，要求也越来越高。类似m p e g 4 、3 g 无线通讯系统中，整帧的图像数据或者传输流都要求进行实时处理，系统对设计 性能、灵活性的要求更加苛刻。所以，s o c 系统不再是只需要一个用于系统控制 的便宜的微控制器或者集成外设和存储器的嵌入式控制应用的代名词，而是需要 包括显示、图形界面、人机界面、图像处理、远程控制、实时通讯等功能集成的 一个复杂的应用系统。在这个系统里同时强调了较强的数据处理能力和完备的系 统控制能力。而以往的传统嵌入式处理器结构越来越不能满足这类系统的需要。 例如，传统r l s c 微处理器虽然控制能力较强，但是其数据处理能力不够。而传 统的d s p 处理器虽然数据处理能力较强，但是系统控制能力有限，如果能将两者 的特点结合起来，无疑会更加适应应用领域的需要，并对嵌入式系统处理器结构 的设计方法研究产生深远的影响。所以，r i s c 微处理器和d s p 处理器的融合是 计算机体系结构发展的必然趋势。其中包括在r i s c 微处理器中加入支持d s p 处 理的硬件组成，以及扩展d s p 处理器使其更适应于编译器。 事实上，目前s o c 的发展趋势正在向着这一方向改变着，越来越多的s o c 处理器将传统r i s c 微处理器和d s p 处理器的结构和性能特点融合在一起，借鉴 r i s c 和d s p 的设计思想和方法，同时考虑系统成本、功耗及应用场合的限制， 逐步发展出r i s c 与d s p 的混合类型处理器体系结构。 1 2 2s o c 处理器国内外动态 r i s c 与d s p 相结合的s o c 处理器体系结构被国内外很多大公司所采用。1 9 9 4 年1 月推出的p a r i s c 是第一个具有多媒体扩展指令f m a x 1 ) 的处理器。随后， s u n 在s p a r ci s a 中加入了v i s ( v i s u a ii n s t r u c t i o ns e t 】指令，1 9 9 7 年1 月，工n t c i 推出了带有m m x 指令的指令集处理器。1 9 9 7 年，s g i 推出了m d m x ( m i p sd i g i t a l m e d i ae x t e n s i o n s l ，摩托罗拉推出了伽t i v e c 用于p o w e r p c 处理器。这些处理器在 r i s c 结构中增加d s p 处理指令，扩展了多媒体处理功能。a r m 公司推出的 a r m 9 e 系列处理器在r i s c 结构中增加d s p 处理专用硬件电路m a c 执行单 元。另外，一些公司生产的0 m a p 架构的处理器在r i s c 结构中加入独立的d s p 处理器核( 包括a r m 和t m s 3 2 0 c 5 x 两个处理器核1 ，如图1 1 所示。还有一些公 广东工业大学工学硕士学位论文 司推出的处理器在r i s c 结构中加入d s p 协处理器，如n e u r o m a t f i xr 1 s c 处理器 核( n m r c ) 的d s p 协处理器和s h 系列中的b s p 协处理器等。 图1 1 0 m a p 架构 f i 9 1 10 m a p a r c h i t e c t u r c 而国内公司应用较多的处理器架构是h y p e r s t o n er i s c 增强结构的e i 3 2 。 e l - 3 2 既可以作为通用处理器，又同时具有d s p 定点处理能力。其结构框图如图 1 2 所示。 图1 2 e i 3 2 结构框图 f i 9 1 2f r a m e o fe i 一3 2s t r u c t u f e s o c 是将若干处理器单元和外设集成在一起的一个系统组成，可以为应用提 4 供高集成度的芯片解决方案。因此，将系统调度与控制、数字信号处理等功能集 成在一块芯片中实现是s o c 处理器发展的必然趋势。 对于集成了控制调度处理器、数字信号处理器、专用电路处理器等多种结构 在一起的s o c 设计过程，其设计方法与设计工具越来越受到芯片设计方的关注。 s o c 系统不仅需要软件和硬件的协同设计，还需要一个强大的系统设计平台给予 支持，如图1 3 所示。 图1 3s o c 系统设计平台 f i 9 1 - 3s o cs y s t e md e s i g nf b 珊 因此，在s o c 系统的研究中，如何把系统控制和信号处理功能更好地结合起 来成为一个热点。同时，在s o c 系统设计中，采用什么方法才能达到更高的效率， 并最终缩短产品的研发周期和降低成本，已经成为需要急待解决的问题。针对这 些问题，本文面向工业控制和低端信号处理领域，重点研究了一种双内核的s o c 解决方案，并采用目前最先进的自顶向下( 1 1 0 p d o w n ) 的s o c 设计方法和高效的 硬件描述语言输入法对该方案进行验证和综合。在分析和解决上述问题的过程中， 本文在s o c 系统的体系结构和设计方法的研究上存在着一定的价值。 1 3 本课题的定位根据 目前在s o c 设计中，采用系统控制融合数据处理的结构已经逐渐成为一种趋 势。本课题重点研究的正是针对这种结构的解决方案双内核s o c 系统。这种 双内核集成系统的架构是根据不同的应用场合而定的，与传统单内核的架构相比 有着更高的工作速度和效率，并且体积小、功耗低。采用双内核集成技术能够缩 短产品的上市时间并有效地降低成本。因此这项技术有广阔的发展前景和较高的 广东工业大学工学硕士学位论文 研究价值，本课题正是基于此而定位的。 1 4 本论文的主要工作 本论文的主要工作有以下几个方面： 1 对现有的s o c 处器设计的几种体系结构方案进行了较为系统的研究，综合 分析了各种控制单元与数据处理单元集成模式的结构，并讨论了它们各自的优缺 点。 2 根据s o c 处理器的技术特点，从整个系统的性能考虑，并结合处理器架构 的简单和优化原则，重点分析了一种基于r i s c 及d s p 双内核集成芯片系统方案， 对该方案中系统的体系结构作了详细介绍。 3 根据这种方案，采用目前最先进的自项向下的s o c 设计方法，将系统划分 为几个主要的子模块；然后利用高效的硬件描述语言对各子模块进行行为描述， 结合e d a ( 电子设计自动化) 工具对各模块进行仿真验证与逻辑综合，并实现了 它们的功能。最后采用逻辑综合的方法，通过d s p 中乘累加器模块的性能分析 证明了本方案的优越性。 4 结合目前s o c 系统集成的研究热点和存在的主要问题，在s o c 系统的体 系结构和设计方法的层面上进行了探讨，并在系统的功能验证和性能分析上取得 了一定的研究成果。 第二章s o c 处理器体系结构的研究 第二章s o c 处理器体系结构的研究 2 1s o c 处理器体系结构特点 目前，s o c 处理器的体系结构主要有以下几种：超标量( s u p e r s c a l a r ) 和超长指 令字( v u w ) 结构；单指令数据流( s i m d ) 结构；多指令多数据流( m i m d ) 结构；带 d s p 协处理器和增强d s p 功能的通用微处理器结构。它们都是针对不同的算法应 用而提出来的。 2 1 1 超标量和超长指令字结构 超标量和超长指令字体系结构的基本框图如图2 1 所示。从图中可以看出， 与传统处理器的体系结构相比，这种结构在一个周期可以取出并执行多条指令， 从而使得处理器内部的多个处理单元可以较好地并行工作f 1 2 w 】。由于多条指令可 以重叠地执行，它又被称为指令级并行的解决方案。 图2 1 超标量和超长指令字体系结构框图 f i 9 2 1s u p e f s c a l a ra n dv u w s t r u c t u r e 这种方案能有效地打破每个周期执行一条指令带来的瓶颈，提高了处理器的 并行性，在这一点上，超标量结构和超长指令字结构是相同的。 而它们的主要区别在于指令的调度方式。超标量结构采用动态的调度方式。 在执行过程中，处理器用硬件完成指令相关性的判断和指令分组提交等工作，这 广东工业大学工学硕士学位论文 就造成了它的硬件复杂度的增加。超长指令字结构采用静态的调度方式。指令的 分组及判断是否能并行执行的工作由编译器或代码生成工具来完成。指令组一旦 形成，就在执行过程中保持不变。 从实时性的角度来分析，超标量结构的处理器在运行时动态地进行指令调度， 使得程序的执行时间事先难以预测，所以超长指令字结构明显优于超标量结构。 虽然超长指令字结构提高了处理器的并行性，但是它的性能表现出对代码生成方 法很强的依赖性。此外，由于超长指令字结构指令组的结构和长度均是固定的， 造成了指令存储空间的较大浪费。在数据处理方面，由于超长指令字结构内部处 理单元的数量和结构固定不变，不具备可扩展性，所以无法根据算法的不同进行 有针对性的优化。 2 1 2 单指令多数据流结构 与指令级并行相对应的是数据级并行单指令多数据流( s i m d l 结构，它的 基本框图如图2 2 所示。从图中可以看出，整个处理器只有一个指令流。在这唯 一指令流的控制下，多个处理单元可以针对不同的数据进行处理。所以，概括地 讲，单指令多数据流结构就是多个处理单元针对不同数据进行相同处理的一种体 系结构m 】。由于它的并行性完全体现数据上，所以是一种数据级并行的结构。单 指令多数据流结构每次处理的是一个向量数据，所以它又可以看作是一种向量处 理器。 图2 2 单指令多数据流结构框图 f i 9 2 - 2s i m d s t r i l c t u r e 8 第二章s 0 c 处理器体系结构的研究 由于单指令多数据流主要针对不同数据的相同运算进行优化，当运算间存在 差异时，哪怕是很小的差别，也会导致运算难以映射到它的硬件结构上。从这方 面看，单指令多数据流结构更多地倾向于处理单元级的局部并行性，它所能达到 的并行处理程度与超标量和超长指令字结构相比有一定的差距。此外，单指令多 数据流结构无法做到对特定算法进行有针对性的优化，尤其当算法无法体现足够 的数据级并行性时，会造成执行效率的降低以及硬件资源的浪费。 2 1 3 多指令多数据流结构 从根本上讲，前文所述的各种s o c 处理器结构都属于单线程的结构，处理器 在一个中央控制单元的控制下工作，整个系统只有单一的控制流。多指令多数据 流结构则属于一种多线程的结构，它允许各处理单元有自己独立的控制流。多指 令多数据流结构的基本框图如图2 3 所示。可以看出，一般来说，每个处理单元 都有自己本地的指令寄存器和控制器，在本地的控制流作用下工作。多指令多数 据流结构可以看作是多个传统的处理器通过互连网络联系在一起共同工作，所以 这种结构又称作是多处理器的结构。 l互连网络 图2 3 多指令多数据结构的框图 f i 9 2 3m i m d s t r u c t u r e 由于各个处理单元可以相对独立地工作，这种结构具有很高的并行性和灵活 性。通过合适的编程，多指令多数据流结构处理器可以在很多算法上获得较高的 性能。同时，它采用了一种类似于分布式控制的架构，这样可以减少指令传播和 控制信号传播带来的功耗。 多指令多数据流结构各处理单元本身就是具有完整功能的处理器，所以它在 9 广东工业大学工学硕士学位论文 获得良好并行性和灵活性的同时又会产生很大的硬件开销。此外，数据处理的任 务怎样有效地在各个处理单元之间进行合理分配也面临着较大的困难。如果各处 理单元的数据处理能力无法充分发挥，就会造成硬件上严重的浪费。 2 1 4 带d s p 协处理器结构和增强d s p 功能的通用微处理器结构 这两种体系结构都是通过在通用微处理器基础上的某些改进和增强来为d s p 处理提供一种低成本的解决方案。增强d s p 功能的通用微处理器是在微处理器的 基础上增加一些d s p 功能，例如单周期乘加、单指令多数据流特性、多端口存储 器访问等。所以，这种处理器结构较为简单，但性能也较差，适合数据处理要求 不高的应用。 带d s p 协处理器的通用微处理器的结构如图2 4 所示。微处理器负责系统的 控制和调度，通过协处理器接口控制协处理器的工作；协处理器则负责进行数据 处理和运算。由于系统控制和数据处理紧密地集成在一起，采用这种架构可以降 低整个应用系统的成本。另外，协处理器可以针对不同应用领域设计，使之成为 一个相当灵活的体系结构。 然而，这种结构同样面临着性能方面的瓶颈。因为整个系统的指令和控制流 完全受制于微处理器，使其成为一种单指令流的简单系统，性能很难得到大幅度 提高。此外，协处理器通过总线与微处理器和存储器交换数据，这很大程度上影 响了系统的可扩展性。因为当协处理器数量增加时，总线将成为系统瓶颈，并且 协处理器之间的数据交换也非常困难，对它自身的性能构成了很大的影响。 图2 4 带d s p 协处理器的通用微处理器结构框图 f i 9 2 4m i c r 叩m c c s s o r w i t h d s p p r o c e s s o r s t r i l c t u r e l o 量三耋塑呈彗墨量簦垂堡堡墼罂釜 表2 1 列出了各种体系结构的s o c 处理器一些主要特性的性能比较。 表2 1 各种s o c 处理器实现方案的性能比较 t a b l e 2 1p e r f o r m a n c ec o m p a n s o n0 fs o m cs o c p m c e s s o r s s o l u t i o n s 名称实时性并行性存取模式复杂度 超标量结构差较好较好高 超长指令字结构好较好较好 高 单指令多数据流结构好中等较好较高 多指令多数据流结构好好较好很高 带d s p 协处理器结构较差较差较差低 增强d s p 功能通用微处理器结构较好差较差低 上文讨论的几种体系结构的s o c 处理器虽然都有各自的优点，但是要么硬件 的复杂度比较高；要么数据处理的并行性比较差或者说处理速度比较低，最终影 响到整个系统的性能。于是，选择种在以上各种性能之间取得较好的均衡的体 系结构的处理器成为必要。换句话说，需要根据具体的应用选择一种架构比较简 单，而处理速度和性能又能得到较为充分的发挥的s o c 系统。 2 2 应用于工业控制和低端信号处理的s o c 2 2 1 微处理器集成d s p 方案 s o c 系统的选择需要根据不同的应用场合来决定。一般来说，应该在几个主 要的性能指标中取得较好的折中，然后选取一个相对较优的架构1 1 6 】。 本文重点研究的s o c 技术，主要是针对工业控制和低端信号处理，讲求实时 性、高效率和低成本。因此，可以考虑一种双内核的s o c 方案。其中一个对整个 系统进行控制，另一个则进行数据的处理和运算【1 7 1 。这种架构与传统的采用单个 内核的处理器相比，能够提供更高的效率m l 。此外，还要尽量降低系统的硬件复 杂度，以便减小整个系统的功耗和体积，降低成本。 综合以上因素，我们提出一种微处理器集成d s p 的s o c 方案。其中微处理 器作为系统的主处理器，负责系统的控制；而d s p 是系统的从处理器，完成信号 1 1 广东工业大学工学硕士学位论文 处理的功能。需要说明的是，本方案的微处理器集成d s p 的架构与上文提到的带 d s p 协处理器的通用微处理器的结构是不同的。虽然它也是一种主从的结构，但 是主处理器和d s p 之间是通过共享的片上存储器和软件设置中断来进行通信的， 这就避免了上文所说的那种单指令流对系统性能产生的影响。 2 2 2 处理器总体架构 在参考了广泛应用于s o c 设计的a r m 微处理器后，本方案采用a r mv 4 结 构作为主处理器的体系结构基础。为了使系统更易于实现，我们对它的体系结构 进行了一定的简化，选择了一种基于a r m 的8 位r i s c 微处理器体系结构。主处 理器主要由运算器模块、控制器模块和存储系统三部分组成，而它与外部设备和 其它处理器的通信则通过外部中断口i n t 、串行口s i u 和并行口p o 。p 3 来实现。 在d s p 方面，本方案在参考了t i 和m o t o r o l a 等d s p 以后，借鉴了t i 公司c 5 4 系列d s p 的架构，同时进行了一定的简化，采用一种基于c 5 4 体系结 构的d s p 。它同样由运算单元、控制单元和存储单元三部分构成，并且可以通过 并行口( h p i ) 与外部的c p u 进行通信。d s p 主要针对的是低端信号处理，进行快 速的乘加、卷积、d f t 、f f t 等运算，本方案中采用的这种架构能达到较高的运 算速度，其性能可以得到较为充分的发挥。这一点将在下文中分析到。 主处理器和d s p 的体系结构也会在下文中具体分析。 图2 5 是本方案中系统的总体架构。 图2 5s o c 系统的总体架构 f i 9 2 - 5m a i n a r c h i t e c t u r eo fs o c 2 2 3 主处理器与d s p 之间的通信 主处理器与d s p 之间的通信是通过d s p 的主机接口实现的m l 。这里主机指的 是主处理器。 1 2 第二章s o c 处理器体系结构的研究 主机接口( h p i ，h o s tp o r ti n t e r f a c e ) 是t i 公司c 5 4 系列的d s p 用于与其他总线 或c p u 进行连接的一种接口部件。h p i 接口通过h p i 控制寄存器( h p i c ) 、地址寄 存器( h p l a ) 、数据锁存器( h p i d ) 和h p i 内存块，实现与主机之间的通信。h p i 8 接口包括一个8 位的双向数据总线和各种控制信号。1 6 位的数据分为高、低两个 字节传输，用h b i l 信号线来控制传输的是高字节还是低字节。h p i c 允许主机和 d s p 进行读写。 1 h p i 8 的主要接口控制信号 h a s 是地址锁存( 越正) 或选通输入信号，低电平有效。 h b i l 是地址控制输入信号，h b i l 为低电平时，读写第一字节；h b l l 为高 电平时，读写第二字节。h b i l 和h p i 控制寄存器( h p i c ) 中的b o b 位配合使用。 h c n t l 0 ，h c n t u 是地址控制输入信号，供主机选择读写h p i c ，h p i a 或 h p i d 。 h c s 是h p i 选通使能信号。主机对h p i 访时，h c s 要保持低电平。 h d 0 h d 7 是h p i 的双向三态数据总线。 h d s l ，h d s 2 是读写数据选通输入信号。 h 烈t 是输出信号，供主机产生中断时使用。 h r d y 是输出信号，供主机等待时使用。当信号为高电平时，主机可进行数 据传输；为低电平时，h p i 接口忙，主机不可以传输数据。 h r w 为读写选通输入信号。 2 h p l 8 控制寄存器分析 h p i 控制寄存器( h p i c ) ：h p i c 为1 6 位寄存器，如图2 6 所示。其高8 位和 低8 位完全相同，各位的功能如下： b o b 是主机读写信号，b o b 为高电平时，主机读写的第l 字节为低字节， 第二字节为高字节；b o b 为低电平时，主机读写的第一字节为高字节，第二字 节为低字节。主机第一次存取h p i a 和h p i d 之前，b o b 必须先进行初始化。 d s p i n t 是主机写信号，d s p i n t 为高电平时，d s p 发生中断；d s p i n t 为低电平 时则不起作用。 h i n t 是主机和d s p 均可读写的信号，该位决定d s p 引脚h i n t 的输出状态。 d s p 复位时h i n t 为低电平；d s p 写时h i n t 为高电平，这时如果使h i n t 变为 低电平，可用来中断主机：主机再写时h i n t 又变为高电平，这样可以清除原来 广东t 业大学工学硕士学位论文 的中断。 1 5 1 2 1 11 0987 - 43210 x | h i n t | d s p i n txi b o b x l h i n ti d s p i n txb o b 1 【。【_ _ ，l 、j j 。j ，。，j 1 _ j 图2 6 h p i 8 h p i c 寄存器 f i 9 2 - 6h p i 一8h p i cr e g i s t e f h p i 地址寄存器( h p i a ) ：h p 队只能由主机直接访问，它包含了当前访问所需 的d s p 片内r a m 地址。 h p i 数据锁存器( h p l d ) ：主机通过h p i d 与h p i 内存块交换数据，h p i 接口 根据h p 认值，由h p i 接口控制信号确定是将h p i 内存单元值读入h p i d 还是将 值写入h p i 内存单元，读写过程约需5 个d s p 时钟周期。 外围h p i 8 接口可以不需要或只需要很少一部分附加逻辑，就能够与各种主 机相连接。8 位数据总线( h d 0 一h d 7 ) 用于与主机交换数据；两个控制输入( h c n t l o 和h c n t l l ) 指示访问哪一个h p i 8 寄存器；输入和h b i l 一起，通常由主机地址 总线驱动。 使用h c n t l o 1 输入，主机能够指定对h p i 控制器( h p i c ) 、h p i 地址寄存器 ( h p 队) 和h p i 数据寄存器( h p i d ) 的访问。由于d s p 是1 6 比特字结构，所以所有 的h p i 8 传送必须包含两个连续的字节。h b i l 指示第一个字节和第二个字节的 发送顺序。内部控制寄存器确定是第一个字节还是第二个字节放在1 6 比特字的高 位。 h p i d 寄存器具有可供选择的自动地址自增特性，它为读写连续的存储区域 提供了便利。自增模式下连续传送数据，每访问存储器一次，h p 认寄存器地址 将自动增加。由于主机无须在每次访问存储器时修改h p i a 值，从而提高了系统 性能。当使用地址自增模式时，读操作后将使h p i a 寄存器地址加1 ；在写操作 前，h p 队寄存器的地址加1 。 3 本方案中主处理器与d s p 的通信 h p i 口的存储器访问分为共用寻址( s a m ) 和单主机寻址( h o m ) 两种工作方 式。在s a m 方式下，主机和d s p 都能访问h p i 存储器；而在h o m 方式下只有 主机才能访问h p i 存储器。在主机与d s p 进行通信时，通常采用共用寻址方式。 h p i 8 使用中断逻辑使得软件的通信“握手”变得更容易。主机通过在h p i c 寄存 器中设置特定位来中断d s p 的中央处理单元。同样d s p 也能够使用h l n t 输出 1 4 第二章s o c 处理器体系结构的研究 来中断主机。d s p 和主机都可以通过设置h p i c 寄存器的h 烈t 位来产生中断。 图2 7 是本方案中主处理器与d s p 的h p i 接口电路图。 p 0 0 p 0 7h d 0 一h d 7 p 2 3h c n r l l d 主器 h c n 1 h b i l 友b p 1 2h r ，w 筵 p 1 3 h d s ld s p 器v c c l 一 h d s 2 。i t h c s h a s i n t 0m n t 图2 7 主处理器与d s p 的h p i 接口电路图 f i 9 2 7m a s t e rp r o c e s s o r a n dd s ph p ii n t e r f a c ec i r c u i t 2 3 本章小结 本章分析了现有几种主要的s o c 处理器的体系结构，并论述了它们的优缺点。 然后针对工业控制和低端信号处理的应用领域分析了一种r i s c 微处理器集成 d s p 双内核的s o c 方案，介绍了方案中处理器的总体架构，并讨论了处理器之间 的通信方式。 广东工业大学工学硕士学位论文 第三章s o c 设计方法 3 1 验证方法与开发工具的选择 3 1 1 系统验证与综合方法分析 对s o c 进行验证与综合，可供选择的e d a 工具较多，本方案采用a c t e l 公司 的u b e r oi d e6 o 设计软件，验证与综合分别采用其内嵌的m o d e l s i m 5 8 和 s y n p l i f y 7 5 1 。对于具体的开发环境，设计的输入方法也有多种，如h d l 输入和 电路原理图输入，根据不同的设计可以灵活地选择不同的输入方法，也可以将多 种输入方法有机地结合起来1 2 0 l 。下文将结合s o c 系统的设计，分别介绍电路原理 图输入法和h d l 输入法的优缺点，以作为开发工具选择的依据。 1 电路原理图输入方法 电路原理图输入方式比较直观、明了，也符合传统电子设计人员的习惯。在 设计中可以直接从库中调出元件来使用，这要求设计人员具有丰富的电子设计知 识和经验，并且对p i d ( 可编程逻辑器件、的结构比较熟悉，才能提高设计的可靠 性、器件的利用率并缩短设计的周期。然而这种方式有一个很大的隐患，如果产 品有所改动，需要采用另外的p l d 器件时，由于各个厂家支持的库不尽相同，这 样就不得不重新输入电路原理图，而且当设计规模较大时，原理图输入会变得非 常烦琐，要考虑大量的连线，很容易出错，且不容易排除错误。当设计人员之间 相互进行协作时，对这方面的要求会更高。 2 h d u 硬件描述语言) 输入方法 h d l 的可移植性好，使用方便。设计人员不需要一开始就考虑采用某一p l d 厂商的某一特定型号器件，而是从功能描述开始的，利用某种硬件描述语言( 如 v h d l ) 把功能描述出来，通过功能仿真( h d l 仿真器) 以验证设计思路的正确性。 当所设计功能满足需要时，再考虑以何种方式( 即逻辑综合过程) 完成所需要的设 计，并能直接使用功能定义的描述。实际上这就是自顶向下( t o p d o w n ) 的设计 方法，其功能设计可完全独立于物理实现，易于修改。当设计规模大、电路复杂 第四章主处理器的分析、验证与综台 时，1 d p d o w n 设计方法是必不可少的手段1 2 l - 2 2 j 。最常用的硬件描述语言有： v h d l 和v b r j l o g h d l 。 自顶向下设计方法的优越性主要表现为： 由于顶层的功能描述可以完全独立于目标器件的结构，在设计的最初阶段， 设计人员可不受芯片结构的约束，集中精力对产品进行最适应市场需求的设计， 从而避免了传统设计方法中的再设计风险，缩短了产品的上市周期。 设计成果的再利用得到保证。现代的电子应用系统以及电子产品的开发与生 产向模块化发展，或者说向软硬核组合的方向发展。对于以往成功的设计成果稍 作修改、组合就能投入再利用，从而产生全新的或派生的设计模块，同时还可以 用一种i p 核的方式进行存档删。 由于采用的是结构化开发手段，一旦主系统基本功能结构得到确认，即可实 现多人多任务的并行工作，使系统的设计规模和效率大幅度提高。在选择实现系 统的目标器件的类型、规模、硬件结构等方面具有更大的自由度。 3 1 2 开发工具选择及设计流程 集成芯片系统的设计，复杂性是不言而喻的。基于以上分析，如果采用原理 图设计将会花费大量的时间在具体的细节上，如连线、器件选择，而采用h d l 输入会使设计者的工作量大为减少，避免不必要的重复设计，只需要关心功能的 实现即可，所以设计采用了h d l 输入方式。同时，编程使用v h d l 语言，与别 的h d l 语言相比，v h d l 更适合于超大规模的系统级设计m 】。e d a 软件则选择 了支持多种输入方式的a c t e ll i b e i oi d e 6