电子技术课程设计-数字时钟设计.doc

数字时钟设计目录1.设计任务与要求31.1 设计任务31.2 设计指标31.3 题目评析32.方案选择与论证42.1 方案选择42.2 方案论证43.系统硬件设计53.1计数电路63.1.1 24进制计数器63.1.2 60进制计数器73.2 译码驱动及显示单元电路73.3 校时电路83.4 整点报时电路93.5 总原理图 94.系统仿真104.1 仿真电路104.2 仿真改动105.系统的调试组装126.结论14参考文献15附录15致谢22数字时钟设计全套设计加扣3012250582 摘 要：数字钟是一种用数字电路技术实现时、分、秒 计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，在这次设计中对分频器、计数器、译码器和显示器进行研究编译，并完成了各种器件的编译工作，实现数字钟的功能。有准确计时，以数字形式显示时、分、秒的时间和校时功能。秒和校时功能都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示。关键词 数字钟；振荡器计数器；译码显示；仿真1 设计任务与要求1.1设计任务本次课程设计是通过简单的逻辑芯片实现数字时钟。1.2设计指标具有时钟显示功能，能稳定的显示时、分、秒，并以24小时为一个周期；具有校时功能；整点报时功能，报时声为四低一高，最后一声响正好为整点。1.3题目评析在日常生活和工作中，我们常常用到定时控制，如扩印过程中的曝光定时等。早期常用的一些时间控制单元都使用模拟电路设计制作的，其定时准确性和重复精度都不是很理想，现在基本上都是基于数字技术的新一代产品，随着数字集成电路性能价格比的不断提高，新一代产品的应用也越来越广泛，大可构成复杂的工业过程控制系统，完成复杂的控制功能。小则可以用于家电控制，甚至可以用于儿童电子玩具。它功能强大，体积小，质量轻，灵活好用，配以适当的接口芯片，可以构造各种各样、功能各异的微电子产品。随着电子技术的飞速发展，家用电器和办公电子设备逐渐增多，不同的设备都有自己的控制器，使用起来很不方便。根据这种实际情况，设计了一个单片机多功能定时系统，它可以避免多种控制器的混淆，利用一个控制器对多路电器进行控制，同时又可以进行时钟校准和定点打铃。它可以执行不同的时间表（考试时间和日常作息时间）的打铃，可以任意设置时间。这种具有人们所需要的智能化特性的产品减轻了人的劳动，扩大了数字化的范围，为家庭数字化提供了可能。本次课程设计项目中，重点在于通过各类元件实现60进制计数器和24进制计数器以及校时等设计。较为困难的部分在于该数字时钟需要完成计时、校时、报时、显示等多项功能，导致组成部分较多，在仿真和调试时相对复杂。本次设计中的数字时钟电源采用时钟电压，调整其频率调试使其经计数器的技术近似秒针频率；此外为了校正误差，添加了校时电路，用以提升时、分部分的计时准确性；整点清理完成循环；整点报时系统使其功能进一步强化。2.方案选择与论证2.1方案选择方案一：首先构成一个CB555定时器【1】和分频器产生震荡周期为一秒的标准“秒”脉冲信号，由74LS160采用清零法分别组成六十进制的“秒”计数器、六十进制“分”计数器、24进制“时”计数器。用两个74LS90来分别控制秒和分的十位和个位。个位采用十进制，十位采用六进制就能完美解决六十进制【2】的秒计数。然后再用74ls191和74ls74来分别控制时的个位和十位。清零法适用于有异步置零输入端的集成计数器。原理是不管输出处于哪种状态，只要在清零输入端加一个有效电平电压，输出会立即从那个状态回到“0000”状态。清零信号消失后，计数器又可以从“0000”状态开始重新计数。使用CB555定时器的输出作为“秒”计数器的CP脉冲，把秒计数器的进位输出作为“分”计数器地CP脉冲，分计数器的进位输出作为“时”计数器的CP脉冲。使用74LS48为驱动器，共阴极七段数码管作为显示器。方案二：使用时钟电压作为脉冲信号，采用74ls160分别构成二十四、六十、六十进制的“时”“分”“秒”计数器，再用74ls48做译码器将计数器传来的信号转换成BCD码，连接共阴极七段LED数码管显示时间。其中采用与非门电路实现进位后的制零。时间校正采用高频的时钟电压【3】作为CLK的输入，当选择开关选中校正电路时，高频脉冲对其“时”“分”的计数器单独计数，校正至预定值时切换开关从而又正常计数。整点报时也是采用与非门电路实现，其原理是当“分”“秒”计数同时向前有进位时喇叭的电路导通，实现整点报时。2.2方案论证方案一较为精准，但成本高，操作较方案二困难。方案二精准度不高，但是简单方便容易制作。故选择方案二制作数字时钟。具有计时、校时、报时、显示等基本功能的数字时钟主要由计数器、译码器、显示器、校时电路、报时电路等七部分组成（原理框图如下）。时显示器分显示器时译码器分译码器秒译码器时计数器分计数器校时电路秒计数器秒显示器整点报时时钟电压图2.1 数字时钟原理框图其中，秒、分、时分别为60、60和24进制计数器。其中，秒计数、分计数均为六十进制，即显示00-59，其个位为十进制，十位为六进制；时计数为二十四进制计数器，显示范围00-23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位到4时清零，即实现了二十四进制。本次设计中未设计振荡器和分频器【4】，用时钟电压作为秒针计数器的电压。3.系统硬件设计振荡电路的设计计数电路的设计译码驱动级显示单元电路整点报时电路闹钟电路振荡器24进制计数器60进制计数器频器校时电路图3.1 系统单元电路总览3.1计数电路时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器或24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。可用于计数的芯片很多，比如可预置的4位二进制同步计数器(74LS161)，可二/五分频十进制计数器(74LS90)，可预置BCD双时钟可逆计数器(74LS192)，双十进制计数器（74LS390）等。本设计采用74ls160作为计数器分别构成60、24进制计数器。3.1.1 24进制计数器由74ls160构成的二十四进制计数器，将一片74ls160设计成四进制加法计数器，另一片设置二进制加法计数器。即个位计数状态为Qd Qc Qb Qa = 0100十位计数状态为Qd Qc Qb Qa = 0010时，要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器。电路图如下:图3.2 24 进制计数器3.1.2 60进制计数器由74ls160构成的60进制计数器，将一片74ls160设计成10进制加法计数器，另一片设置6进制加法计数器。两片74ls160按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。下图电路即可作为秒计数器，也可作为分计数器。电路图如下：图3.3 60进制计数器3.2 译码驱动及显示单元电路计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器【5】。常用的7段译码显示驱动器有74LS48本设计增加限流电阻R=100欧，防止电流过大损坏LED数码管。单元电路连接如下图所示：图3.4 译码驱动及显示单元电路3.3 校时电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。电路如下图：图3.5 校时源图3.6 校时电路3.4整点报时电路时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波。按照要求构成整点报时电路，电路图如下:图3.7 整点报时电路3.5总原理图图3.8 总电路图4 系统仿真4.1基于Multisim的电路仿真电路运行图：图4.1 数字时钟仿真运行图4.2仿真改动（1） 秒与分、分与时之间的进位可以由一个简单的非门电路实现；（2） 仿真时，可以纠正错误，如：显示版开始没工作，经查找发现数码管接通电源线；转换开关至校正电路，校正较慢，总结原因是时钟电压的频率比较低，故校正时间较长。（3） 此外，因为设计过程中用到的直流源为+5V，所以要将蜂鸣器【6】的工作电压由+9V改为+5V才能正常工作。（4） 根据课题要求，数字电子钟显示系统能在正点前是蜂鸣器鸣叫5次，周期为1秒，所设计的正点报时系统要能在电子钟计时到59分51 53 55 57 59秒时是蜂鸣器鸣叫，由示波器观察如图所示图4.2 整点时示波器显示图4.3 校正时间至整点（5） 校正时间，开关切换至校时电路，显示器随之改变。如图所示图4.4 开关切换至校时电路5 系统的调试组装 在protel下的原理图图5.1 设计原理PCB图图5.2 电路板制作6 结论本次数字时钟设计的电路设计划分为三大模块设计：首先，是数字钟的计时功能；然后，是数字钟的报时功能；最后，是校时功能模块。然后根据自己所掌握的知识集合各类参考资料，逐次设计每个部分的电路，并加以保存，为后面的设计报告做准备。虽然在仿真过程中出现一些问题，不过最后实现了报告中要求的基本功能。在写报告的过程中也有一些对器件的不了解等问题。通过上网查阅相关资料最终得到了解决。本次设计的不足之处在于对振荡器和分频器的处理，没有采用555定时器作为稳定的脉冲源使秒针的技术不够精准，即器其摆动频率不是标准的1HZ；相对于成品电子时钟，本次设计缺少闹钟功能，即功能不够强大；虽然设计原理简单易懂，但耗费的芯片较多。改进方向：脉冲源能自动地产生稳定的标准时间脉冲信号。脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。即脉冲源和分频电路有待设计提高。以及芯片的设计选取，可以选择更好的芯片替代节约成本。经过这次数字电子电路的课程设计，对数电知识得到巩固，并且有了一定程度的提高，对数字钟的工作原理有了比较深刻的理解，对数字电子设计的过程及其涉及的工具有更深入的认识。在理论知识的基础上，更多的学习到了设计中的一些东西，更快的去投入一个新的工作模式当中。而且这一次课程设计，不论是开始的总体构思，还是后来学习新的软件进行多项具体设计，都充分培养了我们查阅资料及接受新知识的能力。参考文献【1】韩学军. 数字电子技术基础.中国电力出版社,2006【2】王义军.模拟电子技术基础.中国电力出版社，2007【3】童诗白.模拟电子技术基础.高等教育出版社，2006【4】阎石. 数字电子技术基础.高等教育出版社，2006【5】康华光.电子技术基础.高等教育出版社，2008【6】张庆双.电子元器件的选用与检测.机械工业出版社，2002附录1.器件说明附录表1 器件说明名称型号数量7段LED6个4输入与非门74LS20N4个2输入与非门74LS00D8个非门74LS04N9个单刀双掷开关2个电容10nF2个异步十进制计数器74LS160N6个译码器74LS48N6个蜂鸣器BUZZER2个2 74LS160N附录图1 74LS160N引脚图附录表2 74LS160功能表EPETLDRDCP功能XX0X1XXX01X011101111XXX清零并行输入保持保持(RCO=0)计数3.74LS90附录图2 74LS90的引脚图附录表3 74LS90的功能表输 入输 出功 能清 0置 9时 钟QD QC QB QAR0(1)、R0(2)S9(1)、S9(2)CP1 CP21100 0000清 00011 1001置 90 00 0 1QA 输 出二进制计数1 QDQCQB输出五进制计数 QAQDQCQBQA输出8421BCD码十进制计数QD QAQDQCQB输出5421BCD码十进制计数1 1不 变保 持4.74LS48附录图3 74LS48的引脚图附录表4 74LS48功能表十进数或功能输入BI/RBO输出备注LTRBID C B Aabcdefg0HH0 0 0 0H111111011Hx0 0 0 1H01100002Hx0 0 1 0H11011013Hx0 0 1 1H11110014Hx0 1 0 0H01100115Hx0 1 0 1H10110116Hx0 1 1 0H00111117Hx0 1 1 1H11100008Hx1 0 0 0H11111119Hx1 0 0 1H111001110Hx1 0 1 0H000110111Hx1 0 1 1H001100112Hx1 1 0 0H010001113Hx1 1 0 1H100101114Hx1 1 1 0H000111115Hx1 1 1 1H0000000BIxxx x x xL00000002RBIHL0 0 0 0L00000003LTLxx x x xH111111145.555定时器附录图4555定时器内部原理图附录表5 CB555的功能表输 入输 出RDVi1Vi2V0TD状态0XX低导通12/3Vcc1/3Vc低导通11/3Vc不变不变12/3Vcc2/3Vcc1/3Vc高截止6.时钟电压附录图5 时钟电压时钟电压：周期性短暂突变的电压7.74LS19174LS191为可预置的四位二进制加/减法计数器，其管脚图如图所示：RCO 进位/借位输出端MAX /MIN 进位/借位输出端CTEN 计数控制端QA-QD 计数输出端U/D 计数控制端CLK 时钟输入端LOAD 异步并行置入端（