实验三 选数据选择器实验报告.doc_第1页
实验三 选数据选择器实验报告.doc_第2页
实验三 选数据选择器实验报告.doc_第3页
实验三 选数据选择器实验报告.doc_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

.实验三 、八选一数据选择器一、 实验目的:1.熟悉Quartus II6.0软件的使用和FPGA设计流程2.用VHDL语言进行八选一数据选择器的设计二、 实验步骤:一 建立文件夹:在D盘 “xingming”的文件夹下建立一个名为“choice8”的文件夹。二 建立新工程1. 双击桌面上Quartus II6.0 的图标,启动该软件。2. 通过File = New Project Wizard 菜单命令启动新项目向导。在随后弹出的对话框上点击Next按钮,在 What is the working directory for this project 栏目中设定新项目所使用的路径:D:xingmingchoice8;在 What is the name of this project 栏目中输入新项目的名字:choice8,点击 Next 按钮。在下一个出现的对话框中继续点击Next,跳过这步。3. 为本项目指定目标器件:选择器件系列为ACEX1K ,选择具体器件为EP1K30TC144-3 1728 24576 ,再点击Next。在弹出的下一对话框中继续点击Next ,最后确认相关设置,点击Finish按钮,完成新项目创建。三 设计输入1. 建立一个VHDL文件。通过 File = New 菜单命令,在随后弹出的对话框中选择 VHDL File选项,点击 OK 按钮。通过 File = Save As 命令,将其保存,并加入到项目中。2. 在VHDL界面输入8选1数据选择器程序,然后通过File = Save As 命令保存。四 综合适配1. 选择Processing =Start Compilation命令,检查发现无程序语法错误。2. 执行Tools =Netlist Viewer =RTL Viewe, 生成RTL图。 五 模拟仿真1. 在 File 菜单下,点击 New 命令。在随后弹出的对话框中,切换到 Other Files 页。选中 Vector Waveform File 选项,点击 OK 按钮。2. 选择命令 Edit=End Time ,时间设置为30000ns , 进入到波形编辑界面。在 Edit 菜单下,点击 Insert Node or Bus 命令,或在结点名字区连续双击鼠标左键两次,在新出现的框图中点击Node Finder出现结点查找器窗口搜索结点名, 在上一个框图中点击 Node Finder 按钮后,打开 Node Finder 对话框。点击 List 按钮,列出电路所有的端子。点击 按钮,全部加入。点击 OK 按钮,确认。3. 回到 Insert Node or Bus 对话框,点击 OK 按钮,确认。4. 编辑输入激励信号波形.选中 a 信号,在 Edit 菜单下,选择 Value = Clock 命令。在随后弹出的对话框的 Period 栏目中设定参数为10ns,点击 OK 按钮,重复前面的操作,设置输入信号b的参数为20ns ,c信号的参数为30ns,d信号的参数为40ns,e信号的参数为50ns,f信号的参数为60ns,g信号的参数为70ns,h信号的参数为80ns,输入激励信号波形编辑完毕。同样的,s0、s1、s2的参数分别设置为10ns、20ns、30ns。5. 功能仿真:(1)Processing=Generate Functional Simulation Netlist (2)使用命令Processing=Simulator Tool ,出现模拟器窗口 ,在simulation mode中选择Functional ,指定波形文件为choice8.vwl ,点击start 开始,成功后点击Report查看仿真波形1. 时序仿真:(1)Processing=Generate Functional Simulation Netlist (2)使用命令Processing=Simulator Tool ,出现模拟器窗口 在simulation mode中选择timing,指定波形文件为choice8.vwl ,点击start 开始,成功后点击Report查看仿真波形六 引脚分配1. 在 Assignments 菜单下,点击 Pin Planner 命令,出现如下图示。在这个工具中,我们可以为我们的电路的端子分配器件的引脚。在 All Pins 表格中,双击 Node Name 列的 new node 单元,选择所有端口的名字。在同一行的 Location 列,选择要分配的位置。重复操作,为每个端子都分配适当的脚位。2. 在 Assignments 菜单下,点击 Device 命令。在随后弹出的对话框中点击 Device & Pin Options 按钮,进入 Device & Pin Options 对话框。切换到 Unused Pins 页,在 Reserved all unused pins 栏目中,选择 As input tri-stated 。点击确定按钮,确认设置。回到 Seting 对话框,点击 OK 按钮。3. 在这些均设置好后,选择 Processing 菜单下,点击 Start Compilation 命令,开始再一次编译我们的项目。编译结束后,点击“确定”按钮。七 下载与配置1. 可编程器件通过专用电缆和计算机相连,使用命Tools=Programmer打开编程模块窗口,目标器件名和编程文件名必须正确地显示在该窗口中。2. 回到编程器窗口,选中program/configure,再点击Start启动编程。3下载成功后,在试验箱中进行试验,可观察到实验结果。三、实验感想在这次的试验中,因为是第三次使用Quartus II6.0做实验,所以,对于实验的步骤和流程比较熟悉了,这次试验是根据二选一和四选一数据选择器来改编八选一数据选择器,但是,在改编VHDL语言程序的过程中,遇到的一个问题就是由于输入法没有调整到英文状态,导致程序无法正常进行编译,后面检查后就修正过来了。这个实验一共做了两次,因为第一次做之后,写实验报告时发现实验截图不全,即功能仿真和时序仿真的仿真波形图没有截出输入输出信号的字母标识。这样从图中并不能清楚看出实验仿真结果,在第

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论