（电子科学与技术专业论文）600mhz+dsp芯片s部件的设计与优化.pdf

国防科技人学研究生院学位论文 a b s t r a c t d i g i t a ls i 印a lp r o c e s s o r ( d s p ) i sak i n do fp r o c e s s o ri n a d es 】p e c i a l l yf o rd i g i t a ls i 印a l p r o c e s s i n g d s pt e c l l i l o l o g ) rd e v e l o p e dr 印i d l ys i n c e 廿1 ef i r s td s pc m pp r o d u c e di nl9 8 0 s n o 、忱d a y s ，d s pi s 谢d e l yu s e di nm a l l yf i e l d s ，e s p e c i a l l yi nc o m m u i l i c a t i o nt e c h n o l o g ) ，n l i l i t a 巧 印p l i c a t i o n ，a 1 1 dc o n t r o ls ) r s t e m h i g l l e rp e r f o m a n c ed s p i sr e q u i r e df o rn e w a p p l i c a t i o n s f t c x xi sa3 2 - b i tf i x e d - p o 缸d s pc l l i pb e i n gd e s i g n e d i t sa r c l l i t e c t u 】旧i sv l l w 粕di t c a ni s s u e8i i l s t r u c t i o 船i nac y c l e ni sb o u n dt on ma taf e q u e n c yo f6 0 0 m h z ，w l l i c hw o u l db e t h ed s pw i t l lt l l el l i g l l e s tf k q u e n c yw eh a v ee v e rd e s i 蛐e d i 锄h o n o r e dt ob eam e m b e ro f 也e r e s e r c ht e 锄t ot a l 【ep a ni l lm ed e s i g no fsu i l i t 、) i ，! h j c hi so mo ft l l em o s ti m p o r t a i l tf h n c t i o nu l l i t i nc p uc o r e i l l 廿1 i sp a ：p e rw e 诵hd e s c r i b em ea r c h i t e c t l i r co ft l l esu i l i ti i lf t c x x ，t 1 1 el o 西c d e s i g n ，嬲w e l l 勰t l l eo m i n l i z a t i o no fc r u c i a lp a r t si 1 1t h ed e s i g nb yu s eo fm uc 缸粕d e s i 萨 m e t l l o dt oa c l l i e v et l 圮g o a lo f6 0 0 m h z 缸q u e n c e su i l i ti s 锄i m p o r t a n t 血n c t i o nu i l i tc 哪恤go nl o g i co p e r a t i o n s ，a r i t h m e t i co p e r a t i o 璐，a n d b r a n c hi n s t m c t i o l l si i lf t - c x x i i lt l l i sp a d e r w e 谢l ls t a n 谢t l la i l a l v z eo ft l l ea r c m t e c t l 玎eo f 位 su i l i t ，a i l dd i v i d e di ti n t os m a l ls e 田n e n t sa c c o f d i i l gt oi r 峪岫】c t i o n s t h e nw ee l 矗b o r a ：t co nm e l o g i cd e s i 盟o fsu l l i t ，锄dm a l 【ea 1 1e v a l l u a t i o no fi t sp e 墒册a n c e a nt 油i n gb a r g e tw 弱m a d e f o rt l l ec m c i a lp a r ta c c o r d i i l gt o 也ed e s i p mo b j e c t i v e b 2 u r r e ls k f b e ri sam a i l l 矗m c t i o n a l 疵ti nsu i l i t 锄di ss u r p o s e dt ob e 司h eb o t t l e 耻：c k c o n s i d e r i l l gt l l a tt l l e r ei sa 协s t r u c t i o nt a k i l l gt 、os l l i ro p e r a t i o ni i lo n ec l o c kc y c l e w eh a v e d o n es o m ee x p e r i m e l l _ t st of m dt l l a t l ep r o b l e mc a l l tb es o l v e du i l l e s s 、v ed e s i 霉皿t l l es i l i r e r 、) v i t l l t l ：屺h e l po f 如uc u s t o md e s i g nm e l o d b yu s i i l gd ) ，i 】脚i l i cc 沁u i tt e c l u l o l o g y ，w eh a v es u c c e e d e d i i lf m i s b j n gab a r r e ls l l i r e rl a y o u t 诵t l lad a ：t al a t e n c yl e s s m3 0 0 p sa n da i la r e ao f 7 0 哪 7 0 u m ，w l l i c hi sp e 彘c t l y 陀a c ht l l eg o a l a sp r o v e dt l l a td y n a l l l i cc i r c u i ti s9 0 0 df o ri t sh i 9 1 lp e r f - o m a n c e ，肌di ti sa l s o 咖f 1 0 ri t s s m a l ln o i s em a r g i l l 锄db a ds i 辨a j 幽如i l i 西s os o m ei i i ：i p l o v e m e n tf o rd y n a i i l i cc n u i ti s d i s c u s s e d ，m a i l l l yo np 晌肌a n c e s 趾dn o i s e - i m m u l l i 哆t h ep e r f o n i l a i l c el l j l sb e e ni d l p r o v e db y m o r e 1 a n2 5 w i mm eh e l po ff o o t l e s sd ) ，i l a 而cc 沁u i td e s i 弘，d 砌- v tc m o st e c h n o l o g ) ra n d s k e w e dc m o sd e s i 霉r 皿m e t h o d w e 锄a l y z e dt h ei l o i s es o u 】c e s 锄dd i ds o m ee x p 商m e n t st o c o m p a r es o m ek i i l d so fi l o i s e - t o l e r a n tt e c l l i l o l o g y 锄du t l l e mt 0i m p r o v en o i s e i m m l l i l i 四o f t h es l l i r e r a l s oa ne v a l u a t i o nh 嬲b e e nm a d et 0e i l s 瑚e 也es 挝r e rc a nw o r kc o r r e c n yw i 也t h e i n t e r f e r e n c ec o m i n go i i t s i d e a r e ro n ey e a r s s t u d yw eh a v ej e i n i s h e dt l 圮l o g i cd e s i g n 趾d 如1 1 c u s t o mo p t 砌z a ：d o 璐o fs f - u c t i o r l a lu i l i t ，a n dp e 墒n n 锄c eb o 啦l e n e c k sl l a v eb e e ns o l v e d k e y w o r d s ：d i g i t a ls i g n a ip m c e s s o bd s p ，sf u n c t i o nu n i t ，b a r 弛l - s h i n e bf u u c u s t o md 鹤i 驴， d y n a m i cc i r c u i t ，n o i s ei m m u n i t ) r 第i i 页 国防科技大学研究生院学位论文 表目录 表l 一1s 部件指令列表与分类4 表2 1 功能单元及对应指令操作9 表3 一ls 部件指令编码类型1 6 表3 2 指令格式中各个域的含义1 6 表3 3s 部件定点运算指令控制线1 7 表3 4 左移操作数选择。2 0 表3 5 右移操作数选择2 0 表3 6 不同工艺库条件下综合结果2 3 表3 7 各模块单独综合结果2 3 表3 8e x t 算法综合结果比较3 3 表4 1 移位结果表3 5 表4 24 0 位左移移位器综合结果3 7 表4 3 动态电路移位器与静态移位器性能比较3 8 表4 46 4 位移位器译码分段方法及对应移位网络结构3 9 表4 5 两位移位量译码3 9 表4 6 版图与电路模拟结果对比4 8 表5 一l 不同阈值电路左移移位器电路模拟结果5 3 表5 2 各种抗噪声电路性能与功耗5 8 第v 页 国防科技大学研究生院学位论文 图目录 图l l1 r i 公司d s p 性能发展2 图l 一2s 部件在d s p 芯片c p u 中的位置3 图2 一lf t c x x 处理器结构6 图2 2c 6 4 定点流水线结构7 图2 3c p u 内核数据通路结构8 图2 4 半定制和全定制设计流程l o 图2 5f t - c x xd s p 设计流程1 l 图3 一ls 部件与d p 以及寄存器文件的数据通路1 4 图3 2 流水线上s 部件与寄存器文件读写时序安排1 4 图3 3s 部件译码模块结构15 图3 4s 部件指令格式。1 6 图3 5s 部件执行栈模块结构18 图3 6 位操作模块结构示意图1 9 图3 73 2 位算术运算模块结构2 l 图3 81 6 位s i m d 加法器2 1 图3 9s 部件执行栈时序安排2 2 图3 一l o 半定制设计流程2 4 图3 1 1d c 综合流程2 5 图3 一1 2 多路选择结构2 7 图3 13a s 响工具布局布线流程。2 9 图3 1 4l o 西模块物理设计版图结果3 0 图3 15c l r 指令操作示意3 0 图3 16 规格化数格式3l 图3 17e x t 指令操作示意图31 图3 一l8e x t 指令算法a 结构3 2 图3 19e x t 指令算法b 结构3 3 图4 1 采用全译码电路的4 位移位网络3 6 图4 2 采用全编码电路的4 位移位网络3 6 图4 3 静态移位器移位网络3 8 图4 4 动态电路移位器移位网络3 8 图4 5 采用动态的n a n d 2 门的4 位译码电路。3 9 图4 6 移位网络结构。4 0 图4 7 传输门阵列4 0 图4 8n m o s 传输管简化模型4 l 图4 9 输入节点预冲电路4 2 图4 1 0n m o s 管充放电波形曲线4 3 图4 1 1 输出节点预冲电路4 3 图4 一1 2 符号位填充电路4 4 图4 1 3 移位器输出结果波形验证4 4 图4 一1 4 电路模拟波形4 5 图4 一1 5 全定制版图设计流程4 5 图4 1 6 动态移位器版图结构4 6 图4 1 7 右移移位器版图4 8 第1 i i 页 国防科技大学研究生院学位论文 图4 一l8 左移移位器移位通路模拟波形4 8 图5 一lc m o s 器件与动态电路器件4 9 图5 2 无脚管动态电路5 0 图5 3 带动态逻辑的数据运算通路。5 0 图5 4 动态多路选择电路5 l 图5 5 动态多路选择器时序5 1 图5 6 双阈值晶体管移位通路5 3 图5 7 下偏c m o s 与非门5 4 图5 8 交替排列的偏斜c m o s 器件通路5 4 图5 9 动态电路中的噪声来源。5 5 图5 1 0 几种抗噪声动态电路结构5 6 图5 1 1 抗噪声电路模拟平台5 8 图5 1 2 输入输出波形测量上升延时5 8 图5 13 静态输出电压特征曲线5 9 图5 1 4 噪声信号瞬态分析6 0 图5 1 5 嘶n s i s t o r 动态电路结构6 0 图5 1 6t v v i i lt r a 砸i s t o r 瞬态分析波形6 0 图5 1 7 串扰噪声模型6 1 图5 18h s p i c e 噪声模拟波形6 2 第页 独创性声明 本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已 经发表和撰写过的研究成果，也不包含为获得国防科学技术大学或其它教育机构的学 位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文 中作了明确的说明并表示谢意。 学位论文题目：i ! q 幽圣q 墨签丘墨鳌住鲍遮盐量佐毡 学位论文作者签名：毯f 苎垒差自日期：a 归萝年j 月弓日 学位论文版权使用授权书 本人完全了解国防科学技术大学有关保留、使用学位论文的规定。本人授权国 防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子文档，允 许论文被查阅和借阅；可以将学位论文的全部或部分内容编入有关数据库进行检索， 可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密学位论文在解密后适用本授权书。) 学位论文作者签名：茵i坐主垒 作者指导教师签名：趔 日期：汩字年f 月乡日 日期：力者年月8 日 国防科技人学研究生院学位论文 第一章绪论 1 1d s p 芯片概述 数字信号处理器( d s p ) 是专门为快速实现各种数字信号处理算法而设计的、具有特 殊结构的微处理器，在微电子技术发展的带动下，d s p 芯片的发展日新月异，d s p 的功能 日益强大，性能价格比不断上升，开发手段不断改进。在当今的数字化时代背景下，d s p 已成为通信、计算机、消费类电子产品等领域的基础器件，成为电子产品更新换代的决定 因素。 1 1 1d s p 的产生与发展 在d s p 出现之前，主要存在着两种处理器，一种是作为p c 核心的c p u ，另一种是微 控制器m c u 。这两种处理器的在进行大量运算时都面临技术瓶颈，业内就在考虑“是不是 需要一种高速的数字信号处理的器件”【1 1 。 d s p 概念最早出现在上个世纪6 0 年代，到7 0 年代才由计算机实现部分实时处理，当 时主要用于高尖端领域。 1 9 7 8 年诞生的著名玩具产品s p e a l ( & s p e l l 。这个在当时来看富有创意的小玩意儿迅速 成为美国历史上著名的拼写玩具。这项当初并不是公司正式产品计划的设计工作采用的单 芯片语音合成器正是，r i 的首款d s p 。 五年后，第一款商用d s p 在t i 公司诞生。尽管这个型号为t m s 3 2 0 c 1 0 ( 当时为 t m s 3 2 0 1 0 ) 的芯片在今天看来显然已经非常落伍了5 5 ，0 0 0 个晶体管、4 k r a m ，3 微 米p 州o s 工艺，指令处理能力5 m i p s - 一旦它开启了一种可能。 至8 0 年代中期，随着c m o s 技术的进步与发展，第二代基于c m o s 工艺的d s p 芯 片应运而生，其存储容量和运算速度都得到成倍提高，成为语音处理、图像硬件处理技术 的基础。 8 0 年代后期，第三代d s p 芯片问世，运算速度进一步提高，其应用于范围逐步扩大 到通信、计算机领域。 9 0 年代d s p 发展最快，相继出现了第四代和第五代d s p 器件。现在的d s p 属于第五 代产品，它与第四代相比，系统集成度更高，将d s p 芯核及外围元件综合集成在单一芯片 上。这种集成度极高的d s p 芯片不仅在通信、计算机领域大显身手，而且逐渐渗透到人们 日常消费领域。 经过2 0 多年的发展，d s p 产品的应用己扩大到人们的学习、工作和生活的各个方面， 并逐渐成为电子产品更新换代的决定因素。目前，对d s p 爆炸性需求的时代已经来临，前 景十分可观。 1 1 2 国内外d s p 研究现状 第l 页 国防科技大学研究生院学位论文 近年来d s p 芯片得到飞速的发展，在信息系统、信号与信息处理、自动控制、雷达、 军事、通信、家用电器等领域得到了广泛的应用。目前世界开发生产d s p 的厂商约有一二 十家，较大的有t i 、a g e 陀、a d i 、m o t i 啪l a 、s t 、p l l i l i p s 、富士通、松下、日立、三星等。 其中占据份额最大的是t i 公司a d i 公司，这两家总共占了世界d s p 市场的三分之二左右。 t i 公司是d s p 芯片行业无可争议的龙头企业，从发布第一款d s p 芯片至今，产品己 历经5 代变革。公司于1 9 9 7 年发布了新一代d s p 芯片t m s 3 2 0 c 6 0 0 0 ，包括定点系列和浮 点系列。其中定点系列是t m s 3 2 0 c 6 2 】【) 【，浮点系列是t m s 3 2 0 c 6 7 】【) 【，二者相互兼容。最 早推出的c 6 2 0 l 的运算速度己达到1 6 0 0 m 口s 。又于2 0 0 0 年3 月，发布了新的c 6 4 】【) 【系列 d s p ，主频1 1 g h z ，速度达到近9 0 0 0 m 【p s ，总体性能比c 6 2 】( ) 【提高了l o 一1 5 倍。最新推 出的c 6 4 5 5 型d s p ，主频达到1 2 g h z ，峰值处理速度达到9 6 0 0 m m a c s ，同时与 t m s 3 2 0 c 6 4 xd s p 实现了1 0 0 的代码兼容性，t i 公司d s p 产品的性能发展如图l 一1 所 示。 孽 薹1 0 棚 o 暑 耄 d s pp e r f b r m a n c et r e n d s 1 3 0 ；m n - o 每 ，一 l f c 蝴 石一? 1 7 曩h l e 、 i品一 - - 一i l 、，品f - 一 孝 2 恁三7 x 夕姗 、 s z 口i o 8 5 nm c m o il 图1 一lt i 公司d s p 性能发展闭 c 6 0 0 0 系列d s p s 的高速处理能力以及其出色的对外接口能力，使得它在雷达声纳、 医用仪器和图像处理等领域具有非常大的应用潜力，因此在军事通信、电子对抗、雷达系 统、制导武器等需要高度智能化的应用领域，这种芯片的高速处理能力具有不可替代的优 势。目前使用的军用d s p 主流产品都集中在t i 和a d i 公司，其中，兀公司的第六代产品 c 6 x 占最大比例。 a d i 公司生产的t i g e r s h a r c 时钟频率为6 0 0 m h z ，每周期能执行8 组1 6 位m a c 运 算，即4 8 0 0 m m a c s ，2 0 0 4 年底推出的双m a c l 6 位d s pa d s k b f 5 x x ( b l a c l ( f i n ) ，具有 运算能力强，功耗低的特点，能达到7 5 6 m h z 的主频，每秒运行1 5 1 2 个乘加运算。 m o t o r o l a 公司开发的d s p 主要为自己的通信系统服务。d s p 5 6 6 】a 【核系列用于蜂窝电 话和其他个人通信设备。高端d s p 9 6 0 0 2 用于台式多媒体计算机音频、视频和通信的共同 处理。 我国的d s p 产业起步较晚，在九十年代中期才展开通用d s p 研制开发工作。华晶中 央研究所与复旦等国内部分大学合作，在“八五”期间研制出与删s 3 2 0 c 2 5 兼容的1 6 位 第2 页 国防科技大学研究生院学位论文 定点d s p ；“九五期间国防科技大学与华晶中央所共同设计了与t m s 3 2 0 c 3 0 兼容d s p ， 积累了丰富的经验：国防科大在2 0 0 4 年成功研制出c 3 1 兼容d s p ，“十五”期间开发的 y h f t d 3 采用0 1 8 u m 工艺，主频达到2 4 0 m h z ；2 0 0 5 年开发的f t d 4 ，主频达到 2 5 0 m h z ，2 0 0 0 m i p s ，每秒能进行1 g 次1 6 位乘加运算，2 g 次8 位乘加运算，达到国际 先进水平。 1 1 3d s p 发展趋势 d s p 芯片的发展始终围绕着两个主题，一是追求更高的性能，二是追求更低的功耗， 具体说来有以下几点： 系统化集成。随着工艺尺寸的不断减小，片上可以集成更多的外设和存储器，使 s o c 逐步从理论变成现实。s o c 和系统化集成将是d s p 发展的一个方向。 多核d s p 技术。在单个d s p 芯片内集成多个处理器内核，是d s p 技术发展的重 要趋势。 追求更高的运算速度和进一步降低功耗。随着科技的发展，单位时间内处理数据 量的增大使得d s p 必须追求更高更快的运算速度，同时由于嵌入式系统以及便携 式产品的发展，对d s p 芯片的低功耗设计提出了很大的挑战。 与微控制器( m c u ) 结合。将d s p 的运算能力和m c u 的通用结构相结合，是今 后d s p 技术发展的一个潮流m 。 1 2 本文研究内容 设计中的t c 凇是一款高性能定点d s p ，设计性能目标为：时钟主频到达 6 0 0 m h z ，每周期执行8 条3 2 位的指令，峰值计算能力每秒4 8 0 0 个乘加运算，平均功耗 小于2 w 。设计内容包括三个部分：c p u 内核、外设和存储器。 图l 一2s 部件在d s p 芯片c p u 中的位置 第3 页 国防科技大学研究生院学位论文 f t c ) o ( d s p 内核采用多并行处理结构，有8 个并行运算单元，如图l 一2 所示，这些 运算单元可以有不同的组合，分为2 组、每组4 个，包括逻辑处理( l 1 ，l 2 ) 、地址运算 ( d 1 ，d 2 ) 、乘法运算( m l ，m 2 ) 、算术逻辑运算( s l ，s 2 ) 四类单元，分别适合不同 的应用。 课题的工作主要集中在s 运算单元，s 部件是c p u 核的一个功能单元，指令集总共 包含5 9 条指令，以逻辑运算，算术以及移位运算为主，根据指令的操作类型可以分为以 下几大类： 表1 1s 部件指令列表与分类 指令类型指令操作 3 2 位逻辑运算a n d na n d o rx o r 指令跳转相关 a d d k p cb d e cb n o p c s t b n o p r e g b p o s bc s tb r e g p a c k 2p a c k h 2p a c k h l 2p a c k l h 2 数据打包解包与字节移位u n p 删4u n p k l u 4 s p a c k 2s p a c k u 4 s h l m bs h r m b s i 如比较操作c m p e q 2 c m p g t 2 c m p e q 4 c m p g j 4 双1 6 位移位操作s h r 2s h r u 2 3 2 4 0 位移位& 3 2 位位域s h rs h ls h r ue x tc l r 操作 s e ts s h l s i m d 加减运算 a d d 2s a d d 2s u b 2s a d d u 4s a d d u s 2 3 2 位加减运算a d ds u b s a d d 线赋值操作m v cm v kn k h m v k l hm v k lc m p i t 2c m p i t u 4s a d d s u 2 伪指令，伪操作 s w a p 2z e r o n e g 1 3 课题主要工作及创新 课题的工作主要包括以下几个方面：( 1 ) 研究s 部件体系结构，完成逻辑设计；( 2 ) 对s 部件进行时序分析，找出关键路径，通过全定制设计突破关键技术，使其主频达到 6 0 0 m h z ：( 3 ) 研究动态电路性能提升方法和抗噪声技术，对全定制设计提出改进和评估。 课题来源于军用3 2 高性能d s pf t c 双自主正向设计，该d s p 拥有极其强大的数值 运算能力，是移动通讯、卫星导航、网络信息处理等电子信息系统建设和高精尖电子设备 制造必不可少的核心技术部件。s 部件是f t - c x xc p u 内核的关键运算部件，负责算术运 算，移位运算等5 9 条指令的执行，且运算都在单周期内完成，s 部件具有执行指令种类 繁多，单拍内执行操作复杂，时序相对紧张等特点，因而本课题的研究是f t c 殛设计工 作的一个重要组成部分，直接影响着整个c p u 的性能，课题的工作对于研究深亚微米工艺 条件下的电路特性，积累设计经验也有很大的帮助。 第4 页 国防科技大学研究生院学位论文 1 4 本文的结构 本文介绍了f t c ) o ( 中s 部件自主正向设计方法，重点研究了s 部件的结构设计以及 关键部件的设计优化。文章共分为六章。 第一章为绪论，介绍了课题的背景，研究内容和意义。 第二章研究分析了f t c x x 的体系结构和指令流水线。 第三章介绍了s 部件的逻辑设计和优化，并且确定关键部件的优化方案。 第四章介绍了移位器的全定制设计。 第五章分析了动态电路的改进方法，重点讨论了在提升电路性能和抗噪声能力两个方 面的优化。 第六章是结束语，对本文内容作一个总结，同时展望未来的工作和优化改进。 在最后，将对给予我无私帮助的所有老师、同学和朋友表示感谢，并且给出本文的参 考文献。 第5 页 国防科技大学研究生院学位论文 第二章f t - c x x 体系结构简介 f t c x x 是一款3 2 位定点d s p 芯片，它采用超长指令字( v l i w ) 的体系结构，每个 时钟周期最多可以执行8 条3 2 位长的指令，本章将重点介绍它的c p u 内核体系结构及其 指令流水线，以及在内核设计中采用的设计方法。 2 1 f t - c ) 【】【处理器结构 f t c x x 处理器主要由三部分组成：c p u 内核、外设和存储器，各部分结构如图2 一l 所示【3 】： 图2 一lf 1 x x 处理器结构 图中阴影所示部分为c p u 内核，它包括程序读入单元，指令分配译码单元，程序执行 单元和芯片测试仿真端口及其控制逻辑，c p u 内核里有8 个功能单元，这8 个功能单元分 成2 组，每组4 个，分别为l 单元、m 单元、s 单元、d 单元，8 个功能单元可以并行操 作，因此每个周期可以执行8 条3 2 位字长的指令。在c 敞数据通路中有2 个通用寄存器 组，每个寄存器组包括3 2 个3 2 位寄存器。 第6 页 国防科技大学研究生院学位论文 2 2f t - c 】【】【指令流水线 f t c x x 中指令按照取指( f e t c h ) ，译码( d e c o d e ) ，执行( e x e c u t e ) 3 级流水线运 行，每一级又包含几个节拍，流水线结构如图2 2 所示： 取指。译码执行 卜i 蚪 卜叫 图2 2c 6 4 定点流水线结构【5 j 其中流水线取指段分成四个节拍进行： p g ：程序地址产生，确定取指包的地址； p s ：程序地址发送，把取指包的地址发送到内存； p w ：程序访问等待，访问程序存储空间； p r ：程序数据接收，取指包送至c p u 边界。 流水线译码段分成两个节拍： d p ：指令分配，确定取指包的下一个执行包，并将其送至功能单元译码： d c ：指令译码，指令在功能单元进行译码。 流水线的执行段分成5 个节拍( e l e 5 ) ，不同类型的指令，完成它们的执行需要不 同数目的节拍。 f t c x x 的一个取指包有8 条指令，这8 条指令同时顺序通过p g ，p s ，p w 和p r 四 个节拍，一个取指包内的指令根据并行性分成各个执行包，执行包由1 至8 条并行指令组 成。在流水线的d p 节拍，同一个执行包内的指令被同时分配到不同的功能单元。在d c 节拍，源寄存器、目的寄存器和有关通路被译码以便在功能单元完成指令的执行。在执行 站，指令被执行。 2 3f t c ) 【) 【c p u 内核结构 f t c x xc p u 内核的结构如图2 3 所示，主要包括以下部分【3 】： 两个通用寄存器组( a 和b ) ； 8 个功能单元( m ，l ，s ，d 各2 个) ； 两个存储器读取通路； 两个存储器存储通路： 两个存储器组交叉通路； 两个数据寻址通路 1 通用寄存器组 f t c x x 的寄存器文件由两个通用寄存器组( a 和b ) 组成，每个寄存器组包括3 2 个 3 2 位的寄存器。通用寄存器可用来存放数据和数据地址，寄存器a o 、a l 、a 2 、b o 、b l 和b 2 可用于条件寄存器，寄存器a 4 a 7 和b 4 b 7 可用于循环寻址。 第7 页 国防科技大学研究生院学位论文 2 寄存器组交叉通路 每个功能单元可以直接与所处的数据通路的寄存器组进行读写操作，也可通过交叉通 路访问另一侧的寄存器组，从一个寄存器里读到的源操作数，通过交叉通路可以被送到另 侧的多个功能单元。 r a m 地址 图2 3c p u 内核数据通路结构 3 运算功能单元 f t c ) 。( 数据通路中的8 个功能单元分成2 组，每组4 个。一个数据通路中的功能单 元与另一个数据通路中的功能单元有基本相同的定义，这几个单元的功能各有侧重，l 单 元主要是整数浮点的加减法操作和逻辑操作，s 单元主要是指令跳转、移位运算、特殊运 算指令、和算术逻辑运算，m 是专用的乘法部件，d 是专用的访存部件，各个部件执行的 指令类型如表2 一l 所示。 s 运算单元是f t c x xd s pc p u 内核中主要运算单元之一，主要负责算术运算，位域 操作，以及程序转移跳转等指令的执行，其中的一部分指令与其他运算单元正交，如算术 运算，逻辑运算指令等；另外的转移类指令，打包解包指令，带饱和算术运算指令是s 部 件所特有的指令。s 部件执行的指令对c p u 内核的性能起着关键的作用，转移类指令关系 到整个程序执行的顺序，打包解包指令对提高芯片的数据处理能力至关重要，e x t 位域提 取指令是整个c p u 指令集中单拍内执行过程最复杂的指令，这些因素也决定了s 部件的 设计效果关系到整个d s p 芯片研究计划的成败，因此s 部件的设计是攻克主频6 0 0 z 目标的关键，必须予以重点突破。 第8 页 国防科技大学研究生院学位论文 表2 一l 功能单元及对应指令操作【3 j 功能单元 操作指令类型 3 2 4 0 位算术和比较操作； 3 2 位中最左边1 或o 的位数计算： 3 2 4 0 位数的冗余符号位位数的计算； 3 2 位的逻辑操作； l 单元( l 1 ，l 2 ) 字节旋转移位 数据打包解包 5 位常数赋值给通用寄存器 双1 6 位算术及求极值运算 4 个8 位算术及求极值运算 3 2 位算术操作和逻辑操作 3 2 ，4 0 位移位和3 2 位位操作 指令转移 数据打包解包 常数产生 s 单元( s l ，s 2 ) 寄存器与控制寄存器传递( 仅s 1 ) 双1 6 位比较操作 4 个8 位比较操作 双1 6 位移位操作 双1 6 位带饱和的算术运算 4 个8 位带饱和的算术运算 1 6 1 6 乘法操作 1 6 3 2 乘法操作 4 个8 8 乘法操作 双1 6 1 6 乘法操作 m 单元( m l ，m 2 ) 4 个8 8 乘法操作 变量移位操作 旋转 g a l o i s 域乘法 3 2 位加、减、线性循环寻址计算 5 位常数偏移量取存 1 5 位常数偏移量取存( 仅d 2 ) d 单元( d 1 ，d 2 ) 5 位常数偏移量的双字读取与存储 无边界调节的字读取与存储 5 位常数产生 3 2 位逻辑操作 2 4f t c 】【) 【内核设计方法 目前在专用集成电路( a s i c ) 设计中采用的设计方法主要有两种：半定制设计和全定 制设计。 第9 页 国防科技大学研究生院学位论文 土 r t l 级描述与验证 上 基于标准单元的综合与优化 上 布局布线 上 o 7一 * i l 静态时序验证 。 、一一 一带 上 i g d s 网表导出 ( a )( b ) 图2 4 半定制和全定制设计流程 ( a ) 基于标准单元的半定制设计( b ) 全定制设计 半定制设计方法流程如图2 4 ( a ) 所示，设计中通常采用由厂家提供一定规格的功 能块，如门阵列、标准单元、可编程逻辑器件等，按用户要求利用专门设计的软件进行必 要的连接，从而设计出所需要的专用集成电路，特点是元件利用率高，设计自由度大，芯 片面积较小，成本较高。适用于芯片性能指标比较高，而生产批量较大的芯片1 4 j 州。 全定制设计方法流程如图2 4 ( b ) 所示，通常设计中按规定的功能、性能要求，对 电路的结构布局、布线均进行专门的最优化设计，以达到芯片的最佳利用，设计周期长， 但可以得到最高速度，最低功耗和最省的面积，通常全定制设计方法运用在那些对性能要 求比较高、生产量比较大的设计，例如r a m ，m p u 等。 在f t c x xd s p 内核设计过程中，综合考虑到全定制的设计方法虽然性能高、面积小、 功耗低，但是它的设计时间长，成本高；标准单元的设计方法虽然工作量小，但很难达到 高性能的目标；因此我们采用了一种半定制与全定制结合的层次化设计方法，整个流程如 图2 5 所示： 第l o 页 国防科技大学研究生院学位论文 图2 5 f t c x xd s p 设计流程 ( 1 ) 在体系结构与指令系统设计阶段，主要通过对c p u 内核的体系结构和指令集研 究，在此基础上进行自主的体系结构设计。 ( 2 ) 模块划分阶段，主要考虑每个物理模块的大小、形状和位置，重点在缩短模块 之间的互连线长度，除一些模拟电路有特殊要求需要放在最顶层以外，尽量将数字电路归 入各个模块，并且将能共用的功能运算单元归入同一个模块。这阶段同时要做时序分配预 算( t i m i n gb u d g e t ) ，也就是根据最顶层的时序要求算出各个模块的时序要求，并根据时序 要求来做设计。 ( 3 ) r t l 级设计主要进行各模块的逻辑设计，以及代码的逻辑功能验证，并且对代 码进行初步的综合，结合综合报告给出设计的关键路径，并通过算法以及结构的调整对代 码进行优化。 ( 4 ) 之后结合两种方法进行设计：对于综合后能达到时序要求的部分代码，采用基 于标准单元的综合与优化的方法来设计；对于综合后估计偏离时序要求较大的路径部分采 用全定制的方法来设计。 ( 5 ) 在模块集成阶段主要完成对半定制设计模块与全定制设计模块的集成和连线， 以及全局时钟的设计，最终我们得到的是一个既有半定制设计产生的版图，又有全定制设 计产生的版图，两种风格版图混合在一起的设计。 ( 6 ) 静态时序分析( s 切r t i ct i m i n g 加l a l y s i s 简称s t a ) ，在这阶段主要通过套用特定 的时序模型( t i i l l i n gm o d e l ) ，针对特定电路分析其是否违反设计者给定的时序限制。静 态时序分析完成后再对设计做功耗分析，确定时序和功耗符合设计要求后，将版图转换到 第l l 页 国防科技大学研究生院学位论文 c a d e n c e 格式下作d r c 和l v s 检查，必要的话还可以进一步提取r c 参数作s p i c e 仿真， 最后作芯片平坦度修复进而输出g d s i i 文件【4 5 】。 这种设计方法的优点是可以充分利用设计的层次结构，合理安排布局规划和互连，减 小关键互连的长度从而减小互连延时；使得物理设计具有很好的重用性和可修改性，可以 支持多个设计者并行进行设计：全定制模块可以采用各种先进的电路设计技术，如动态电 路结构，来优化关键电路，获得最佳性能；半定制模块可以充分利用e d a 工具在逻辑设 计上的优势，减少复杂的手工