（物理电子学专业论文）用于bpm系统的数据采集系统.pdf

摘要 本文主要介绍了n s r l ( 国家旦生揖射实验室) 的t u r n b y t u r n 系统中 用于b p m ( 电子束团监测系统) 系统的基于p c i 总线数据采集系统部分的设 计和实现。( b p m 全称为b e a m p o s i t i o n m o n i t o r 即束团位置监测。其用途就是 测量一圈一圈的束流轨迹信号。数据采集部分主要是在前端对探测器输出的 三路信号进行初步的处理( 对数放大和信号之间的模拟运算) 之后，定时系 统给出的时钟频率，对模拟信号进行a d 变换，并在p c i 控制器的控制下将 、 数据通过p c i 总线写入内存，并存盘。f 矿 本文主要内容包括： 第一章介绍了b p m 系统提出的背景和意义 第二章大致介绍了整个塾堡墨苤丕筮的硬件部分的设计： 第三章介绍了局部计算机总线p c i 总线的协议及规范，并具体介绍了 p c i 接口电路的设计方法： 第四章介绍了基于w i n d o w s 操作系统的硬件驱动程庄的结构以及利用 w i n d r i v e r 开发驱动程序的方法； 第五章介绍了系统在加速器中的实际应用情况 ! 里登垫查兰堡圭堡苎 垒! ! ! 竺! a b s 扛a c t t h i sp a p e ri n t r o d u c e sd a t aa c q u i s i t i o ns y s t e mw h i c hi sb a s e do np c il o c a l b u so fb p m ( b c a mp o s i t i o nm o n i t o r ) s y s t e m ，w h i c hi su s e di nn s r l b p m i s u s e dt om o m m rt h ee x a c tp o s i t i o no ft h ee l e c t r o nb e a m a n dt h ed a t aa c q u i s i t i o n s y s t e md e a l sw i t ht h es i g n a lf r o mt h ef r o n t - e n dc i r c u i ta n dt r a n s f e r st h ed a t at o c o m p u t e r i tc o v e r sh i 【g l ls p e e da n dh i g hr e s o l u t i o na n a l o gt od i g i t a lc o n v e r s i o n ， d e s i g n i n go fc o m p u t e rl o c a l b u si n t e r f a c ea n dh a r d ，a r ed r i v e rf o rw i n d o w s o p e r a t i n gs y s t e m t h i sp a p e ri n c l u d e st h ef o l l o w i n gp a r t s ： c h a p t e r o n ei n t r o d u c e st h eb a c k g r o u n do f b p ma n di t ss i g n i f i c a n c e c h a p t e r t w oi n t r o d u c e st h ed e s i g no f t h eh a r d w a r ei nt h ed a t a a c q u i s i t i o ns y s t e m c h a p t e r t h r e ei n t r o d u c e st h es p e c i f i c a t i o no f c o m p u t e r l o c a lp c ib u s ，a n dab a s i c m e t h o do f d e s i g np c im a s t e ri n t e r f a c i n gc i r c u i t c h a p t e r f o u ri n t r o d u c e st h ed e s i g no f t h es o r w a r ei nt h ed a t a a c q u i s i t i o ns y s t e m c h a p t e r f i v ei n t r o d u c e st h ea p p l i c a t i o ni nt h ea c c e l e r a t o r 2 蔓型塾盔堂堡主堡塞 致谢 致谢 在论文完成之际，首先向我的导师阴泽杰，吴孝义老师致以我衷 心的谢意。谢谢他们给我一个机会去学习硬件的设计和实现，领我进 入了一个全新的世界。同时在实验室工作期间，阴老师和吴老师一直 都很关心我的学习和生活，在各方面给了很多的帮助和支持。尤其是 他们严谨的治学风范、创新的物理思想和忘我的工作精神使我在学习 和工作中受益匪浅。 同时还要向肖延国，赵军平，黄琦，马庆力，詹志峰等项目合作 者表示感谢! 感谢张健，王科，陆俊峰，陈铭，蒋宁，卫小乐实验室 同学的帮助! 感谢都改欣的帮助! 以及核电子专业的曾经帮助过我的 所有同学们一并表示感谢! 最后感谓 我的父母，感谢他们在我最困难的时候一直在我身边支持 我，鼓励我，帮我度过难关! 中国科技大学硕士论文第一章引言 第一章：引言 1 1 背景 一同步辐射及其应用 高能电子在磁场中受到径向加速，在轨道的切线方向会发出很强的电磁辐 射同步辐射。1 9 4 4 年前苏联的伊凡宁柯就曾预言了这种辐射，1 9 4 7 年在美 国通用电器公司实验室的7 0 m e v 电子同步辐射加速器上首次观测到这种辐射。 六十年代初美国国家标准局( n b s ) 首次提出利用同步辐射作为光源开展研究工 作。 随着对同步辐射光源的逐步深入研究，人们发现同步辐射光源有着许多其它光源 无法比拟的特点：同步辐射光源具有一个从远红外到x 射线范围内的连续光谱， 此外它的准直性好、亮度高、偏振性好、时间结构优良、稳定性高。同步辐射 光的上述优点使它得到了广泛的应用。如今同步辐射装置已成为材料科学、生命 科海陆空、物理学、化学、医药学和地质学等领域中的最先进的不可零星代的工 具。在电子工业、医药工业、石油工业、化工业、生物工积和微细加工工业等方 面，同步辐射也具有重要而广泛的应用。同步辐射光源是现代大科学装置中唯一 能同时用于前沿科学基础研究、应用研究和高新技术产业开发的综合性科技装 置，因此它被称为是继电光源、x 光源和激光光源之后的第四种为人类文明带来 革命性推动的新型光源。 三十多年来，同步辐射光源经历了三代。第一代为兼用机，出现在六十年代，是 在做高能物理用的对撞机上兼做同步辐射。第二代是专用机，在七十年代末八十 年代初建成。第三代是性能更高的专用机，多数在九十年代以后建造。现在正在 研究之中的自由电子激光将来将发展成为第四代同步辐射光源。 我国在八十年代末相继建成了北京正负电子对撞机( 2 5 g e v ，第一代光源) 和 合肥国家同步辐射装置( o 8 g e v ，第二代) 。现在正在设计的上海s s r c ( 2 2 g e v ) 是第三代同步辐射光源。 二合肥国家同步辐射装置 合肥国家同步辐射实验室( n s r l ) 由国家计委批准于“七五”期间建设， 中国科技大学硕士论文 第一章引言 一期工程于1 9 9 1 年1 2 月通过国家鉴定，1 9 9 3 年4 月正式向国内外开放。 合肥同辐射装置属于第二代光源。它的主要设备包括：8 0 0 m e v 电子储存 环作为光源主体，2 0 0 m e v 电子直线加速器作为注入器，另外包括5 个同步辐射 实验站及相应的光束线。8 0 0 m e v 电子储存环是同步辐射光源的主体部，它的轨 道周长为6 6 1 3 0 8 m 环内电子能量80o m e v ，束流强度lo0 300 m a ，回旋 频率4 5 3 3 3 m h z 。储存环高频系统是环中电子束流能量的补充源，它的频率为 2 0 4 0 3 5 m h z 。由于高频系统的作用，环中存在4 5 个高频俘获区( b u c k e t s ) ，只 有在这些b u c k e t s 中的电子才能从高频系统之中获得足够的能量而在环中稳定 运行。2 0 0 m e v 电子直线加速器主要作为储存环的注入器。此外它还可以独立运 行，为核物理或其它领域的研究提供电子呸流和其它次级射线。直线加速器工作 在脉冲状态，其输出的电子束团有两种长度，一是微秒量级，用于多束团注入模 式；另一种是2 “3 纳秒，用于单束团注入模式。目前合肥同步辐射装置工作在多 圈注入、全环填充模式。当直线加速器输出的电子束团的脉宽为l u s 时，一次注 入4 圈左右( 环中电子回旋一周时间约o 2 2 u s ) ，重复多圈注入，直到达到预定 的流强。在这种注入模式下，储存环的4 5 个高频浮获区( b u c k e t s ) 都有束团存 在，束团之间的时间间隔约为4 9 n s ( 1 2 0 4 0 3 5 m h z ) 。 1 2b p m 系统的提出和意义 一储存环中电子的模向振荡 i 横向自由振荡 n s r l 电子储存环中的电子在周期性聚焦结构的作用下产生横向自由振荡。 该振荡的模向运动由下式表示： x s ) = g t o 厕c o s 墙+ 以 其中a 。为振幅常数，瓦为常系数，g ) 为横向振荡振幅函数。通过求x ( s ) 的 最大值，可以得到自由振荡的包络线，即 x 。= 口。0 ) 在储存环正常运行时，电子自由振荡的最大值不能太大，否则电子将碰到储存环 2 - 一一 中国科技大学硕士论文 第一章引言 的真空内壁而损失掉。如果自由振荡最大允许幅度为x o ，那么只要x m 以，电 子一般不会损失掉。因此对给定的电子轨道，存在一个新的不变量a ，即 只要电子嬲：不大于a ，则不会因为自由振荡而损失掉，我们称a 为轨道接受 度 一：煎 2 横向受迫振荡 当给储存环中的电子束团加上横向的周期性变化的外力时，其横向自由振荡 在外力的作用变为受迫振荡，受追振荡的振幅可由下式表示： 氏， z ，2 阿m 习e 其中为横向振荡角频率，哟为外力角频率。由上式可知，当锄2 时电子 的横向运动将产生共振。因此，只要给储存环内的电子施加一个频率等于其自由 振荡频率的激励电场，它将产生共振，最后由于共振振幅x f 大于最大允许振幅 x o 而导致电子丢失。 二b p m 系统的提出 b p m 全称为b e a m p o s i t i o n m o n i t o r 即束团位置监测。b p m 系统的用途就是 测量一圈一圈的束流轨迹信号。它在加速器上的作用主要有以下3 点： 1 用于监测注入时的束流位置，判定注入效率和衰减率： 2 在任何时间可以研究b e t a 震荡和轨道的瞬时变化； 3 在稳态时，带一个外部k i c k e r , 采用两个以上b p m 能够作相空间测量。 在第一次调机和注入系统改造后的调试时，b p m 系统是不可缺少的。 三b p m 系统的组成 整个b p m 系统的组成可分为模拟信号处理、数据采集以及时钟系统三大部 分，如图i 1 所示： 当加速器环内电子束团运动经过b p m 感应电极时将在四个电极上感应出强弱不 中国科技大学硕士论文 篼一章引言 同的电信号。将这四路信号先送到模拟信号处理部分进行对数放大和相应的加减 运算，然后送给数据采集系统。数据采集系统将在时钟系统送来的同步时钟的驱 动下进行数据采集和存储操作。 4 中国科技大学硕士论文 第二章数据采集系统的硬件结构 第二章数据采集系统的硬件结构 2 1 数据采集系统简介 数据采集系统是b p m 系统中的一个重要组成部分，在前端对探测器输出 的三路信号进行初步的处理( 对数放大和信号之间的模拟运算) 之后，定时系统 给出的时钟频率，对模拟信号进行a d 变换，并在p c i 控制器的控制下将数据通 过p c i 总线写入内存，并存盘。数据采集系统是一个软件硬件相结合的系统，它 工作需要软硬件之间的配合，才能有效的完成。在这里我们先介绍一下其硬件系 统的逻辑结构。 2 2 数据采集系统硬件的逻辑结构 数据采集系统的硬件部分，从其功能上主要分为以下五个部分： 1 ) 电平转换部分： 对前端电路进行阻抗匹配和信号电平的变换。 2 ) a d 变换部分： 对信号进行模拟信号到数字信号的转换。 3 ) 数据缓冲部分： 对转换后还没有传入内存的的数据进行缓冲存储。 4 ) 控制逻辑部分 控制与协调各模块之间的工作。 5 ) p c i 总线控制部分： 作为p c i 总线的主控设备，负责数据的d m a 传输。 具体的逻辑关系图如下 中国科技大学硕士论文第二章数据采集系统的硬件结构 2 2 1a i ) 变换及模拟信号调整 一模拟信号的数字化是系统中一个重要的部分。 在本系统中采用了a n a l o gd e v i c e 公司的a d 9 2 0 0 芯片作为电路的模 数转换器，该a d c 是2 0 m s p s l 0 位的芯片。该芯片的模拟输入的范围是0 3 v 到 a v d d + 0 3 v 而实际中的模拟信号的范围是2 5 v 到2 5v ，所以要对前端的模拟信 号进行调整，用m a x i m 公司的m a x 4 1 0 1 芯片把模拟信号幅度调整到合适的范 围。 a d 9 2 0 0 可以提供2 0 m s p s 的保证采样，电源分为模拟电源和数字电源，模 拟电源a v a d d ，d r v d d 可以是2 7 v 5 5 v 。输入范围是o v a v d d 。精度为 1 2 l s b 。支持睡眠模式，三态输出。提供溢出标志位( o t r ) 。 a d 9 2 0 0 的结构如图2 1 所示： a 州 r e f t s r e f b 8 r e f t f r e f b f v r e f r e f s e n s e c l a m pc l 秽c l ka dd r v d d 图2 ia d 9 2 0 0 原理图 d r v s s | | | 糯 隈。蛳 一嚣 嚣量8 中国科技大学硕士论文 第二章数据采集系统的硬件结构 a d 9 2 0 0 的输入范围位0 v a v d d ，本系统采用3 3 v 模拟电源，所以输入 范围为：o v 3 3 v ，采样频率由c l k 引脚的输入时钟决定。转换结果由d 9 d 0 输出。 二模拟信号的调整部分： 探测器给出的信号经前端的对数放大器后，给出峰值x 伏的脉冲信号。出 于隔离和电平匹配的需要，在输入信号和a d c 之间加入一级电平转换电路，将 对数放大器输出的电压范围在2 5 v 2 5 v 的信号变为0 5 v 一2 5 v 的信号，满足 a d c 输入要求。 电平转换电路采用m a x i m 公司的运算放大器m a x 4 1 0 1 ，电平转换电路原理图 如图2 2 所示。 图2 2 电平转换电路 中国科技大学硕士论文第二章数据采集系统的硬件结构 2 2 2 数据的缓冲部分 从a d c 出来的数据在传入内存之前要经过缓冲电路。该电路的缓冲部分由 i d t 公司的i d t 7 2 v 2 3 5 芯片来完成。i d t 7 2 v 2 3 5 是一种控制简单，使用方式灵 活，外围电路简单的先入先出存储器一f i f o 它采用双端口( d u a lp o r t ) 存储单 元，因而可以同时对f i f 0 进行读写操作，这种操作还可以以不同的速率进行。 该类型的存储器在内部组织成队列的形式，所以避免了复杂的控制逻辑。为了控 制上的灵活性，f i f 还提供半满( h a l f - f u l l ) ，快满( a l m o s t _ f u l l ) ，快空 ( a l m o s t _ e m p t y ) 等状态位。另外，f i f 0 还很容易进行宽度扩展和深度扩展。 本系统采用了i d t 公司的3 3 vc m o s 2 0 4 8 x 1 8 b i t 的同步f i f 0i d t 7 2 v 2 3 5 。其结 构如图2 3 所示： 图2 3f i f o 结构图 i d t 7 2 v 2 3 5 电源电压是3 3 v , 读写速度很高( 1 0 n s 的读写延时) 。每片 i d t 7 2 v 2 3 5 有1 8 位的写入读出宽度。写入由写时钟w c l k 和写使能位w e n # 控制。在写使能有效时，每个w c l k 都有一个数据写入f i f o ，同样，输出由读 时钟r c l k 和读使能位r e n # 控肯u 。在r e n 拌有效时，每个r c l k 都有一个数据 中国科技大学硕士论文第二章数据采集系统的硬 牛! i 塑 从f i f 0 的存储单元读出到输出寄存器，输出使能信号o e # 提供了输出的三态控 制。i d t 7 2 v 2 3 5 提供了两个固定的状态标志位，空，可以输出( e f # o r # ) 和满 可以输入( f f # r # ) 。在读写指针满足相应条件时，相应原状态位被置为有效： 读指针追上写指针时，f i f 0 空，e f 置为有效：写指针追上读指针时，f i f 0 满， f f # 置为有效。i d t 7 2 v 2 3 5 可以工作于两种时序模式下：标准模式( s t a n t h r u m o d e ) 和直传模式( f a l l t h r um o d e ) 。在标准模式下，第一个写入空f i f 0 的数 据，只有个读时钟的上升沿，就会把第一个数据从内部存储器单元驱动输出总线。在 直传模式下，第一个写入空的f i f 0 的数据在三个读时钟后，会自动出现在输出总线上，即 使r e n # 无效。f l # ，r x i # 和w x i # 在r e s e t # 信号有效时的电平决定了i d t 7 2 v 2 3 5 工作于 哪种时序模式。 另外，工作于同步模式下的i d t 7 2 v 2 3 5 与工作于异步模式下的 i d t 7 2 v 2 3 5 最主要的区别是状态位的更新与读写时钟在时序上的关系：同步模 式下，e f # 的更新只与读时钟相关，即只有在读了一个数据的同时，才根据写指 针的位置更新e f # 的状态；同样，f f # 的更新只与写时钟相关，即只有在写入一 个数据的同时，才根据读写指针的位置关系更新f f # 的状态。异步模式下，f f # 的状态更新与读写时钟都有关系，即在写入一个数据的同时，根据读写指针的位 置关系，同时更新e f # 和f f # 的状态；同样，在读出一个数据的同时，也更新 e f # 和f f # 的状态。由于f i f 0 的存储单元是双端口的，因此，在同时进行读写操 作，在异步模式下，有可能在短的时间内同时发生的读和写操作而被更新了两次， 这样就会产生个很窄的脉冲，因此就需要外围电路有处理窄脉冲的能力。同步 模式下，状态位的更新只与一个操作相关，因此其两次更新的时间间隔至少为一 个时钟周期，也就无需外围电路有很高的工作速度。出于对系统的稳定性和电路 的简单性的考虑，以及与s 5 9 3 3 的配合，本系统选择使用i d t 7 2 v 2 3 5 的直传模 式( f w f t ) ，工作于同步模式下。 本系统的数据源是3 路1 0 位的a d c ，需要至少3 0 位的数据宽度，因此需 要用两片i d t 7 2 v 2 3 5 作宽度扩展之后使用。在进行宽度扩展的时候，只需将各 控制位直接连在一起，输出的状态位都是低电平有效，做或操作之后就是扩展之 后的f i f 0 的状态位。如图2 4 所示。 9 、 主旦型垫查堂堡圭笙壅蔓三童墼塑墨苤墨笙盟型壁笙塑 图2 4 宽度扩展图 2 2 3 控制逻辑部分 该系统的控制逻辑功能是完成f i f o 和p c i 主控设备之间的逻辑接口。 如图2 5 所示 0 中国科技大学硕士论文 第二章数据采集系统的硬件结构 在8 0 年代出现了一种新型集成电路，被称为可编程逻辑器件，即 p l d ( p r o g r a m m a b l el o g i cd e v i c e ) 这是一种由用户借助计算机软件和硬件的辅 助，在现场进行设计，现场实现用户需求。其中包括：规模可达到几百门的 p a l ，g a l 器件，规模目前达到上万门的e p l d ( e r a s a b l ep l d ) 器件，以及规模达 到几十7 j - f j 的f p g a ( f i e l dp r o g r a m m a b l e g a t ea r r a r y ) ，借助编程软件和硬件的辅 助，可在几个小时或几天内将p l d 设计成所需的电路，实现生产周期短，费用 低的要求，系统调试时也非常的方便。 一可编程逻辑器件的类型 大多数的p l d 器件具有“与一或”两级结构，即由一个“与”阵列和一个“或” 阵列级联而成，其最终逻辑结构和功能由用户决定。可以对其中一个阵列 或同时对两个阵列编程。器件的输入馈送到与阵列，完成期望的与功能，产生乘 积项；乘积项送到或阵列，在或阵列中对其乘积项进行组合，从而产生器件的输 出，如图2 6 所示： 图2 6p l d 结构 1 早期的p l d 器件 早期的p r o m 和p a l ，g a l 等。p r o m 的与阵列结构是固定的，它的输入 z 哩项线数为s = 2 n , n 是输入变量，而或m 歹0 是可编程的，多用在译码逻辑中。后 来p a l 器件结构是，与阵列很灵活，用户可以根据输入积项的要求编程，而或 阵列则是固定的，这种结构的优点减小了阵列的尺寸。p a l 同时增加了存储功能， 使它不仅可做组合逻辑，还可做时序逻辑。这两种器件的最大的缺点是无法重复 、 中国科技大学硕士论文 第二章数据采集系统的 编程。 可擦除的p l d 器件的优点是用户可以根据需要重新设计，g a l 是其中的初 期产品，现在仍在使用。g a l 是一种电可擦除的器件，在结构上与p a l 极为相 似，与阵列可编程，或阵列固定，几乎可以替代所有的p a l 产品。此外，在它 的内部设置了可构造的输出宏单元，使电路设计更为方便。如下图，给出了一个 三输入，八个乘积项的p a l g a l 的与或阵列结构示意图。 、，、 v ) v ) 厂、 d 厂、 l ， n i n l 厂、 u 厂、 u 厂 1 u | 厂、 u 少 与阵列( 可编程) p a l g a l 的门阵列结构示意图 2 新型的可编程逻辑器件， 随着v l s i 技术的发展，产生了两种新型的p l d 器件，即e p l d 和f p g a 。 e p l d ( 又称c p l d ，即c o m p l e x p l d ) 是由一些在结构上类似于p a l g a l 的逻辑单 、 中国科技大学硕士论文第二章数据采集系统的 元组成，不同的逻辑单元间由连续的金属线连接。这些连线的延迟很短，且是固 定的。另一种新型件是现场可编程门阵列f p g a 同前面讨论过的其它p l d 器件 不同，它不是基于与或阵列，而是基于门阵列的。一个典型的f p g a 由众多的( 可 多达几千个) 门阵列式的逻辑单元组成，这些逻辑单元间分布很多的金属条，这 些金属条可根据对一些晶体开关的编程以任意方式将不同的逻辑单元连接起来。 由于f p g a 采用门阵列的结构和可编程的连接方式，同时克服了对触发器数比 e p l d 有很大的增加。这能使它能够完成比e p l d 更为复杂的逻辑，但是由于 f p g a 不同单元之间的连线要根据编程经过不同的开关，而开关的延迟是不可忽 略的，因此延迟时间不固定。当一个逻辑需要很多的单元完成时，这种延迟有可 能变的不可预知。 二l a t t i c e l 0 1 6 结构和特性 l a t t i c e l 0 1 6 是l a t t i c e 公司生产的高性能e p l d 信号电平为t t l 电平，5 伏 供电。p l s l l 0 1 6 有3 2 个i o 管脚，内部集成2 0 0 0 个p l d 门，最高工作频率为 1 1 0 m h z ，管脚之间( p i n t op i n ) 的延迟为确定的1 0 n s 。在内部主要分为四个部 分： 1 逻辑块g l b ( g e n e r i cl o g i cb l o c k ) ：用于实现主要的逻辑功能。每个逻辑块由 1 8 个输入，一个可编程的与或异或门阵列，4 个输出组成。 2 输入输出单元( i o c ) ：用于i o 脚和内部逻辑结构的信号连接和接口匹配。 3 全局布线区( g r p ) ：内部连线资源，连接i o c 和g l b 及g l b 之间的信号。 4 输出布线区( 0 r p ) ：负责g r p 的输出信号到i o c 的连接。 、 中国科技大学硕士论文 第二章数据采集系统的 l a t t i c e1 0 1 6 结构框图 p l s i 叭6 通过l a t t i c e 公司开发的集成环境编程，早期的s y n a r i o 和后来的 d e s i g n e x p e r t ，可以用a b e l 语言编程，也可通过原理图输入。对源文件进行编译 时，软件对逻辑功能进行分析优化后，生成可以下载到器件中的j e d e c 文件( 熔 丝图文件) 。 逻辑功能下载到器件中要用到l a t t i c e 公司的下载软件i c d c ( d c s i g n e x p e r t 后来 集成了该功能) 和专用的编程器。将编程器连接到计算机并口并将器件安装好后， 利用软件的扫描功能自动探测要编程的芯片类型号。由用户选择要下载的 j e d e c 文件，对器件进行编程并校验。 1 4 中国科技大学硕士论文 第三章p c i 主控设备接口设计 3 1p c i 总线 第三章p c i 主控设备接口设计 3 1 1p c i 总线简介 p c i 总线协议是i n t e l 公司1 9 9 2 年提出的，为满足高速数据输入输出要求 而设计的一种低成本，高性能的局部总线协议。p c i 总线采用工作站连接方式， 总线上的设备可以以系统总线的速度相互进行数据传输，或直接访问系统的 r a m ，所有的传输操作都以猝发方式完成。p c i 总线的极限传输速率为1 3 2 m b ( 3 3 m h z x 4 b y t e ) p c i 总线接口设备分为主控设备( m a s t e r d e v i c e ) 和从设备( t a r g e t d e v i c e ) 两种工作方式，一部分设备只能工作于从设备方式下，而有些设备既 可以工作于从设备方式，也可以工作于主控设备方式下，主控方式下，接口设备 占有总线，无需c p u 的干预，即可以与内存之间进行数据的猝发式交换，或者 在设备之间进行数据传输，提高了数据传输速率。 3 1 2p c i 总线引脚 工作于3 2 位方式时，p c i 总线需要1 2 2 根线，除了电源，地线和保留线 之外，主控方式需要4 9 根线，从方式需要4 7 根线： 1 必须使用的线： ( 1 ) 与地址和数据有关的线： a d o 3 l 】：采用地址和数据分时复用的方式。在f r a m e # 信号有效后的第一个 周期，地址被驱动上总线，在i r d y # 和t r d y # 同时有效后的下一个时钟周期第 一个数据被驱动上总线。写操作时，地址和数据由主控设备驱动，读操作时，地 址由主控设备驱动，数据由从设备驱动。 c b e 0 3 】群：命令字节使能信号，地址周期为总线命令，指明当前操作的类型， 数据周期为字节使能信号，指明那些字节通道上是有效数据。 p a r ：奇偶校验信号。 ( 2 ) 与接口控制有关的线： 、 中国科技大学硕士论文 第三章p c i 主控设备接口i 邀 f r a m e # ：帧周期信号，由主控设备驱动，表示一次总线操作的开始，并说明主 控设备已经将有效的地址和操作命令码驱动上了总线；在数据操作进行到最后 一个数据阶段时，主控设备将f r a m e # 置为高电平，通知其他设备这是本次操 作的最后一个阶段。 t r d y # ；由从设备驱动，读操作时，表示从设备已经将要传输的数据驱动上了 总线；写操作时，表示从设备已准备好接受主控设备的数据。 i r d y # ：由主控设备驱动，读操作时，表示主控设备已经准备好接受数据；写操 作时，表示主控设备已经将数据驱动上了总线。 s t o p # ：从设备要求主控设备停止当前数据传输。 d e v s e l # ：设备选择信号，由从设备驱动，表示自己被选中。 i d s e l # ：初始化设备选择，在参数配置期间作芯片选择用。 ( 3 ) 错误报告信号线： p e r r 鼻：只报告数据奇偶校验错。 s e r r # ：系统错误信号，专门报告地址奇偶校验错，特殊周期数据奇偶校验错或 能引起重大的灾难的系统错。 ( 4 ) 总线仲裁线( m a s t e rd e v i c e 专用) ： r e q # ：总线占用请求信号。 g n t # ：总线占用允许信号。 ( 5 ) 统信号线： c l k # ：系统时钟信号，0 3 3 m h z 。 r s t # ：系统复位信号。 2 可以选择使用的线： ( 1 ) 6 4 位地址和数据传输有关的线； a d 3 2 6 3 ，c b e 4 7 ，p a r 6 4 ，r e q 6 4 # ，a c k 6 4 # ( 2 ) 中断线：i n t a # ，i n t b # ，i n t c 撑，i n t d # 。 ( 3 ) 冲有关的线：s b o # ，s d o n e 。 ( 4 ) j t a g 边界扫描测试有关的线： t d i ，t d o ，t c k ，t m s ，t r s t # 。 ( 5 ) 目标空间锁定：l o c k # 。 、 中国科技大学硕士论文 第三章p c i 主控设备接口设计 3 其它线： ( 1 ) 电源和地线： + 3 3v ，+ 5 v ，+ 1 2 v - 1 2 v 等 ( 2 ) 保留的线。 3 1 3p c i 总线命令 p c i 总线的个操作的类型由地址周期中的c m z o 3 】# 决定，p c i 协议允 许1 2 种操作类型，列表如下： c ，b e 拌3c b e 拌2c ，b e # 1c ，b e # 0操作类型 oo0o 中断响应操作 0001 特殊周期操作 0ol 0 i o 读操作 0oll i o 写操作 ol0 0 保留 01o1 保留 011 o 存储器读操作 01ll 存储器写操作 1o0 0 保留 】 o0l 保留 1 o1o 设置读操作 l011 、 设置写操作 l10 0 存储器多重读操作 1 l0i 双地址周期操作 l11 o 存储器读行操作 llll 存储器写失效操作 t a b 3 1p c i 总线操作类型 所有p c i 设备必须作为从设备支持设置读操作和设置写操作，其他操作是可选择 支持的。 3 1 4p c i 总线的基本操作 p c l 总线的基本操作是读写操作，即存储器读写操作和i o 读写操作。此 外还包括如设置操作，中断响应，特殊周期操作，存储器读行操作，存储器多重 、 中国科技大学硕士论文 第三章p c i 主控设各接口设计 读操作和存储器写失效操作等，下面对一些基本操作时序加以简要说明： ( 一) 读操作时序 当主控设备尝试进行一次读写操作时，首先将其r e q # 信号置为有效，向 总线仲载器提出总线请求，随后便在每个时钟的上升沿采样g n t # 信号， f r a m e # 信号和i r d y # 信号，一旦采样到有效的g n t 信号，则总线仲裁器允许 它占有总线。如果又采样到f r a m e # 和i r d y # 同时无效，表明总线此时空闲， 于是本主控设备就可以占有总线，开始读操作。假设有三个数据需要读入主控设 备，参照图3 1 具体描述p c i 读操作如下： 在g n t # 有效并且f r a m e 撑和i r d y # 同时无效后的第一个时钟周期内， 主控设备将f r a m e # 置为有效，同时将本次操作的目标地址和操作类型码分别 驱动上a d 0 3 1 和c m z o 一3 】# 仍由主控设备驱动，此时表示第一个数据阶段的 字节选通信号；i r d y # 信号有主控设备驱动有效，表明主控设备已经准备好接受 数据：如果没有做好准备，主控设备可以保持i r d y # 无效一直到做好准备。 p c i 规范规定，主控设备最长可以保持i r d y # 无效，一直到做好准备。p c i 规范 规定，主控设备最长可以保持i r d y # 信号无效八个p c i 周期。在最后一个数据 阶段，主控设备将f r a m e # 置为无效。 在c l k 3 内，从设备将d e v s e l # 信号置为有效，通知主控设备本次操作 的地址落入它的地址范围，它将作为从设备参加本次操作。从设备按照c l k 2 上升沿采样到有的有效地址译码，寻址得到对应的数据，并按照c b e 1 3 】# 提 供的字节选通信号将被选通的字节驱动上a d 0 3 1 总线，然后将t r d y # 置为 有效，通知主控设备数据准备完毕，可以读取。 在c l k 4 上升沿，t r d y 硼i 口t r d y # 均有效，于是完成第一个数据阶段。 这个阶段包括c l k 2 和c l k 3 ( 从设备插入的转换周期) 。接着在c l k 4 开始第 二个数据阶段，主控设备将字节选通信号送上c b e 0 3 降总线，由于从设备没 有做好准备( 在c l k 5 的上升沿没有采样到有效地t r k y # 信号) 而插入一个行 待周期。 1、 中国科技大学硕士论文 第三章p c i 主控设备接口设计 f r a m e 拳 a d c 饵e 掌 j r d y # t r o y # d e v s e l 掣 i， j = 妞壅蛙譬一岍t ) 面西! x d a t a 3 i 卜t ifi 一, b u s c d x ib e 如ili i l 卜 二；主咎l 本l 犁荨e 警= l l 卓l 辟 l 二毫，：iiii； t 岙；意百氚+ 育赢叶百而 p h s ep h a s ep h a s ep h a s e b u st r s c t j o n - 图3 i p c i 读操作时序图 在e l k 5 内，从设备准备好数据，放上a d 总线，将t r d y # 置为有效。 在e l k 6 的上升沿，由i r d y # 置为无效，插入等待周期。t r d y 有效， 表明从设备已经将数据驱动上a a d 0 3 1 总线。 在e l k 8 地上升沿，采样到i r d y 和t r d y 均有效，于是完成第三个数 据阶段，即最后一个数据阶段。在e l k 8 内，主控设备将i r d y # 置为无效，总 线成为空闲状态；同是赍设设备将t r d y # 和d e v s e l # 置为无效，结束操作。 ( 二) 写操作时序 写操作在很多地方与读操作相似，当某主控设备尝试进行一次写操作时， 首先将其m c q # 信号置为有效向总线仲裁设备提出总线请求。随后在每个时钟的 上升沿采样g n t # f r a m e 和i r d y # 信号，在采样到有效地g n t 信号后，如果 在采样到f r a m e # 信号和l r d y # 信号同时无效，则可以占有总线，开始写操作。 假设有三个数据需要写入从设备，参照图3 2 具体描述如下： 在g n t # 有效并且i r d y # 同时无效后的第1 个时钟周期e l k li , q ，主控设 备将本次操作的目标地址和操作类型码分别驱动上a d 0 。31 * ac m e o 3 m 总线 上，同时将f r a m e # 置为有效，表明这次操作开始，此时的i r d y # t r d y # 和 d e v s e l # 信号处于转换周期。 1 9 、 中国科技大学硕士论文 第三章p c i 主控设备接口设计 在c l k 2 的上升沿，从设备锁存a d 0 3 1 】和c b e o 一3 l 】# 信号，并进行译 码。在c l k 2 中，主控设备继续驱动a d o 3 1 】总线，此时总线上是本次写操作 的第一个数据，i r d y # 信号由主控设备驱动为有效，表明主控设备已经做好数据 设备；c m e o 一3 1 # 也继续由主控设备驱动，为字节选通信息。从设备将d e v s e l # 信号置为有效，通知主控设备本次操作的地址落入它的地址范围，它将作为从 设备参与本次操作。同时，从设备将t r d y # 置为有效，通知主控设备本次操作 的地址落入它的地址范围，它将作为从设备参与本次操作。同时，从设备将 t r d y # 置为有效，通知主控设备本次操作的地址落入它的地址落围，它将作为 从设备参加本次写操作。同时从设备也将t r d y 撑设置为有效，表明从设备已经 准备好接受数据。 c l kn 八nn 八八nn 厂 f r a m e # 1 3lil = = = ：= = e = 士= ：筻 a d = = = j = 巫藿舡章率 葺x j 墨二二臣帛k c 脏* = b 巫垂粥霉d 匡至烂了二 玉巫= 二d = 尊二 l r d y # t r d y # 焉i 意气丽尹龟而尹七1 湔r 毒! 竺! ! 竺兰 ! ! ! 嚣峙。州针。! ! 竺!， 图3 2p c i 基本写操作时序 的地址落入它的地址范p ，它将作为从设名参加本次写操作。同时从设备也将 t r d y # 设置为有效，表明从设备已经准备好接受数据。 在c l k 3 的上升沿，i r d y # 和t r d y # 都有效，从设备读取a d 总线上的 数据，结束第一个数据阶段。在c l k 3 中，主控设备将第二个数据阶段的数据和 中国科技大学硕士论文第三章p c i 主控设备接口设计 字节选通送上a d 和c b 酣总线，i r d y # 和t r d y # 都有效，表示主控设备和从 设备都做好了数据准备。 在c l k 4 上升沿，i r d y # 和t r d y # 都有效，从设备读取a d 总线上的数 据，结束第二个数据阶段。在c l k 4 中，由于主控设备没有做好接受准备，将 t r d y # 设置为无效，插入等待周期。 在c l k 5 中，主控设备准备好数据，将第三个( 最后一个) 数据驱动上总 线将i r d y # 置为有效，将f r a m e # 置为无效，表明是最后一个数据阶段；从设 备继续保持t r d y # 无效，插入等待周期。直到第7 个周期内，从设备最好接受 准备，将t r d y # 置为有效。 在c l k 8 上升沿，i r d y # 和t r d y # 都有效，从设备读取第三个数据，结 束最后一个数据阶段。在c l k 8 中，主控设备将i r d y # 置为无效，总线成为宽 闲状态。从设备同时将t r d y # 和d e v s e l # 置为无效，本次操作结束。 可以看出，p c i 总线的读写操作主要有一下特点： ( 1 ) 任何信号都是p c i 时钟的上升沿进行采样。 ( 2 ) 任何信号的控制权有一个设备转入另一个设备时，需要一个转换周期。 ( 3 ) 从设备在锁存地址后，如果发现地址落入自己的地址范围，则将d e v s e l 置为有效，操作结束后置为无效。 ( 4 ) 一般情况下，p c i 的数据传输都是突发传输，即在地址阶段，从设备必须 锁存地焉，以后每个数据阶段结束后，地焉自动加4 ，作为下一个数据阶段的地 址。 ( 5 ) 当主控设备做好数据准备时，置i r d y # 为有效，否则置为无效。 ( 6 ) 当从设备做好数据准备时，置t r d y # 为有效，否则，置为无效。 ( 7 ) 数据传输过程中，只有i r d y # 和t r d y # 同时有效，才能保证操作的正常 进行，一旦其中一个无产，则必须插入等待周期。此时a d 总线不能悬空，有数 据源驱动为某一固定电平，一般为前一阶段的数据。 ( 8 ) 主控设备获得总线控制权( g n t # 有效) ，且总线空闲( i r d y # 和f r a m e # 同时无效) 而开始本次操作时，将f r a m e # 置为有效的同时将有效的地址和类 型命令码放上总线，而在开始最后一个一个数据阶段时，将其置为无效。 p c i 总线的读写操作中，l g o 操作和存贮器操作的过程是相同的，但他们的寻址 2 i 中国科技大学硕士论文第三章p c i 主控设备接口设计 方式是不同的： 存储器操作的寻址时，主控设备提供的地址，而a d 0 1 指定了每次数据阶段后 更新地址计数器的方式，意义如下表3 2 ： a da d 0地址序列 00线性地址序列 01保留 l0缓存行环绕序列 l1 保留 线性地址序列是指在每个数据阶段结束后，从设备将抵制计数器的值加4 ，作为 下一个数据的地址。缓存行环绕序列仅用于存储器读，而且是选择性支持的，故 不再赘述。 对于y o 寻址，地址各位的含义如下： ( 1 )