（电路与系统专业论文）基于fpga的多e1反向复用芯片的设计及实现.pdf

摘要 本文主要研究基于f p g a 的多路e 1 反向复用传输芯片i m t 4 e ! 的设计及实现。 i m t 4 e 1 的设计主要使用虚级联技术并灵活运用了链路容量调整协议l c a s ，它可 以将一路携带图像、视频信息的高速数据流在l q e l 线路上传输，并且可以根据 线路情况动态调整带宽。论文首先简单介绍了i m t 4 e 1 的总体设计方案。其次， 根据下一代s d h 关键技术虚级联及l c a s 协议，提出了基于e l 帧结构的l c a s 协议，描述了其工作原理及实现。然后，重点对通信系统中基于全数字锁相环d p l l 实现的时钟提取电路及帧同步电路的设计进行了讨论。最后，介绍了实现i m t 4 e i 的f p g a 器件a p a 3 0 0 的特点和资源分配情况，并对芯片的性能及功能测试结果 作了分析。此外，文中还对v e r i l o g 硬件描述语言、基于f p g a 进行自顶向下的设 计流程加以了论述。 关键词：虚级联链路容量调整协议f p g ad p l l 帧同步 a b s t r a c t t h i sp a p e rf o c u s e so nt h ef p g ai m p l e m e n t a t i o no ft h ei m t 4 e 1 a i le li n v e r t e r m u l t i p l e x e rt r a n s f e r sc h i p t h et e c h n o l o g yo fv i r t u a l c o n c a t e n a t i o na n dl i n k c a p a c i t ya d j u s t m e n ts c h e m ep r o t o c o la l es m a r t l yu s e di nt h ed e s i g n i n go fi m t 4 e 1 。i t m a k e si ta b l et ot r a n s m i tah i ：曲s p e e di m a g eo rv i d e od a t as t r e a mo n1t o4e 1l i n e s ，a n d t h eb a n d w i d t hcanb ed y n a m i c a l l ya d j u s t e da c c o r d i n gt ol i n es t a t u s a tt h eb e g i n n i n g , t h ea u t h o rd e s c r i b e st h ed e s i g ns c h e m eo f l m t 4 e 1b r i e f l y b a s e d o nt h ek e yt e c h n o l o g i e so fn e x tg e n e r a t i o ns d h v i r t u a lc o n c a t e n a t i o na n dl i n k c a p a c i t ya d j u s t m e n ts c h e m e ，t h ee 1b a s e dl c a si sp r o p o s e d ，w i t ht h ed e t a i l e d d e s c r i p t i o no fi t sp r i n c i p l ea n di m p l e m e n t a t i o n t h ef o l l o w i n gp a r t o ft h ep a p e r e m p h a s i z e so nd e s i g n i n go f d p l l f o rc l o c kr e c o v e r yc i r c u i ta n df r a m es y n c h r o n i z a t i o n c i r c u i t t h ed e s c r i p t i o no fa p a 3 0 0 ，o nw h i c ht h ei m t 4 e ii si m p l e m e n t e d ，a n di t s r e s o u r c e sa s s i g n m e n tt a b l ei sp r e s e n t e di nl a s tp a r to ft h i sp a p e r , w i t ht h ep e r f o r m a n c e a n df u n c t i o nt e s tr e s u l t so fi m t 4 e ia n dt h e i ra n a l y s i s v e r i l o gh a r d w a r ed e s c r i p t i o n l a n g u a g ea n df p g ab a s e dt o p d o w nd e s i g nf l o wa r ea l s od e s c r i b e di nt h ep a p e r k e yw o r d ：v i r t u a lc o n c a t e n a t i o n l c a sf p g a d p l lf r a m es y n c h r o n i z a t i o n 创新性声明及使用说明 5 8 3 7 3 3 创新性声明 本文声明所呈交的论文是我个人在导师的指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容外，论文不包 含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其 他教育机构的学位或证书而使用过的材料。与我一同工作过的同志对本研究所作 的任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名2 匝 日期加7 、j ? 譬 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位论文工作的知识产权单位属西安电子科技大学。本人保证毕业离 校后，发表论文或使用论文工作成果时署名仍然为西安电子科技大学。学校有权 保留送交论文的复印件，允许查阅和借阅论文：学校可以公布论文的全部或部分 内容，可以采用影印、缩印或其他复制手段保存论文( 保密论文解密后遵守此规定) 。 本人签名2 篁塑查 导师答名到写 口， tr 导师签名! i 望! ： 日期 缈；露? 占 第一章绪论 第一章绪论 1 1 选题的背景和意义 随着电信业务的迅速发展，人们对于高速数据、高质量视频、静止( 图文) 、 半静止图文( 包括i n t e m e t 图像) 等多种数据业务的需求也日趋追切。如何利用以 时分复用【l l ( t d m ) 为技术基础的电信传输网承载数据业务，是近年来研究的热 点。e o s ( e t h e m e t o v e rs d h ) 就是为适应这一需求而发展起来的传输技术。e o s t 2 1 埘 将数据包直接装入s d h 的容器中，通道开销少、实现简单。 将数据包适配入t d m 通道面临一个难题。现有的电信传输体制来源于p d h t 4 】 和s d h 5 1 的复用等级，传输信道的带宽( 以欧洲及我国标准为例) 分别为2 0 4 8 m b l s ， 3 4 3 6 8 m b s ，1 5 5 5 2 m b s ，6 2 2 0 8 m b s 等，每个等级的带宽跨度很大。然而数据业 务对带宽需求的多样性程度远远超出了现有t d m 通道所能提供的选择。举例来 说，某个应用需要1 0 m 带宽的数据通道，若选择e 1 ( 或e o s 中的v c 1 2 容器) 显然不能满足要求；但如果选择e 3 ( 或e o s 中的v c 3 容器) ，则构成对传输带 宽资源的巨大浪费。为此，许多传输设备供应商在其最新型的s d h 设备中增加了 v c 容器虚级联嘲功能，例如采用5 个v c 1 2 虚级联为上述需求提供适当的带宽。 s d h 容器虚级联技术很好地解决了现有电信传输体制与数据传输带宽需求之 间的匹配问题。但是将现存的大量运行于通信网上的s d h 甚至p d h 传输设备， 全部更换为具有虚级联功能的新设备，在经济上显然是不可行的。而e l 虚级联技 术，或称反向复用技术【7 1 ，则为充分利用现有网络资源，为数据网络应用按需分配 带宽，提供了一种经济灵活，行之有效的解决方案。 虚级联由国际电信联盟i t ug 7 0 7 y 1 3 2 2 8 】规定，它的基本概念就是把一路高 速数据，适配到n 路互相独立的低速信道中传输，提供相当于多路低速通道容量 之和的传输带宽。当实际低速传输通道为e l 时，便是e 1 虚级联。虚级联不但可 以提高容器的利用率，还使数据分包从不同路径传输到同一终端成为可能。只要 在允许的时延差范围内，接收端可以根据各路信号通道开销p o h 9 1 ( p a t ho v e r h e a d ) 字节中所携带的开销，准确的恢复出原始数据信息。 虚级联提供了产生合适速率容器的方法。但是，由于承载业务的多样化，在 许多应用中，适合的速率容器的大小是随时间变化的。于是，2 0 0 2 年，国际电信 联盟i t u t 又制定了g 7 0 4 2 y 1 3 0 5 t 1o 】协议，即基于虚级联的链路容量调整协议一7 l c a s 协议。l c a s 协议实现了带宽的动态分配，它既可以由网管根据需要动态、 无缝地调整链路容量，也能自动地临时删除某些连接失效的通道，并在该通道的 网络问题修复后，再自动恢复其使用。l c a s 和虚级联的结合，使通信变得更加灵 基于f p g a 的多e l 反向复用芯片的设计及实现 活，也有效地提高了信道的利用率，在未来的通讯发展中有长足的优势。 本课题源于国防科工委军转民技术开发项目光纤综合业务传输关键技术 及设备研究，选择e 1 接口为对象，研究多路e l 反向传输芯片的硬件实现，研究 目标是设计出具有虚级联功能的4 路e 1 反向复用传输专用芯片i m t4 e l ，该芯片 主要用于图像、视频的传输，它能将一路携带图像、视频信息的高速数据流封装 在1 4 路e l 线路中传输。为了完善e l 反向复用芯片的设计，在具体设计中还融 合了部分l c a s 协议动态调整功能。 由于具有虚级联及l c a s 功能的s d h 芯片的电路规模往往太大( 百万门) ， 用f p g a 验证存在一定的难度，这种e l 反向复用传输芯片的研究，则为l c a s 协 议及虚级联技术在s d h 系列芯片的应用及实现中，提供了一种可行性验证功能。 同时，研制的产品可以用于民用设备中，也能产生一定的经济效益。 1 2 国6 j # l - 研究动态 作为采用v c 虚级联设备的替代技术，多e l 反向复用传输器为用户提供了一 种有效的解决方案，它更充分地利用了现有传输资源，具有组网灵活、成本低、 带宽易调节等特点，因而有广泛的应用前景。 目前，国外很多网络公司都开发和推出了具有e 1 虚级联技术的通信接口转换 嚣，如i d t 公司开发的8 路和1 6 路i m a 接1 2 转换器、a h e a d 通信公司开发的4 路i m a 接口转换器、r a d 公司开发的a c e 1 0 1 、a c e 2 0 2 等。国外的很多企业 在局域网和广域网的互联中，广泛地采用了这种e l 接口转换器i l “。 在国内通信、网络市场上的各种国产通信接口转换器也很多，但核心芯片大 都为国外的产品，它们的价格都很高，国内公司自己独立开发、生产的通信接口 转换芯片很少。其中，润光泰力公司开发了用于传输e t h e m e t 数据的多路e l 反向 复用系列芯片，这些芯片主要完成的功能是通过单个或多个e l 传输以太网数据。 然而，主要用于图像、视频传输的接口转换芯片的开发基本是空白。 1 3i m t 4 e 1 的设计方法 在没有标准的e 1 虚级联及l c a s 协议的情况下，本项目的研究采用了自主开 发的方式，在深入研究了s d h 网络协议1 2 7 0 7 和g 7 0 4 2 的基础上，根据e l 帧结 构的特点，提出基于e 1 帧结构的l c a s 协议的实现方案，根据这个方案结合i t u - t g 7 0 4 1 1 2 】，g 7 0 6 1 1 3 j ，g 8 2 3 1 4 】协议设计了多路e 1 反向复用传输芯片。 在硬件方面，随着电子技术的不断发展与进步，电子系统的设计方法发生了 很大的变化，传统的设计方法正逐步退出历史舞台，而基于e d a 技术的芯片设计 第一章绪论 正在成为电子系统设计的主流。因此，在制订出芯片的实现方案基础上，我们采 用了硬件描述语言v e r i l o g e l 5 1 【1 6 1 对芯片进行自顶向下【1 7 1 埔1 ( t o p d o w n ) 设计，这 样可以充分利用e d a 工具使设计、修改、存档工作都变得更加方便，并且利用 综合工具可以在不改变设计的情况下使设计能够映射到各种工艺库上去。 在芯片的最终实现上，我们选择了大规模可编程逻辑器件f p g a l l 9 】【2 0 】。f p g a 是当今应用最广泛使用的可编程专用集成电路脚g i l l ( a s i c ) ，目前各公司的f p g a 都有丰富的软、硬核，用户可根据需要选择不同公司的f p g a 。由于f p g a 的设计 流程能大大缩短系统的研制周期，减少资金投入，是专有i c 设计的一个重要方向， 我们根据设计要求，选用了a e t e l 公司的p r o a s i c p l u s 1 系列的f p g a ，利用了其 内部的倍频器、f i f o 等核，提高了设计的效率。 1 4 论文主要工作及内容安排 在对下一代s d h 关键技术l c a s 协议及虚级联技术分析研究的基础上，作者 提出了基于e l 帧结构的l c a s 协议的实现方案并进行了多路e 1 反向复用传输芯 片的研制。完成了芯片接收电路包括时钟及数据恢复、e l 解帧器、l c a s 协议接 收部分，发送电路e 1 成帧器、l c a s 协议发送部分的设计工作，并负责设计完成 了多路e 1 反向复用芯片的仿真验证平台及整个芯片的功能仿真和后仿真工作，还 参与了芯片的f p g a 验证及e l 接口的指标测试工作。本论文重点讨论了其中基于 e l 帧结构的l c a s 协议的实现和接收部分数据对齐电路的设计。论文共分以下几 个部分： 首先，在第一章介绍了选题的背景和意义，国内外的发展动态，及多路e 1 反 向复用芯片的设计方法。 其次。在第二章介绍了i m t 4 e l 的整体方案设计。主要包括对e l 帧结构的介 绍，v e r i l o g 硬件描述语言、t o p - d o w n 设计方法的介绍，及芯片的整体设计方案 的介绍。 在第三章，结合s d h 网络协议g 7 0 7 y 1 3 2 2 和g 7 0 4 2 y 1 3 0 5 中有关虚级联 技术和l c a s 协议的内容，提出基于e 1 帧结构的l c a s 协议的实现方案。 第四章介绍了接收端数据同步电路的设计。包括时钟同步电路、h d b 3 编解码 电路、帧同步电路、4 路e l 数据同步电路的设计。 第五章介绍了芯片的实现，主要包括介绍a e t d 公司的p r o a s i c r a j 8 系列f p g a 的特点和最终资源分配情况，以及芯片的功能测试与指标测试结果。 论文的最后，也就是最后一章，对所作的工作进行了总结，并对所存在的问 题和将来的研究方向进行了探讨 第二章1 m t 4 e i 总体方案设计 第二章i m t 4 e 1 总体方案设计 这一章主要介绍三个方面的内容，首先介绍了i m t 4 e 1 的工作原理，其次对 v e r i l o g 硬件描述语言及t o p - d o w n 设计方法做了简要的介绍。另外，在本章的 第三节，论文介绍了多路e l 反向复用传输芯片1 m t 4 e 1 的总体设计，并简述了它 的应用范围。 2 1i m t 4 e 1 的工作原理 由于设计的4 路e 1 反向复用传输芯片i m t 4 e 1 采用的物理接口为e 1 帧结构， 标准，因此，本节首先详细介绍了e l 帧结构，并对e l 线路的主要告警信息作了 一些介绍。其次对多路e l 反向复用传输器的工作原理作了简要的描述。 2 1 1e l 帧结构 现在的数字传输系统都是采用脉码调制p c m ( p u l s ec o d em o d u l a t i o n ) 体制。 幽于历史上的原因，p c m 有两个互相不兼容的国际标准，即北美豹2 4 路p c m ( 简 称t 1 ) 和欧洲的3 0 路p c m ( 简称e 1 ) ，我国采用的是e 1 标准。t 1 t 2 4 1 1 2 5 1 的速率 是1 5 4 4 m b s ，e 1 的速率是2 0 4 8 m b s 。论文中的多路e 1 反向复用传输芯片是基 于e 1 基群【2 6 j 实现的。因此我们首先要对e 1 基群有一定的了解。 e l 基群是以帧结构为准则，将各种信息规律性地相互交插汇总后形成的 2 0 4 8 b s 高速码流。所谓帧结构，就是一种按时隙分配的重复性图案。对于数码率 为2 0 4 8 b s 的设备而言，由于抽样频率，s 为8 0 0 0 h z ，每个样值编8 位码，则应能 传输3 2 路6 4 k b s 信息码。为了保证收、发双方的工作步调一致，有必要在信息码 流中插入一些完成同步功能的同步码、对告码以及每个话路的随路信令等非语声 信息，其传输速率之和为1 2 8 k b s ，即占用了两个话路。因此，e l 基群的话路数只 有3 0 个，故又称为p c m 3 0 3 2 路系统。为了扩大通信容量，高次群复接设备均以 这种系统为基本复接单元，因此，将p c m 3 0 3 2 路系统称为基群。 基群的帧结构如图2 1 所示。它的取样周期为1 2 5 m s ，每个样值编8 位码，称 一个码字。每传一个码字的时间称为个时隙( t i m es l o t ) 。以t s f ( f = o 1 ，3 1 ) 表示，i t u - t 在g 7 0 4 中规定了p c m 3 0 3 2 制式的帧结构，整个帧结构大体上可以 分成3 个主要区域： ( 1 ) t s o 时隙 i t u - t 在g 7 0 4 中规定t s 0 时隙为同步时隙，作为一帧的开始，在这个时隙中 传送帧同步码、对告码等。在t s 0 时隙中，同步码x 0 0 1 1 0 1 l 和对告码a 交替传送， ! 茎三! ! 鱼垒塑墨呈! 垦塑里墨垄生塑塑生丝塞翌一 传送同步码的那一帧称为偶帧，传送对告码的为奇帧。t s 0 时隙的第一位码留给国 际通信使用，也可以用于c r c 校验等，不用时发1 - 一1 复帧2 m s ( 含1 6 帧) - 1 帧3 2 路时隙，1 2 5 u 话路时隙 同步时隙 1 00il0i 偶帧f o 陌可而西i 弼 l 仞纷国际通信用，也可用于 r 。阢幢验不用时为叩 f l 4 ilaiill ii 奇帧 是罄 m 为码 l ；翁话路时隙 信令时隙 ooo0l la11 r 茗磊同i ：；一t 复帧对告码 复帧同步码。 l 是”。 e 互丑卫 第l 路 第1 6 路 臣互丑卫 第1 5 路 第3 0 路 图2 ie l 帧结构 t s l 6 时隙为信令时隙，主要传送3 0 个话路的信令码。由于设计的需要，本文 提出的多e l 反向复用芯片将t s l 6 时隙作为传送l c a s 及虚级联信息的时隙，因 此多e 1 反向复用芯片并不支持信令时隙。t s l 6 时隙的具体安排见第三章。 ( 3 ) 信息净负荷时隙 它包括t s l 至t s l 5 和t s l 7 至t s 3 l 这3 0 个时隙，用于传送3 0 路p c m 话路， 在多e 1 反向复用芯片中被我们称作信息净负荷时隙，主要用来传送图像等高速数 据信息净荷。 此外，丰富的告警机制是e l 帧的一大特点，这些告警信息能够实时的反映 e l 线路的王作状态，便于维护人员定位导致系统出现问题的原因，这里作简要的 介绍。e l 线路主要有4 种线路告警，分别是： 1 ) l o s ：e 1 链路中断告警 2 ) a i s ：上游e 1 链路告警 3 ) l o f ：帧失步告警 4 ) c r c ：c r c 校验错误，当线路中出现严重误码时的告警 第二章i m t 4 e i 总体方案设计 7 这些告警信息有一定的优先级，其中l o s 告警的优先级最高，a i s 告警次之， 然后是l o f 告警，优先级最低的是c r c 校验告警，这些告警的具体定义及电路的 设计在第四章有详细的介绍。 2 1 2i m t 4 e 1 的工作原理 i m t 4 e 1 是结合虚级联和l c a s 协议开发的一款通信接口转换芯片，它的主要 功能是将带有图像、语音等数据信息的高速数据流封装在】4 路e l 帧结构中进 行传输，并在接收端恢复出原始的数据信息，在传输过程中它能够根据链路情况 动态调整线路容量。它的工作原理如图2 2 所示： l ， ，二一 1 姻： b 1 接收1- c 1 一 b 1 反向d 1、 一 d 1e 1 反向 复用器a 2一t 、 a 2 复用器b 接收2 b 2 二 c 2二 、， c b 2 2 发送2 一 d 2二 f“ 9 2 1 图2 2e 1 反向复用器的工作原理 在这里我们假设初始化后，a 、b 端的通信链路已经建立，且a 、b 两端的传 输速率均为8 1 9 2 m b s ，即两端4 路e 1 均可用。在数据传输过程中c 2 出现了故障， 相应的e 1 线路暂时删除。待网络故障修复后，e 1 反向复用芯片能够自动恢复c 2 的使用。具体的工作过程为： 复用器a 收到复用器b 发送的数据，一旦检测到c 2 链路出现故障，就发出 告警，同时停止接收0 2 的数据，并通过通道开销回告给复用器b 。复用器b 收到 数据后，进行告警判断，并提取出a 2 - d 2 的状态信息，发现c 2 链路故障，便临 时删除c 2 ，同时停止在c 2 发送净荷( 但依然在c 2 的e 1 帧中发送信令码) 。此 时，发送2 只有a 2 、b 2 、d 2 三路可用，传输速率降到6 ，1 4 4 m b s 。待复用器a 检 测到c 2 的通信恢复正常，便向复用器b 请求添加c 2 。复用器b 收到请求信号后， 给复用器a 发送应答信号。收到复用器b 的应答信号，复用器a 开始进行延时差 判断。如果c 2 不满足延时差要求，就给复用器b 回告c 2 延时差告警，重复上述 过程。如果c 2 满足延时差要求，则通知复用器b 可以添加这条线路。复用器b 收到回告信息后，开始在c 2 发送净荷，同时告诉复用器a 已经添加了这条线路， 可以接收数据，数据传输速率又恢复到8 1 9 2 m b s 。 基于f p g a 的多e l 反向复用芯片的设计及实现 2 2v e r ilo g 硬件描述语言及t o p - d o w n 设计 2 2 1v e r i l o gh d l 概述 h d l h a r d w a r ed e s c r i p t i o nl a n g u a g e ，称为硬件描述语言，是一种描述数字 电路和设计数字逻辑系统的语言。数字逻辑电路设计者可以利用这种语言来描述 自己的设计思想，然后利用e d a 工具进行仿真，再自动综合到门级电路，最后利 用a s i c 或f p g a 实现其功能。目前，这种设计方法已经被广泛的采用。 v e r i l o g h d l 是目前应用最广泛的一种硬件描述语言。设计者可以用它进行各 种级别的逻辑设计，如数字逻辑系统的仿真验证，时序分析和逻辑综合。 v e r i l o gh d l 作为描述硬件设计的语言，其主要的特点在于：能形式化地抽象 表示电路的结构和行为；支持逻辑设计中层次和领域的描述：可借用高级语言的 精巧结构来简化电路的描述：具有电路仿真与验证机制以保证设计的正确性：支 持电路描述由高层到低层的综合转换；硬件描述与工艺无关；便于文档管理；易 于理解和设计重用。 v e r i l o g 语言可以用于从算法级、门级到开关级的多种抽象层次的数字系统建 模。可以采用三利不同方式或混合方式对设计进行建模，包括：行为描述方式一 使用过程化结构建模；数据流方式使用连续赋值语句建模：结构化方式一使 用门级和模块实例语句建模。 v e r i l o g 语言以模块( m o d u l e ) 为基本描述单位，一个模块代表了一个设计单 元。模块由两部分组成，一部分定义输入输出关系即端口信息；另一部分描述逻 辑功能即定义输出信号是如何受输入信号影响。从逻辑功能可以将大的模块分成 为小的模块，用v e r i l o g 语言设计好上述模块，然后连接成大的模块。 用v e r i l o g 语言可以设计称之为t e s t b 如c h i ”】的测试文件来测试所进行的设计。 v e r i l o g 语法支持很好的调试功能，对于电路的调试极为方便。 2 2 2t o p d o w n 的设计方法 所谓t o p - d o w n 即自顶向下的设计方法，就是从系统总体要求出发，自上至 下地逐步将设计内容细化，最后完成系统硬件的整体设计。在利用h d l 的硬件设 计方法中，设计者将自上至下分为3 个层次对系统硬件进行设计。如图2 3 示。 第一层是行为级( b e h a v i o r a ll e v e l ) 或算法级( a l g o r i t h m i cl e v e l ) 描述，它 是对整个系统的数学模型的描述。一般来说，对系统进行行为描述的目的是试图 在系统设计的初始阶段，通过对系统行为描述的仿真来发现系统设计中存在的问 题。在行为描述阶段，并不是真正考虑其实际的操作和算法用什么方法来实现， 第二章i m t 4 e i 总体方案设计 9 考虑更多的是系统的结构及工作过程是否能达到系统设计规格书的要求，其设计 区互h 互亟 匝亟丑怔亟丑屯亟圈 ：-一一-一一一一_一_一一一ij】：!：!：!i：i三：!：!：!：i!：!：!： ；| 输出门级鄹表f + 1 门级仿真、定时检查f 1 逻辑综合优化i 用第一层次行为描述的系统结构程序是很难直接映射到具体逻辑元件结构的，要 想得到硬件的具体实现，必须将行为方式描述的h d l 程序，针对某一特定的逻辑 综合工具，采用r t l 方式描述，然后导出系统的逻辑表达式，再用仿真工具对r t l 方式描述的程序进行仿真。如果仿真通过，就可以利用逻辑综合工具进行综合了。 完成。行为级综合的研究与相应综合工具的出现架起了从行为级( 算法级) 设计 到逻辑可综合与实现的设计的桥梁。行为级逻辑综合工具的基本功能是完成算法 到r t l 描述的转换，将设计中的操作按时钟周期的节拍排序调度，最后生成能被 工业界逻辑综合工具进行综合的r t l 网表。 第三层是逻辑综合。逻辑综合这一阶段是利用逻辑综合工具，将r t l 方式描 述的程序转换成用基本逻辑元件表示的文件( 门级网络表) 。如果需要，也可以将 逻辑综合的结果以原理图的形式输出，也就是说逻辑综合结果相当于在人工设计 硬件电路时，根据系统要求画出了系统的逻辑电路原理图。此后，再对逻辑综合 结果在门级电路级上仿真，井检查定时关系，如果一切正常，那么系统硬件设计 基本结束，如果在某一层上仿真发现问题，就应返回上一层，寻找和修改相应的 错误，然后再向下继续未完的工作。 由自顶向下的设计过程可知，它对比于传统的自底向上的设计方法来说，具 ( 1 ) 采用系统早期仿真 从总体行为设计开始到最终逻辑综合，形成网表为止，每一步都要进行仿真 验证，这样有利于尽早发现系统设计中存在的问题，从而可以大大缩短系统硬件 的设计周期。这也正是用h d l 语言设计系统硬件的最突出的优点之一。 ， ( 2 ) 降低了硬件的设计难度 自顶向下的设计方法，允许设计者从一个高抽象层次上对系统的功能进行定 1 0 基于f p g a 的多e l 反向复用芯片的设计及实现 制，而不需要考虑门级的实现方法，这充分展现了工艺无关性的基本设计思想。 设计者只需要部件的v e r i l o g 代码或者其他类型的模型，设计工具就会生成门级的 实现，这大大减少了设计者以往必须花费在设计细节上的时间，把设计者从底层 繁琐的工作中解放出来，从而降低了电路设计的难度，同时缩短了设计周期。 ( 3 ) 主要设计文件是用h d l 语言编写的源代码 在传统的硬件设计中，最后形成的设计文件是电路原理图，而采用h d l 语言 设计系统硬件电路时，主要的设计文件是用h d l 语言编写的源程序。用源程序归 档有很多好处。其一是资料量小，便于保存：其二是可继承性好。当设计其他电 路时，可以使用文件中的某些库、进程和过程等描述某些局部电路的程序。 总之，利用h d l 语言的t o p - - d o w n 设计方法与传统设计方法比较具有很 多突出的优点。它正在电路设计领域，尤其是大规模集成电路设计领域，成为一 种主流的设计方法。 i m t 4 e 1 的设计采用了t o p d o w n 的设计方法，用v e r i l o gh d l 对系统进行 描述，使用c a n d e n c e 公司的n c v e r i l o g 进行功能仿真与后仿真。 2 3 1 芯片的设计目标 2 3i m t 4 e 1 总体方案设计 如前所述，i m t 4 e 1 主要完成的功能是用1 到4 路e l 线路传输高速数据流。 该芯片可以通过1 到4 路e l 线路传输一条高速串行数据流。并可以把多路e 1 恢 复成原来的串行数据流。芯片的具体设计目标如下： 1 ) 帧结构符合i t u tg 7 0 4 、g 7 0 6 的要求，不支持信令时隙； 2 ) 线路接口码型支持h d b 3 ( e l 数据码型) 和n r z 码( 高速数据流) ； 3 ) 可将高速数据流经过1 至4 路e 1 进行透明传输； 4 ) 在复位时自动检测e l 的数量和时延并选择可用的e 1 ； 5 ) 收发e l 路数可以分别配置； 6 ) 对接收和发送的高速数据流有帧头指示信号rf s 、tf s ，用户可以根据帧头 指示信号确定位置，以便正确插入或接收声音或图像等不同类型的数据。 7 ) 当某一路或几路e 1 接口断开时，用户方控制器可以根据映射器提供的t ? o k ( ? 代表a 、b 、c 、d ) 和r ? o k 判断那些时隙不可用。 8 ) 方便电路的检测，具有4 种e l 线路环回功能； 9 ) 内置d p l l 完成e 1 时钟提取，符合g 8 2 3 建议： 1 0 ) 支持本地系统对远端系统的复位； 1 1 ) 支持e l 线路的热插拔，并自动检测有效的e 1 信道； 第二章i m t 4 e i 总体方案设计 1 2 ) 高缓冲容量，可以容纳3 2 m s 的信道相对延时差，并配有内置s d r a m 控 制器： 1 3 ) 提供l o s 、a i s 、l o f 、c r c 等告警信号； 1 4 ) 提供微处理器总线接1 3 ，用于芯片的配置、控制和状态检测。 根据上述设计目标，i m t 的顶层逻辑结构如2 3 2 节所述。 2 3 2i m t 4 e i 芯片的顶层逻辑结构 i m t 4 e i 芯片主要由五部分组成，如图2 4 所示。 图2 4i m t 4 e ! 接口芯片项层逻辑结构图 五个模块分别是： 发送模块：主要完成的功能是把发送端的高速数据流分接成1 4 路e l 数据。 接收模块：主要完成的功能是从多路e l 数据中还原出高速数据流。 s d r a m 接口控制器：主要功能是产生s d r a m 读写控制指令，配合接收模块完 成数据对齐。 环回控制模块：为了方便芯片功能及外围电路的测试，芯片中加入了e 1 环回、 高速数据流环回等四种环回模式。 微处理器接口：芯片的寄存器接口，外部的微处理器可阱通过该接口配置、控 制和检测i m t 4 e i 的工作。 2 3 3 数据处理单元的功能框图 数据处理单元模块是指图2 4 中虚线内发送模块、接收模块、s d r a m 接1 3 1 2 基于f p g a 的多e 1 反向复用芯片的设计及实现 控制器三个模块。由于它完成了i m t 4 e 1 所有数据处理功能，是i m t 4 e 1 的核心设 计单元，所以称为数据处理单元模块。图2 5 为其功能框图： r c l k rd a t a rf s r a o k r b o k r c o k r d o k t c l k td a t a tf s t a o k t b o k t c o k t d o k _ j t q m i - - 一 一 lt - 一_ o e 】h d b 3 h s d r e l 。f r a m e -c o d e - - i , 一 r 一 h 目 一 f i f o 7 。 ti 7 l c a s l l _ _ 一- , 1 1 - - - 一l - - -l 一 一4 1 - - 一 一 s d a t - - 一 一一 a , - - - -, i - - - e 1 一一 f i 一 d u i q i d bc d r cc h s d 一一 4 - -_ -一 一一 f r a m ef o , i - - - - 一 一 一一 一 一 一 一 一 一一 j j s d r a mc o n t r o l 上 上上 j 上上上上 c p z 一1 1 t _ _ b p b n t _ c p t _ c n t _ d p t _ d n r - _ a p r 1 1 r _ b p rb n r _ c o r c n r _ d p rd n s q 1 0 ：o o q 0 5 - 0 1b ar a s - nc a s nc s nw e nd q m 图2 5 数据处理单元模块功能框图 其中发送端模块由h s d r 、t q m 、r xf i f o 、e l f r a m e 、h d b 3 c o d e 等功 能模块组成。 h s d r 是高速数据接收模块。它是系统侧数据与处理发送端数据的接口，对 于高速数据接收端速率始终是8 m h z 。实际可传输带宽是不确定的，因此线路8 m h z 的数据流不是始终都是有效的，外部系统可根据提供的帧头指示信号rf s 和r ? o k 判断将数据放在那些时隙。 t q m 接收队列管理模块。产生控制发送f i f o 的读写指令。 e 1 t xf i f o 发送f i f o 模块。由4 组f i f o 组成，每组两页，缓存高速数据， 将高速数据拆分成4 路2 5 6 k 的并行数据，由f p o a 片内r a m 实现。 第二章i m t 4 e i 总体方案设计 1 3 e 1f r a m e 由4 组独立的成帧器组成。主要完成l c a s 控制信息、帧同步码、 复帧同步码、c r c 校验码的插入。 h d b 3c o d e 将4 路n r z 码转换为h d b 3 码。 接收模块由c d r c 、d ef r a m e 、d u i q i 、s df i f o 、c h s d 、s 1 2 i r a mc o n t r o l 等功能模块组成。 c d r c 完成数据和时钟的恢复，通过内部的数字锁相环从接收的数据中恢复 时钟，同时利用恢复的时钟对送来的数据进行h d b 3 解码。 d ef r a m e 解帧电路，4 路e 1 独立处理。根据i t u t 建议的算法完成帧定 位的提取、c r c 复帧定位的提取，并完成指示线路是否有l o s 、a i s 、l o f 、c r c 等告警。 d u i q i 提取t s l 6 时隙的开销，送给l c a s 处理模块，根据l c a s 模块的指示， 处理对s d r a m 读写的控制信息，产生读写s d r a m 的控制信号。同时按各路e l 的帧编号将接收数据进行缓存。 s df i f o 根据c h s d 和d u i q i 电路产生的指示信号，将s d r a m 中的数据按 基本帧读出，共有4 组，每组两页，由f p g a 片内r a m 实现。 c h s d 将发送f i f o 中的数据按基本帧轮询读出，并转换为高速串行码流。 为了方便用户的使用，还发送了与数据同步的帧头指示信号t _ f s 、8 m h z 发送时钟、 t ? o k 信号，用户可以根据t ? o k 信号判断那些时隙不可用，不接收该时隙的数据。 s d r a mc o n t r o ls d r a m t 2 8 1 控制器。配合数据对齐用的外部存储器。由 于各e l 线路间要冗余3 2 m s 的延时差，这意味着1 路e 1 需要8 k b y t e 的缓存四 路e 1 就至少需要6 4 k b y t e 的缓存。如果都采用片内r a m 实现，代价是比较昂贵 的，所以需要使用片外存储器。s d r a m 的价格低、容量大、速度块。是比较理想 的存储器件。但是控制逻辑复杂，使用不太方便，为了解决这个矛盾，设计一个 s d r a m 控制器，使s d r a m 像s r a m 使用一样方便是十分必要的，为此，我们 开发了s d r a m 控制器，并将它做成了一个i p 软核。它的输入信号是s r a m 控制 指令，输出是s d r a m 控制指令。 l c a s 模块主要是根据线路情况产生发送端和接收端的l c a s 信息。 2 3 4 环回测试模块 为了方便芯片功能测试，i m t 4 e 1 设置了四种环回测试功能。第一种为e l 接 1 2 1 部分环回测试功能。在e l 环回测试的状态下，e l 的输入信号不经过内部任何 模块的处理而直接从相应的输出管脚输出，使用e l 误码仪就可以测量e 1 外围电 路是否正常。结构图如下所示； 1 4 基于f p g a 的多e l 反向复用芯片的设计及实现 f i 图2 6 e l 线路环回示意图 第二种为高速数据流接口部分环回测试功能。在高速数据流环回测试的状 态下，高速输入数据不经过内部任何模块的处理而直接从相应的输出管脚输出， 再由相关芯片接收和输入数据判断，就可以测量高速数据流外围电路是否正常。 结构图如下所示： 1 图2 7 高速数据流环回示意图 第三种为高速数据流接口经过e l 环回测试功能。在高速数据流经过e l 环 回测试的状态下，高速输入数据经过内部所有模块的处理而产生的四路e 1 直 接从相应的e l 输入管脚环回到电路内部，再由芯片接收模块把它们恢复成高 速数据流输出，判断输出的高速数据流是否为输入的高速数据流，就可以判断 该芯片电路是否正常。结构图如下所示： 、 ? 1 | ? i | | ) ) ) ) 一 1 it 7 7l 。， 一一 图2 8 芯片自环示意图 第二章i m t 4 e i 总体方案设计 第四种环回方式是为了测试e l 接口输入抖动容限，由于我们设计的i m t 4 e 1 没有采用标准的e l 帧结构，因此不能直接用p d h 测试仪测试e l 时钟提取电路是 否满足国际标准规定的时钟抖动容限。为此，我们将输入e l 经过h d b 3 解码电路 后直接接到发送端h d b 3 编码电路输出，通过仪表测试e l 接口的输入抖动容限。 2 3 5 微处理器接口 f ，一 l l ， 。 k 滓 ：m 图2 9e l 输入抖动容限测试环回示意图 i m t 4 e i 设有寄存器接口，用户可以通过配置寄存器来产生需要的中断，也可 以通过读寄存器判断中断产生的原因。该接口采用同步总线方式对寄存器进行读 写，适用于l i n t e l 或m o t o r o l a 系列的微处理器接口。i m t 4 e 1 与m c u 的接口示 意图见图2 1 0 ，m c u 寄存器与对应信息的分配见表2 1 ： 表2 i m c u 寄存器与对应信息的分配表 地址 寄存器分配操作类型 缺省值所用比特位 0 0 h 复位寄存器删 0 0 h4 0 1 h 信号丢失告警寄存器 ro o h4 0 2 h 线路a i s 告警寄存器 r0 0 h4 0 3 h 帧失步告警寄存器 ro o h4 0 4 h c r c 校验告警寄存器 r o o h4 0 5 h 线路时延差告警寄存器 r0 0 h4 0 6 h 发送端e 1 线路状态指示寄存器 r 0 0 h 4 0 7 h 接收端e l 线路状态指示寄存器 r0 0 h4 0 8 h 信号丢失告警中断允许寄存器洲 0 0 h4 0 9 h 线路a i s 告警中断允许寄存器 wo o h 4 0 a h 帧失步告警中断允许寄存器删 o o h4 o b h c r c 校验告警中断允许寄存器w 0 0 h4 o c h 线路时延差告警中断允许寄存器洲 0 0 h4 1 6 基丁f p g a 的多e 1 反向复用芯片的设计及实现 m d 【3 ：0 】 m a 3 ：