（计算机应用技术专业论文）高性能专用fpga算术部件的研究与设计.pdf

摘要 摘要 随着自动化控制芯片的应用领域越来越广，功能越来越强大，其设计的复杂 度和对其性能的要求也就越来越高。控制芯片关键的部件是接口和终端，因此， 人们对控制接口和终端的设计进行了深入的研究和实践，并不断地取得进步。而 算术部件不作为控制芯片的主要组成部分，人们对其的研究也就相对少的多，当 前大部分控制芯片中使用的是传统的算术部件，其性能远远落后于接口的性能。 传统算术部件的设计方法，在资源有限的情况下，不是存在速度问题，就是存在 面积和功耗问题：面积和功耗较低的简单设计，由于采用了串行思想来循环计算 的，因此，速度比较慢；而传统的性能稍高的算术部件设计方法，面积较大，功 耗也相对较高，其设计比较复杂，硬件实现比较难困难。 基于现场可编程门阵列( f i e l d p r o g r a m m a b l eg a t ea r r a y ，简称f p g a ) 算术 部件的设计可以根据控制芯片的实时要求，对控制芯片中使用的现有f p g a 算术部 件进行改进，在占用资源少量增加的基础上，获得速度上的提高。最终通过提高 基于f p g a 的算术部件的性能，提高整个控制芯片甚至控制系统的性能。 首先，对基于f p g a 的加法器的改进工作：结合了当前性能较优的进位选择算 法和超前进位算法的优缺点，通过将计算数据进行分组，采用组内超前计算，组 间进位选择的方案对传统超前进位加法器进行改进，并且组内还使用了流水线技 术，来进一步提高加法器的计算速度。 其次，对基于f p g a 的乘法器的改进工作：求部分积算法上，采用了改进b o o t h 算法，来减少部分积的数目；在部分积的压缩上，使用了5 - 2 压缩器对传统的4 2 压缩树结构进行了改也 再次，对基于f p g a 的除法器的改进设计：设计实现了3 2 位r a d i x 一1 6s r t 除 法器，在该除法器中，因每次循环都会得到4 位商位，减少了商位计算的循环次 数。另外，在v e r i l o g h d l 编码实现时预先计算出奇数倍的除数，而不是现用现计 算，减少计算过程中的冗余。 最后，浮点部件的设计，主要对基于f p g a 的浮点加法器进行了研究和改进： 实现双通道除法器结构中的前导1 预测电路( l o p ) 与定点加法器并行执行；对尾 数的移位实现上，实现了快速移位寄存器，并且其中的定点加法器使用了本文设 广东工业大学工学硕士学位论文 计的改进超前进位加法器。 本文的创新之处：针对f p g a 丰富的硬件资源以及v e r i l o g h d l 硬件描述语言编 程实现的简易性，设计实现了高性能的基于f p g a 的算术部件。主要是对应用于控 制芯片中的基于f p g a 的传统算术部件的设计算法和电路结构的改进，提高了加法、 乘法和除法以及浮点加法算术部件的性能，在一定程度上提高了控制芯片的性能。 关键词：f p g a ；算术部件；b o o t h 算法；s r t 算法 a b s t r a c t a b s t r a c t w i t ht h ea p p l i c a t i o n so fa u t o m a t i cu n i tc o n t r o l l e rc h i pm o r ew i d e l y , a n di t sf u n c t i o na r em o r ea n dm o r em i g h t i n e s s ，t h ec o m p l e x i t yo fd e s i g ni s i n c r e a s i n g ，i t sp e r f o r m a n c er e q u i r e m e n t sa r ea l s og e t t i n gh i g h e ra n dh i g h e r t h ek e yc o m p o n e n t so fc o n t r o l l e rc h i pa r ei n t e r f a c ea n dt e r m i n a l s ，a n dt h e i r p e r f o r m a n c e sa r ed e t e r m i n e dt h el e v e lo ft h ee n t i r e c o n t r o l l e rs y s t e m s p e r f o r m a n c ed i r e c t l y ，t h e r e f o r e ，p e o p l ei n - d e p t hs t u d yt h ei n t e r f a c ea n d t e r m i n a l sf o rt h ed e s i g no fc o n t r o l l e rc h i p sa n dc o n t i n u et om a k ep r o g r e s s h o w e v e ra r i t h m e t i cu n i ta sp a r to fc o n t r o l l e rc h i p s ，i t sp e r f o r m a n c ea l s oc a n i n f e c tp e r f o r m a n c eo ft h ee n t i r ec o n t r o l l e rs y s t e m t h ep e r f o r m a n c eo fm o s t c u r r e n ta r i t h m e t i cu n i tu s e di nc o n t r o l l e rc h i pi sl a g g i n gf a rb e h i n dt h e p e r f o r m a n c eo fi n t e r f a c e t h ed e s i g no ft r a d i t i o n a la r i t h m e t i c sn o to n l y h a v e s p e e dd e f e c t ，b u ta l s oh a v ep r o b l e mi na r e aa n dp o w e r t h es i m p l ed e s i g no f a r i t h m e t i cu n i tw h i c hh a ss m a l l e ra r e aa n dp o w e rd u et ot h es e r i a lt h i n k i n g o ft h ec y c l eo fc a l c u l a t i o n ，s oi th a ss l o w e rs p e e d t h es p e c i a ld e s i g no f h i g h p e r f o r m a n c ea r i t h m e t i ch a sl a r g e ra r e a ，a n dh i 曲p o w e rc o n s u m p t i o n w i t hl o wp e r f o r m a n c e ，w h o s es t r u c t u r ei sm o r ec o m p l i c a t e d ，m o r ed i f f i c u l t t oi m p l e m e n tw i t hh a r d w a r e b a s e do nf p g aa r i t h m e t i cu n i tw h i c hi sp a r t so ft h ec o n t r o l l e rc h i pi s d e s i g n du n d e rt h ec o n t r o lo fr e a l - t i m er e q u i r e m e n t s ，d u et oi n c r e a s ei ns i z e ， o nt h eb a s i so ft h ec o n t r o l l e rc h i p su s e di nt h ee x i s t i n gf p g aa r i t h m e t i c u n i tt oi n c r e a s es p e e d a n db yi m p r o v i n gp e r f o r m a n c eo fa r i t h m e t i cu n i tt o i m p r o v et h ep e r f o r m a n c eo ft h ec o n t r o l l e rc h i po re v e nc o n t r o l l e rs y s t e m f i r s t ，t h ea d d e ri m p r o v e m e n t s ：t h r o u g hd i v i s i n g t h ec a l c u l a t i o nd a t a ， w i t ht h ea d v a n t a g e sa n dd i s a d v a n t a g e so ft h ec u r r e n to p t i m u mp e r f o r m a n c e c a r r y - - s e l e c ta l g o r i t h ma n dc a r r y l o o k a h e a da l g o r i t h ma n du s i n gt h eg r o u p a h e a d ，t h eg r o u pb i n a r yo p t i o n st oi m p r o v et h ed e s i g nm e t h o do ft r a d i t i o n a l m 广东工业大学工学硕士论文 c l a a n dt h eg r o u pa l s ou s e dt h ea s s e m b l yl i n et e c h n o l o g y ，t of u r t h e r e n h a n c et h ec o m p u t i n gs p e e da d d e r s e c o n d ，t h ei m p r o v i n gw o r ko fm u l t i p l i e r ：f o rt h ea l g o r i t h m so f p a r t - p r o d u c t ，u s i n gt h ei m p r o v e db o o t ha l g o r i t h mt or e d u c et h en u m b e ro f p a r t - p r o d u c t a n di no r d e rt or e d u c er e d u n d a n c yi nt h ec a l c u l a t ep r o c e s s u s i n g5 - 2c o m p r e s s i o nt oi m p r o v et h et r a d i t i o n a l4 - 2c o m p r e s s e dt r e e s t r u c t u r e t h i r d ，t h ei m p r o v e dd e s i g no fd i v i s i o n ：d e s i g n e da n di m p l e m e n t e dt h e 3 2 一b i tr a d i x 一16s r td i v i s i o n t h ed i v i d e ra sar e s u l to fe a c hc y c l ew i l lb e f o u rt o p l a c e ，t or e d u c et h ef r e q u e n c yo ft h ec y c l e b i tc o m p u t i n g i n a d d i t i o n ，v e r i l o g h d lc o d i n gs u r p r i s i n g l ys e v e r a lt i m e sw h e nc a l c u l a t e di n a d v a n c et h ed i v i s o r ，w h i c hi sn o tu s e di sc a l c u l a t e dt or e d u c er e d u n d a n c yi n t h ep r o c e s so fc a l c u l a t i o n f i n a l l y , t h ed e s i g n o ft h e f l o a t i n g p o i n tp a r t s ，m a i n l y o nt h e f l o a t i n g p o i n t a d d e rh a v eb e e ns t u d i e da n d i m p r o v e d ：t o a c h i e v e d u a l - c h a n n e ls t r u c t u r eo ft h ed i v i s i o nl e a d e rap r e d i c t i o nc i r c u i t ( l o p ) a n d f i x e d p o i n ta d d e rp a r a l l e li m p l e m e n t a t i o no ft h ed i s p l a c e m e n to fm a n t i s s a a c h i e v e ，t oa c h i e v ear a p i ds h i f tr e g i s t e r ，a n du s i n gi m p r o v e dc l a w h i c h w a sd e s i g n e di n t h i sp a p e ra so n es e n t i n e la d d e rw h i c hu s e di nt h i sc i r c u i t s t r u c t u r e i nt h i sp a p e r ，t h ei n n o v a t i o n ：w i t ht h ef p g ah a r d w a r ed e s i g na sw e l l a st h ea d v a n t a g e so ft h ea c h i e v es i m p l i c i t yw i t hv e r i l o g h d lh a r d w a r e d e s c r i p t i o nl a n g u a g ep r o g r a m m i n gd e s i g n e d t h e h i g h p e r f o r m a c e b a s i c f p g aa r i t h m e t i c u n i t m a i n l yi m p r o v e d c i r c u i ts t r u c t u r ea n d i m p l e m e n ta l g o r i t h m so ft r a d i t i o n a lf p g a - b a s e da r i t h m e t i cu n i ti nt h em o s t o fc o n t r o l l e rc h i p st oi m p r o v et h ep e r f o r m a c eo ff p g a b a s e da d d i t i o n ， m u l t i p l i c a t i o na n dd i v i s i o na n df l o a t i n g - p o i n ta d d e r t oac e r t a i ne x t e n t i m p r o v e dt h ep e r f o r m a n c eo ft h ec o n t r o l l e rc h i p k e yw o r d s ：f p g a ；a r i t h m e t i cu n i t ；b o o t ha l g o r i t h m ；s r ta l g o r i t h m i v 独创性声j 独创性声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师的指导下进行的研究工作以及取得的研究成果。尽我所知，除了文中特别加 以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，不 包含本人或其他用途使用过的成果。与我一同工作的同志对本研究所做的任何贡 献均已经在论文中作了明确的说明，并表示了谢意。 本学位论文成果是本人在广东工业大学读书期间在导师的指导下取得的，论 文成果归广东工业大学所有。 申请学位论文与资料若有不实之处，本人承担一切相关责任，特此声明。 7 9 指导教师签字： ，弋讳 l 论文作者签字：缸确 伽g 年妒月矽日 第一章绪论 第一章绪论 1 1 引言 目前，基于f p g a 的算术部件最主要应用于控制和数字信号处理领域，其速度 较相对于全定制的算术部件低。对于控制系统来说，信号控制才是最重要的功能， 很少会涉及到算术运算，因此，其中的算术部件的性能相对于d s p 处理器中的f p g a 算术部件性能更低。 随着控制芯片应用领域的不断扩大，新的应用方式对控制芯片的性能提出了 更高要求，人们设计了很多先进的算法和结构来实现控制芯片中的接口部件和终 端，来提高整个控制系统的性能，从而扩大其应用范围。另外，在f p g a 和半导体 制造工艺技术高速发展的今天，越来越多的人开始了基于f p g a 的处理系统的研究 与设计，特别是自动化控制系统研究越来越受到人们的关注。控制芯片的发展正 向着更稳定更快速的的目标前进。 基于f p g a 的算术部件作为控制芯片一个组成部分，其性能较其他部分低的很 多，已经直接影响到整个芯片乃至整个系统的性能。针对自动化控制系统实时处 理要求的不断提高，对于传统的f p g a 算术部件越来越不能满足其需求。较低性能 的算术部件自然不利于整个控制芯片的应用发展，在控制芯片以后的发展过程中 也必将涉及到越来越多的算术运算，对f p g a 算术部件性能的提高也将成为一个不 可避免的趋势。 1 2f p g a 部件的应用前景 f p g a 器件作为一类特殊的出现却有着与同类和以往的电子器件截然不同的结 构和性能，这是进行应用研究的最重要的原因。灵活性始终是可编程逻辑器件的 特点，与和相比，可编程逻辑解决方案可保证产品上市时间更快、产品生命周期 更灵活以及总体成本更低。因此，随着越来越多的设计人员转向，可编程逻辑器 件成为半导体市场中增长最快的领域之一。据有关数据统计，年，新启动的设计 仅有项，与之相比，新启动的咫设计达项年市场规模约为亿美元，预计到2 0 0 8 年 将增至1 5 亿美元n 1 。 广东工业大学工学硕士学位论文 2 0 世纪8 0 年代后期，的发展反映了一个主导性的目标不惜代价改进器件结构， 使其具有越来越高的性能和集成度，这样做的结果是产生了一种“主流的，它 具备了尽可能多的特性，且售价高昂。在2 0 0 3 年以前，这类主流的产品主宰了市 场，这是市场领头羊成功的主要原因。但最近两年，简化的低成本结构已经大批 出现。目前采用主流的应用领域中7 0 都可以改用这种简化的低成本，其成本只 是使用主流产品的一小部分。这些低成本产品正被市场广为接纳，它们目前只占 有不超过1 5 的市场。所以有专家认为在年内，它们很可能占有5 0 的市场。据 网上资料统计，市场的增长将沿着以下四种发展方向：低成本、高容量，非易失， 以及高性能嵌入式。到2 0 0 7 年低成本约为3 4 、高容量约为4 1 、非易失约为 1 5 ，而嵌入式则升到1 0 。因此，市场正在向着多元化方向发展，不再盲目的 追求单一产品具备尽可能多的功能而是把市场进一步细化，对单一领域的应用需 求只推出结构成本尽可能合理，但功能却完全满足该领域需要的产品乜1 。 目前，f p g a 的品种很多，有x i l i n x 公司的x c 系列、t i 公司的t p c 系列、a l t e r a 公司p l e x 的系列等。在欧洲，人们大多使用用x i l i n x 公司的产品，而在日本和 亚太地区，用a l t e r a 公司的产品的人比较多，在美国则是平分秋色。全球的产品 6 0 以上是由这两家公司提供的，因此，人们曾一度认为x i l i n x 和a l t e r a 共同 决定了技术的发展方向。 基于f p g a 的高性能算术部件的设计正朝着更高速、更高集成度、更强功能和 更灵活的方向发展，未来设计出基于f p g a 低成本、更高性能的算术部件将成为算 术部件应用发展的重中之重。 1 3 算术部件的研究现状 算术部件作为控制芯片的组成部分，其性能的高低也会影响整个控制系统性能 的好坏。算术部件主要包括：加法器、乘法器，除法器以及浮点单元。 另外，随着f p g a 技术的发展，针对f p g a 设计的优点，基于f p g a 的算术部件 的研究成为人们研究的重点。 1 3 1 算术部件的国外研究现状及发展 随着自动化控制芯片应用领域的不断扩大，对其性能的要求也在不断提高， 2 第一章绪论 而作为控制芯片的一个部分的基于f p g a 的算术部件，提高基于f p g a 算术部件 的性能同样可以提高整个控制芯片的性能。 在国外，对基于f p g a 算术部件的研究已经有多年的历史，其设计水平已经 有很大的提高，人们不断针对f p g a 的设计优势以及其中的大量的可用资源对算 术部件的计算速度进行改进提高，然而在计算速度乃至整个部件性能上，基于 f p g a 的算术部件在性能上仍然远远落后于全定制的算术部件，其设计水平仍然需 要不断的提高。 1 3 2 算术部件的国内研究现状及发展 国内对算术部件的研究跟国外研究技术还有很大差距，特别是在全定制电路 中的算术部件的研究更是落后很多。国内对算术部件的研究还处于不成熟阶段， 大量的工作还有待于进一步的完善。 目前，在国内，对应用于控制芯片中的基于f p g a 的算术部件的研究还比较少， 人们大多数的研究注意力都集中在了接口和终端上。大部分所设计的基于f p g a 的 算术部件计算频率都比较低，基本上都在io o m h z 左右。 另外，因大多数控制芯片中算术运算的操作相对还是比较少的，甚至有的控 制芯片中并不需要算术部件，因此，人们对控制芯片中算术部件的研究较少，其 中使用到的算术部件设计大多使用比较传统的设计方法，其性能其中的接口远远 低的多。 不过近年来随着控制芯片应用领域的扩大和功能的不断提高，其算术运算操 作也越来越多以及f p g a 的发展，提高控制芯片中基于f p g a 的算术部件性能的研 究也正在受到人们的关注。 目前算术部件的研究呈现以下趋势：一是浮点数表示标准化，目的是为了规 范和统一现有算术部件的设计实现，目前i e e e 7 5 4 r 是i e e e 7 5 4 标准的修改版本， 规定了浮点数的表示标准；二是基于f p g a 的算术部件的研究与设计；三是算术部 件实现算法的改进，使得由f p g a 实现更加容易方便，在功耗和面积上更小，速度 上更快。 广东工业大学工学硕士学位论文 1 4 研究内容及意义 本课题研究主要内容包括以下几个方面： ( 1 ) 针对拥有高性能的接口和终端的大部分自动化控制芯片，重点研究了 其中性能相对较低的算术部件，通过对现有算术部件的研究，利用f p g a 的设计优 势，研究了加法、乘法、除法器以及浮点加法器的各种算法实现，采用先进的算 法，改进现有算术部件的电路结构，提高算术部件的性能，进一步提高整个控制 芯片的性能。 ( 2 ) 加法器的研究设计与实现：通过对现有各种加法器设计方案的分析比 较，采用了超前进位算法和进位选择相结合的思想对现有加法器结构加以改进， 设计实现了3 2 位快速加法器，在速度，面积和功耗三个方面进行了折衷，提高其 综合性能。 ( 3 ) 对乘法器的部分积的压缩结构进行了改进，使用5 - 2 压缩器改进传统 的4 2 压缩树的结构；在求部分积的算法上，采用了高基b o o t h 算法，实现了性 能相对传统乘法器较高的3 2 位乘法器。 ( 4 ) 研究了迭代除法器和s r t 除法器的设计算法，采用s r t 设计思想设计 实现了r a d i x - 1 6s r t 除法器。 ( 5 ) 就当前大多数控制芯片的浮点单元中最为基础也是最为重要的浮点加 法器的实现算法进行了研究，采用l o p 算法思想对双通道浮点加法电路结构进行 改进，提高其并行性，并实现了快速移位寄存器，实现了3 2 位浮点加法器。 ( 6 ) 算术运算部件电路优化：借助于f p g a 中的布局规划器f l o o r p l a n n e r 以及编写约束文件，对电路的布局进行改进，来减少电路的线路延迟。本文在使 用x i n l i x 进行综合验证时，对实现的算术部件的路径延迟以及资源占用情况进行 了数据分析，分析了本文改进的算术部件的性能。 本论文的研究特色及意义： 采用理论分析和实际仿真测试相结合的方法，使用先进的v e r i l o gh d l 硬件 描述语言加以编程实现，并通过x i l i n x 进行仿真测试，测试结果表明，本文设计 实现的算术部件是正确的。 考虑到f p g a 中大量的可用资源和控制芯片对面积上要求不是很高，为了提高 基于f p g a 算术部件的性能来满足控制系统的需求，本文对控制芯片中使用的基于 4 第一章绪论 f p g a 的算术部件进行了比较有意义的研究和改进。 重点对基于f p g a 的算术部件的算法和结构进行了研究和改进，从提高计算的 并行性上、便于硬件布线以及减少计算过程中的计算冗余等方面对电路结构进行 改进，从而提高整个基于f p g a 算术部件的性能，最终提高整个控制芯片的性能， 这将对以后整个控制系统的性能的提高有着重要的意义。 1 5 论文结构 本文共分七章： 第一章绪论，主要介绍当前算术部件的研究现状和发展趋势，以及本文的主 要研究内容。 第二章介绍了本论文的总的设计方案，因控制芯片中算术部件较其他核心部 件性能低很多，总的介绍了对算术部件的改进方案。 第三章介绍加法器的各种实现算法，包括进位传播，进位保留以及流水线等 算法，通过分析采用先进的算法对已有加法器结构加以改进来实现了 3 2 位加法器。 第四章对当前比较流行的乘法器算法做了介绍，包括迭代乘法器和阵列乘法 器，实现了一种5 2 压缩器，对传统4 2 压缩树进行改进，采用改进 r a d i x - 1 6 b o o t h 算法实现了3 2 位乘法器。 第五章介绍了除法器的原理以及常见的几种除法器结构，设计实现了 r a d i x - 1 6s r t 算法除法器。 第六章重点研究了浮点加法器，结合当前流行的浮点加法器算法，对传统的 浮点加法器结构进行改进，并实现了3 2 位浮点加法器。 结束语对本文进行了全面总结，并提出论文的不足之处及下步的工作。 广东工业大学工学硕士学位论文 第二章本文总的设计方案 在自动化控制系统中，控制芯片的终端和接口已经拥有很高的性能来满足控 制芯片的应用需要。也正因控制系统的功能重点是控制功能，因此，控制芯片的 研究主要对控制接口以及控制终端的研究，其性能已经得到了非常大的提高。 而算术部件不作为控制芯片的主要功能部分，因此，大部分的控制芯片中的 算术部件的性能却相对较低，基本上还是采用了基于f p g a 的比较传统的设计方法。 当前大多数自动化控制芯片中的f p g a 算术部件性能，相对于全定制算术部件性能 还比较落后。作为控制芯片的一个部分，其性能的高低也会影响着整个芯片的性 能的，因此，本文主要对目前应用比较广泛的控制芯片中算术部件的研究和改进， 来提高提高整个控制芯片的性能，这也是本文对算术部件进行研究的目的。 现场可编程门阵列一- - f p g a 有着规整的内部逻辑阵列和丰富的连线资源，特 别适合于控制芯片的设计，其并行性和可扩展性更好，并使得设计人员能更方便 地使用可编程器件，同时，f p g a 也使得系统设计师在实验室中就可以设计自己的 专用集成电路( a s i c ) 芯片，并能立即投入实际应用中口1 由于采用中小规模的集成 电路设计的系统既庞大又存在稳定性的问题，因此，用现场可编程技术来设计实 现算术运算部件是一个很好的选择。但长期以来，f p g a 一直被用于系统逻辑或时 序控制上，很少有算术部件的设计n 引。 v e r i l o gh d l 作为一种硬件描述语言，用于从算法级、门级到开关级的多种抽 象设计层次的数字系统建模。完整的硬件描述语言足以对从最复杂的芯片到完整 的电子系统进行描述。它使用软件的思想来设计实现硬件，减小了硬件设计的复 杂度，因可以先进行验证仿真，在确认电路的设计无误情况下才下载到板子上投 入生产，这样的设计也大大节省了费用，较低了风险。 正是由于f p g a 拥有大量资源以及使用v e r il o gh d l 硬件描述语言进行硬件设 计的准确性和简易性，本文将重点是针对自动化控制芯片中基于f p g a 的算术部件 进行研究，通过对f p g a 加法器，乘法器，除法器和浮点加法单元的设计电路结构 加以改进，提高其并行性计算的能力。设计高性能的专用f p g a 算术部件来提高控 制芯片的整体性能。下面对加法器，乘法器，除法器和浮点加法单元的改进方法 6 第二章本文总的设计方案 进行简单介绍。 对于加法器，本文的改进方案是：从目前性能比较好的进位选择和超前进位 算法中得到启发，针对这两种算法的优缺点，本文对加法器进行了改进： ( 1 ) 分组：将3 2 位数据分为高1 6 位和低1 6 位，再将高1 6 位分为两个8 位组； ( 2 ) 算法：采用组间进位选择，组内超前进位的算法，对传统的加法器结构进行 改进； ( 3 ) 组内还使用了由触发器构成的流水线结构。 为后面的乘法器，除法器以及浮点加法器的设计奠定了基础。详细的改进设 计将在第三章的第二节中具体介绍。 乘法操作是最频繁的操作，因此乘法器的设计是本论文的重点。在对乘法器 的改进的工作重点是： ( 1 ) 求部分积算法：采用了改进的r a d i x - 1 6 b o o t h 算法； ( 2 ) 将计算复杂倍数的被乘数倍数值( 奇数倍倍乘数) 的操作与对补码乘数 的重编码操作并行执行，减少了计算冗余，提高了计算速度； ( 3 ) 使用5 - 2 压缩器对传统的4 - 2 压缩树结构进行改进，平衡4 - 2 压缩器计 算延迟； ( 4 ) 最终的求和运算使用了本文设计的改进超前进位加法器； 对3 2 位乘法器，通过r a d i x - 1 6 b o o t h 算法计算可得9 个部分积，对图2 1 所 示的由4 - 2 压缩器组成的压缩树进行改进：使用5 - 2 压缩器来代替高一组的4 - 2 压缩器，平衡伪和计算延迟，并且减少了一级3 - 2 压缩器计算，减少了计算延迟， 提高了乘法器的计算速度。本文改进的压缩器结构如图2 - 2 所示。有关详细的改 进工作将在第四章第三节中具体介绍。 图2 - 14 - 2 压缩器组结构图 7 广东工业大学工学硕士学位论文 f i g u r e2 - 1s 臼m c n l r eo f4 - 2c o m p r e s s o r 图2 - 2 改进后的压缩树结构图 f i g u r e2 - 2c o m p r e s s o rt r e ec o m p r i s e do fc o m p r e s s o r 对于除法器虽然在控制芯片中的运算操作并不多，但随着控制芯片应用范围的 扩大以及性能的提高，除法运算操作将会被使用的越来越多。本文对除法器的改 进工作是：针对大多数控制芯片中传统的除法器设计进行了研究，通过对s r t 算 法的分析研究，设计了r a d i x 一1 6s r t 除法器，因设计的r a d i x 一1 6s r t 算法中， 每次循环都会得到四位商位，即 0 0 0 0 ，0 0 0 1 ，0 0 1 0 ，0 0 1 1 ，0 1 0 0 ，0 1 0 1 ，0 1 1 0 ， 0 1 1 1 ，1 0 0 0 ，1 0 0 1 ，1 0 1 0 ，1 0 1 1 ，1 1 0 0 ，1 1 0 1 ，1 1 1 1 ) ，则商位选择表即为： 一8 ，一7 ， o ，1 ，7 ，8 ) 。这要比基8s r t 算法每次循环计算得到3 位商，在循环次数上减 少了1 4 ，提高了计算速度。另外，在对计算奇数倍的被除数时，采用了事先一次 性计算出奇数倍的被除数的方法，在求商过程中就可直接使用，避免了不必要的 冗余计算，从而减小了计算延迟。在最终的运算将同时得到准确的商值和余数值。 具体改进设计将在第五章第三节中介绍。 在设计实现浮点加法器时，从这三个方面加以衡量，在面积和功耗可接受的 范围内寻求性能的提高。本文对浮点加法器主要的改进工作： ( 1 ) 将双通道结构中的l o p 与定点加法器并行执行； ( 2 ) 定点加法器使用了第三章中设计的改进超前进位加法器； ( 3 ) 对尾数的移位实现上，实现了快速移位寄存器，并实现了使用传统的选择 移位尾数处理方法的浮点加法器，对这两种浮点加法器进行了比较。 改进的加法器如图2 3 所示。详细改进工作将在第六章第二节中介绍。 第二章本文总的设计方案 图2 - 3 本文设计的快速浮点加法器结构图 f i g u r e2 - 3s t r u c t u r eo fh i g h - s p e e df l o a t i n g - p o i n ta d d e rd e s i g n e di nt h i st h e s i s 本文对加法、乘法、除法和浮点加法器算术部件整个设计流程是：使用v e r i l o g h d l 进行行为描述一一代码优化一一程序编译和仿真仿真分析。并在x i l i n x 环境下，采用了v i r t e x e 系列芯片的x c v 2 0 0 e 器件进行的编译和仿真以及仿真分 析。x i l i n x 公司为v i r t e x e 系列芯片提供了功能强大的软件集成开发环境，它采 用w i n d o w s 风格界面，集编辑、编译、链接、软件仿真、硬件调试及实时跟踪等 动能于一体，极大方便了程序的设计和开发。支持同时仿真，它包括和两个仿真 器，所有的开发过程都是在此环境下进行，包括项目的建立、源程序的编辑、程 序的编译和调试。另外，为了进一步提高运算部件在f p g a 芯片上的运行速度，还 需要对所设计的运算部件的物理实现进行物理位置约束，将相关逻辑就近布局， 进一步减少线延时，在本文的设计中使用x i l i n x 的布局规划器f l o o r p l a n n e r 和 编写约束文件的方式。接下来对加法器、乘法器、除法器等各个部件的设计和改 进进行详细介绍。 9 广东工业大学工学硕上学位论文 第三章改进的加法器设计 加法器是所有算术运算部件的基础，也是算术运算中使用频率最高的部件。 加法器运算性能的提高会促进其他部件性能的提高，进而可以提高整个系统的性 能。对于性能较高的控制芯片中使用的算术部件而言，从速度方面考虑，可采用 并行算法的思想，并在电路的设计上应该尽量使用较少的器件来获得性能上的提 高，然而由于并行的思想对于位数越大的加法器设计来说，电路复杂度则越高， 硬件实现就越困难，并且面积和能耗都较大；从面积有效度出发，串行进位加法 器( r i p p l e - c a r r ya d d e r ) 的器件最少，面积最小，版图工作量也最小，可是由 于加法器的高位进位要等待低位的运算结束后才能得到，所以速度较慢。 本文就性能较低的算术部件中加法器的设计，借鉴各种成熟的算法，设计实 现了一种速度相对大部分控制芯片中的传统算术部件较快的3 2 位改进加法器。为 后续乘法器、除法器以及浮点加法器的设计打下了基础。在本章第二节中将具体 介绍对加法器结构的改进。 3 1 加法器运算电路原理 3 1 。11 位全加器电路 全加器是能够实现一位加法的运算单元。全加器对应的布尔表达式为： s = a i0 匆0 q 一1 ( 3 1 ) c ：= a i b i + ( qo 包) q l 由公式3 1 知，当c ；一。= o 时有： s o = a o06 0c o2a o b o 现定义“进位产生函数”p i 和“进位传递函数”g t ：只= qo b , ，g f = 口fo 包， 则公式3 1 可以重新描述为： s 2 g t q 一1 ( 3 2 ) c i 2 p e + g t c t d 1 0 第三章改进的加法器设计 则根据公式3 2 可得到1 位全加器电路及简化电路，如图3 一l 所示哺3 ，其中生 成和s ，的延迟时间为两个x o r 的延时，产生进位信号c ；，需要两个与非门延时。 图3 - 1 ( a ) 1 位全加器电路及简化电路图 f i g u r e3 1ab i tf u l la d d e rc i r c u i ta n ds i m p l i f i e dc i r c u i t 3 1 2n 位传统加法器电路设计 1 n 位加法器电路基本结构 对n 位数相加操作，可以将n 个1 位全加器的进位输入和进位输出信号依次相 连，采用串连方式构成n 位串行进位加法器，则采用这种方式构成的电路，整个加 法器电路总延迟时间主要取决于n ，而与各位全加器本身的延迟时间关系不大，原 因在于其进位信号是从最低位开始逐位向高位传送。因此，提高加法器速度的关 键在于加快进位信号的传送速度。 对高性能整数加法器运算电路设计，关键是如何尽可能地缩短进位信号的产 生传递路径。整个电路中传递的关键路径发生在进位产生逻辑电路模块。图3 - 2 描 述了所有1 3 位整数加法运算电路的基本结构。 口f + h l 口f + l 口f 岛+ l 卜1 b t + 1 b f 图3 2n , y _ 整数加法运算电路基本结构 f i g u r e3 - 2b a s i cs t r u c t u r eo fn - b i ti n t e g e ra d d i t i o nc o m p u t i n gc i r c u i t l l 广东工业大学工学硕士学位论文 由图3 2 可知，整个运算电路信号产生、运算和传递的关键路径发生在进位信 号的产生逻辑电路模块上，对于二进制非冗余码加法器电路，其进位产生逻辑电 路的延迟会随着输入操作数的位数的增加而增加，而p g 信号( 进位产生函数p ，进 位传递函数g ) 产生电路和本位和s 产生电路的延迟与输入操作数的位数无关，因 此，高性能整数加法运算电路应致力于缩短进位产生逻辑电路模块的延迟上。 2 串行进位加法器 串行进位加法器( c r a ) 是最简单、最基本的加法器电路结构，如图3 - 3 所示n 位 串行加法器( 由图3 - 1 所示l 位加法器构成) ，因串行进位加法器的进位通过每位 依次向前进位传播，也称为“行波进位加法器”。 图3 - 3n 位串行加法器结构 f i g u r e3 3s t r u c t u r eo fn b i ts e r i a la d d e r 串行加法器是将n 位加法器串联构成的，进位信号依次由低位传播到高位，高 位进位的产生是在低位进位产生的基础上产生的，本单元的进位输出作为下一位 单元的进位输入，该串行加法器的进位产生和本位和的产生的逻辑表达式为： s5 口f0 包0q 一1 ( 3 3 ) c f = a i b i + ( qe b , ) c f 1 在公式3 3 中，进位产生函数p t ：置= a t 包，进位传递函数g t ：g f = a to 匆。 由于串行进位加法器的下一位的计算必须在上一位计算完毕并向该位产生进 位的基础上才能计算，串行进位链的总延迟时间与运算位数成正比。假如每一加 法器单元的延迟时间为a t ，则n 位的串行加法器计算总的延迟时间为n a t ，因此， 串行加法器的计算速度非常慢，性能较低。 3 进位选择加法器( c s a ) 进位选择加法器( c s a ) 较串行进位加法器性能上提高了很多，因对于本位而 言，它是预先同时计算出了当进位为o 和为1 时进位输出值，实现了同步求和的效 果；当低位进位真正到来时再根据低位进位为0 还是1 进行选择。图3 - 4 给出了进位 1 2 第三章改进的加法器设计 选择加法器的电路结构嘲。 图3 - 4 进位选择加法器电路结构 f i g u r e3 - 4s t r u c t u r eo fc a r r y s e l e c ta d d e r 它是通过提高计算的并行性来改进加法器的速度的。其进位的选择原理可用 以下公式来表示： ，a i b i ，c h ( k ) = o ， i c ；( k )= p ；+ g ，c 。一。( k )= 之 ( 3 4 ) l 玩e b , ，c i l ( k ) = 1 。 其中k = 0 表示输入到这个进位链的组进位输入信号是“0 ”，k = l 表示组进位输 入是“1 的情况，p ；是进位产生函数，g 。是进位传输函数。 为了减少选择加法器的进位等待时间，将n 位分组，每组有k 位，每组内有两 个加法器，同时计算当低位进位值为0 或1 两种情况下的向高位产生的进位c m 以及 本位和s ；，而组内的两个加法器的计算是并行进行的，因此节省了计算时间，对于 n 位进位选择加法器的时间延迟可