（计算机科学与技术专业论文）基于arm和fpga的嵌入式系统的研究和设计.pdf

基于删和f p g a 的嵌入式系统的研究和设计 摘要 随着电信网的不断发展，各种通信设备应运而生。在电信领域中， 常采用2 m b p s 速率的e 1 接口作为通信设备之间数据传输的物理层接 口。 本文首先对e 1 接口的概念进行了详细介绍，分析了它的帧格式。 接着介绍了f p g a 开发技术、开发过程和开发工具，提出了在f p g a 系 统中外加e l 接口芯片来实现e 1 接口的设计方案。在设计中采用了 f p g a 作为处理器，实现对e l 接口芯片的控制和数据处理。e 1 接口芯 片则负责e 1 信号的接收与发送。e 1 接口板设计方案中的硬件电路在 电路设计软件p r o t e l 9 9 环境下进行设计和实现。 本文结合f p g a 开发技术、电路设计技术和e 1 传输技术，研究并 设计了以f p g a 系统为核心的e 1 接口板，对e l 接口板电路设计中需 要注意的问题进行了说明，给出了系统调试的方法、过程和心得体会。 最后在e l 接口板中做了仿真模块的设计和验证。我国具有丰富的e 1 资源，e l 接口板的实现将有助于嵌入式系统在更大外围内的应用。 本文设计中有3 个优点。一是采取模块化的设计，f p g a 系统和 e 1 接口芯片部分分块设计，方便调试和修改。二是f p g a 系统硬件平 台具有通用性，可以在此硬件平台上部署不同的应用软件，实现不同 的功能。三是成本低，硬件平台自主设计，选用的是低成本的f p g a 处理器和各种常见的外围器件；软件工具则采用免费的f p g a 开发工 具( q u a r t u s i i 和n i o s i ii d e ) 。 关键字：f p g ae lp m t e l 9 9q u a n u s r e s e a r c ha n dd e s i g n o fe m b e d d e ds y s t e m b a s e do na r ma n df p g a a b s t r a c t w i t ht h ec o n t i n u i n gd e v e l o p m e n to f t e l e c o mn e t w o r k ，m a n yk i n d so f c o m m u n i c a t i o ni n s t m m e n t so c c u r i nt e l e c o mf i e l d i ti sc o m m o nt h a tm e e 1i n t e r f a c e ，w h i c hh a s2 m b p sr a c e ，i su s e dt 0t r a n s f e rd a t ab e t w e e n c o m m u n i c a t i o ni n s t m m e m sa sm ep h y s i c a l l a y e ri m e r f a c e a tf i r s t ，t l l i st t l e s i si n t r o d u c e st h ed e t a i l e dc o n c e p t i o no f e li n t e r f a c e a n da n a l v s e st h ef 0 衄a to fe l 行锄e 。t h e n i ti n 仃o d u c e sf p g a d e v e l o p i n gt e c h n o l o 阱p r o c e s sa 1 1 dt ( ) o l s a f t e rt | l 鸲i tb r i n g sf o n a r da d e s i 驴p r o j e c t ，w h i c hu s e sa ne 1i n t e r f a c ec h i pt oi m p l e m e n te 1i n t e r 蠡粥e 胁c t i o ni nf p g as y s t e m i l lt l l ed e s i g n ，f p g ai su s e d 嬲ap r o c e s s o r ， c o n t r o l l i n ge 1i m e m c ec h i pa i l dd a 协p r o c e s s o nt 1 1 eo t l l e r h a i l d ，e l i n t e r f a c ec h i pt a k e sc h a r g eo fr e c e i v i n ga n d 仃；m s m i t t i n ge 1s i g n a l s n l e h a r d w a r ec i r c u i to fe1i n t e r f a c eb o a r di sd e s i g n e da i l di m p l e m e n t e di i l c i r c u i td e s i g l ls o f h v a r ep r o t e l 9 9 c o n l b i n i n gf p g ad e v e l o p i n g ，c i r c u i td e s i g n i n ga n del t r a n s f e r i n g t e c h n o l o g y ，t h i s 廿l e s i sr e s e a r c h e sa n dd e s i g n sa ne li n t e r f a c eb o r a d ， t a k i n gf p g as y s t e ma st h ec o r e i tm e n t i o n si n s 觚c t i o n sd u r i n gt h e d e s i g no fe 1i n t e a c eb o r a d ，a sw e l la sm es y s t e mt e s tm e t h o d ，p r o c e s s a n de x p e r i e n c e h lt h ee n d ，i tf i n i s h e sd e s i 鼬1a n dt e s to fe m u l a t o rf o re 1 i n t e r f a c eb o a r d o u rc o u m r yh a sp l e r l t yo fe 1r e s o u r c e ， s om e i m p l e m e n t a t i o no fe li n t e r f a c eb o a r dw i l l b eh e l p f u lf o re n l b e d d e d s y s t e m 印p l i c a t i o n si nl a 唱e ra r e a t h ed e s i g no f l i st h e s i sh a st 1 1 r e ea d v a i l t a g e s f “s t ，i ta d o p t s m o d u i i z a t i o nd e s i g l lm e t l l o d f p g as y s t e ma n de li n t e r f a c ec h i pa r e d e s i g n e ds e p a r a t e l y ，w h i c hi se a s yt om o d i 鸟a n dt e s t s e c o n d ，t h ef p g a l i s y s t e mh 盯d w a r ep l a t f o n i l i s u i l i v e r s a l ，o nw h i c hd i 饪b r e ml ( i n d so f s o f h a r ec a nb ed e p l o y e dt oi m p l e m e md i f l e r e n tm n c t i o n s t h i r d ，t h ec o s t o fm eo v e r a l ld e s 蜘i sl o w 1 1 1 eh 硼w a r ep l a t f o mi s d e s i 删 i n d 印e n d e n t l y ，u s i n gl o w c o s tf p g ap r o c e s s o r 勰w e l l 嚣o t t l e rc o m m o n p e r i p h e r a ld e v i c e s b e s i d e s ，i tu s e sf p g ad e v e l o p i n gt o o l s ( q u a i ，t l l s a n d n i o s i ii d e lf o r 丘e e 1 诬yw o r d s ：印g ae 1p r o t e l 9 9q u a n u s i i i 独仓b 性( 或创新性) 声明 本人声明所呈交的论文是本人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不 包含其他人已经发表或撰写过的研究成果，也不包含为获得北京邮电大学或其他 教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任 何贡献均已在论文中作了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名： 鲳坐筮 关于论文使用授权的说明 学位论文作者完全了解北京邮电大学有关保留和使用学位论文的规定，即： 研究生在校攻读学位期间论文工作的知识产权单位属北京邮电大学。学校有权保 留并向国家有关部门或机构送交论文的复印件和磁盘，允许学位论文被查阅和借 阅；学校可以公布学位论文的全部或部分内容，可以允许采用影印、缩印或其它 复制手段保存、汇编学位论文。( 保密的学位论文在解密后遵守此规定) 保密论文注释：本学位论文属于保密在一年解密后适用本授权书。非保密论 文注释：本学位论文不属于保密范围，适用本授权书。 本人签名： 导师签名： 日期： 日期： 堡2 ：! ：! 北京邮电大学硕士学位论文 基于a r m 和f p g a 的嵌入式系统的研究和设计 1 1 背景 第一章绪论 e l 接口是通信设备( 如程控交换机，路由器和各种测试仪器等) 中常见的 接口，用于e l 信号的传输。e l 传输线路是我国电信传输网一次群使用的传输标 准。电信网无论是准同步数字体系( p d h ，p l e s i o c l 们n o 璐d i 百t a lh i e r a r c h y ) ，还是 同步数字体系( s d h ，s y n c h r o n o 啦d i g i t a lh i e 豫d c h y ) ，都是建立在e 1 传输线路的 基础之上。 目前，a r m ( a d v a i 雠dr j s cm a c l l i n e s ) 是嵌入式领域中应用最为广泛的精 简指令集计算机( 刚s c ，r e d u c e di n s 仃u c t i o ns e tc o m p u t i n g ) 微处理器结构，它 有着高性能、低成本和高效率的优点，已经广泛的应用于科学研究、工程设计、 军事技术以及人们生活的各个方面。但是a r m 处理器一般不提供用于传统电信 传输网的e l 接口，这使得嵌入式a r m 在电信领域的运用受到了限制。 为将嵌入式应用更好的运用到电信网的数据传输领域，有必要在嵌入式系统 中实现e l 的接口。e l 接口可以在可编程逻辑器件上得到实现。可编程逻辑器件 是指一切通过软件手段更改、配置器件内部连接结构和逻辑单元，完成既定设计 功能的数字集成电路。 1 2 论文内容与结构 论文主要内容为e 1 接口在嵌入式硬件平台中的实现和仿真模块的设计与验 证。 第一章绪论部分介绍了开展课题研究的背景，课题的目标，论文的内容和结 构。 第二章对课题所涉及到的相关技术进行简介。 第三章提出了e l 接口实现的总体框架和整体设计方案。 第四章对e l 接口板的硬件实现过程进行了详细的描述。 第五章对全文加以总结，并对后续研究工作进行了规划，最后对帮助过我的 老师和同学致以感谢。 第l 页 些京哑电大学硕士学位论文基于a r m 和f p g a 的嵌入式系统的研究和设计 1 3 小结 本章主要介绍了课题研究的背景，说明了论文的内容和结构。 第2 页 北京邮电大学硕士学位论文基于a r m 和f p g a 的嵌入式系统的研究和设计 第二章相关技术 本章介绍论文所涉及到的相关技术。 2 1e 1 接口标准 数字信号有各种调制方法，最早出现的，目前在国际上应用最广的一种调制 方法是脉冲编码调制( p c m ，p l l l s ec o d cm o d u l a t i o n ) 。p c m 有两个互相不兼容 的国际标准，即北美和日本的2 4 路p c m ( t 1 ) 和欧洲的3 2 3 0 路p c m ( e 1 ) ， 我国采用的是e 1 标准。根据国际电报电话咨询委员会的建议，e 1 的标准传输线 路码采用的是三阶高密度双极性码( h d b 3 ，h i 曲d e n s i t yb i p o l a r ) ，它是一种双极 性归零码，被广泛用作于p c m 线路传输码型。l l e 1 线路信号抽样频率为8 k h z ，再用8 级量化，这样一路信号的数据传输率 为6 4 k b i t s 。e l 线路采用了时分复用的传输方式，通过时隙分割，为每一路信号 分配一个时隙，e l 线路系统共分3 2 个时隙，则线路的数据传输率为2 0 4 8 m b i 低。 每一帧隔1 2 5 u s 传送一次，这就是帧周期。一帧内时分复用为3 2 路，每路占时 隙1 2 5 3 2 = 3 9 l l s ，每路编为8 位码，每位时隙为0 4 8 8 i i s 。3 2 个时隙中，传输有 效业务数据的时隙数根据不同的应用会有所不同，主要看线路信令是否要占用时 隙，一般第1 6 时隙用于传送信令，当一个时隙不够用时，第1 5 和3 l 时隙也可 用于传送信令。若系统采用复帧传输方式，则第1 6 时隙来传送信令，其复帧结 构如下图2 1 所示。【2 】 f of i i p 2l ”ih l 栉l 硒l 盯1 i f 9 i p i olf l l l f 1 2i f l 3 lf 1 4l 靴5j 3 2 l 嘲壤驯l1 2 5 u #。 一 j 。 一i b o1 x l l ” i hl 1 5 i 1 6 1 1 x 1 7 i i 3 0 i 3 li 。，| 淤，荔， x t ，i o l t i t l l lt | ii “i “iohl t l n ：i t i li 。一 槭嗣步辫 一 xt i “t | ll i i t ii | i 4 s 置9 l “s 图2 1e l 复帧结构图 第3 页 北京邮电大学硕士学位论文基于a r m 和f p g a 的嵌入式系统的研究和设计 每帧的第o 时隙为同步码、监视时隙；第1 6 时隙为信令时隙。偶帧第o 时 隙的第2 8 位固定发“o o l l 0 1 1 ”样式的帧同步码组。奇帧第o 时隙的第l 位码 传送c r c 同步码“0 0 1 0 u ”；第2 位固定发l ，作为监视码，监视是否出现假 同步码组；第3 位为失同步警告，发1 代表接收的e 1 链路两端失步，发0 代表 同步。第4 8 位发l 。复帧中第0 帧的第1 6 时隙的l 4 位码发复帧同步码组 “o o o o ”，第5 位码为复帧失同步警告，发l 为失步，发o 为同步。其余帧的第 1 6 时隙可以传信令，也可用来传输数据。 2 2f p g a 目前常用的可编程逻辑器件主要有简单逻辑阵列( 队l g a l ， p r o 伊猢a b l e ，g e l l e r i c 枷l o 百c ) 、复杂可编程逻辑器件( c p l d ，c o m p l e x p r o 伊锄m a b l el o 舀cd e v i c e ) 和现场可编程逻辑阵列( f p g a ，f i e l dp t o 铲a m m a b l e g a t ca m y ) 等3 大类。其中，f p g a 属于近年来发展迅速的大规模可编程专用 集成电路，是目前硬件设计研究的热点。f p g a 是在p a l ，g a l 等逻辑器件的 基础之上发展起来的，它既继承了专用集成电路的大规模、高集成度、高可靠性 的优点，又克服了普通集成电路设计周期长、投资大、灵活性差的缺点，是一支 领导可编程器件技术发展的重要力量，逐步成为复杂数字硬件电路设计的理想选 择。 同以往的队l ，g a l 等相比较，f p g a 规模较大，适合于时序、组合等逻 辑电路应用场合，它可以替代几十甚至上百块通用i c 芯片。f p g a 的集成度很 高，可以完成极其复杂的时序和组合逻辑电路功能，适用于高速、高密度的商端 数字逻辑电路设计领域。 对于f p g a 的设计者来说，除了要有比较专业的知识水平外，还必须依靠方 便易用、功能完善的电子设计自动化( e d a ，e l 咖o n i cd e s i 匦a m o m a t i o n ) 开 发工具。a l t e r a 公司推出了开发自己f p g a 的工具，如m a x p l i l s 、q 埘t 邺和n i o s 等系列。 l 、f p g a 的软件设计流程 完整的f p g a 软件设计流程包括电路设计与输入、功能仿真、综合、综合后 仿真、实现、布线后仿真与验证、板极仿真验证与调试等主要步骤，如下图2 - 2 所示。【4 】 第4 页 北京邮电大学硕士学位论文基于a r m 和f p g a 的嵌入式系统的研究和设计 图2 2 f p g a 开发流程图 n 电路设计与输入，指通过某些规范的描述方式，将设计者的构思输入给e d a 工具。常用的设计输入方法有硬件描述语言( h d l ，h a r d w a r ed e s c r i p t i o n l a i l g u a g e ) 和电路原理图设计输入方法等。原理图输入直观、便于理解，但 是不利于模块构造与重用，电路中的某些芯片更换后，所有的原理图可能都 要更改。目前最常用的设计方法是h d l 设计输入法，影响最为广泛的h d l 语言是v h d l 和v e d i o g h d l 。它们的共同特点是利于由顶向下设计，利于 模块的划分与复用，可移植性好，通用性好，设计不因芯片的工艺与结构的 不同而变化。 功能仿真，可以用专门的仿真工具对设计进行功能仿真，验证电路功能是否 第5 页 北京邮电大学硕士学位论文基于a r m 和f p g a 的嵌入式系统的研究和设计 符合设计要求。常用的仿真工具有m o d e l t e c h 公司的m o d e l s i m 等。通过仿 真能及时发现设计中的错误，加快设计进度，提高设计的可靠性。 综合优化，指将h d l 语言、原理图等设计输入翻译成由与、或、非门，r a m ， 触发器等基本逻辑单元组成的逻辑连接( 网表) ，并根据目标与要求优化所 生成的逻辑连接，输出e d f 和e d n 等标准格式的网表文件，供f p g a 的布局 布线器进行实现。 综合后仿真，指综合完成后需要检查综合结果是否与原设计一致。将综合生 成的标准延时文件反标注到仿真模型中去，可以估计门延时带来的影响。综 合后仿真只能估计门延时，不能估计线延时，仿真结果与布线后的实际情况 还有一定的差距，并不十分准确。 实现与布局布线，指将一些由与、或、非门，触发器，r a m 等基本逻辑单元 组成的逻辑网表适配到具体型号的f p g a 器件上。在实现过程中，最主要的 过程是布局布线。布局决定电路的拓扑结构，布线则具体到各个元件的连接。 时序仿真与验证，指将布局布线的时延信息反标注到设计网表中所进行的仿 真。布局布线之后生成的仿真时延文件包含的时延信息最全，所以布线后仿 真最准确，可以检查设计时序与f p g a 实际运行情况是否一致，确保设计的 可靠性和稳定性。 板极仿真与验证，指利用一些第三方的工具进行仿真与验证，能较好的分析 高速设计的信号完整性、电磁干扰等电路特性。 调试与加载配置，设计开发的最后步骤是在线调试或者将生成的配置文件写 入芯片中进行测试。示波器和逻辑分析仪是逻辑设计的主要调试工具。对于 相对简单一些的设计，可以使用在线片内信号分析工具，通过j t a g 口，在 线、实时的读出f p g a 的内部信号，然后传送到计算机，最后在计算机屏幕 上显示出时序波形。 2 、q u a n u s 对于f p g a 系统的设计和调试必须依靠方便易用、功能完善的e d a 开发工 具。q l l a r n l s i i 是t e r a 公司的新一代f p g a 开发工具，支持a p e x 系列、e x c a l i b u r 、 m e r c u r y 、s 订a t i x 以及c y c l o 系列器件。为了缩短设计周期和降低设计复杂度， q u a n u si i 含有工作组计算、集成逻辑分析功能、e d a 工具集成、多过程支持、 增强重编译和m 集成等特性。q l i a n ：i l s i i 环境下的可编程逻辑设计过程主要包括 5 个步骤： 设计输入 运用电路原理图输入、h d l 文本输入等方式，表达设计思想，指定所用h i g a 器件的型号，分配其外部管脚。 第6 页 北京邮电大学硕士学位论文基于a r m 和f p g a 的嵌入式系统的研究和设计 综合 将原理图、h d l 语言等设计输入翻译成由基本电路逻辑单元组成的连接网 表，供布局布线器进行实现。 布局布线 根据连接网表文件，进行布局布线的分析和优化，完成f p g a 器件内、外的 虚拟连接。 仿真 仿镇分为功能仿真和时序仿真。功能仿真验证电路功能是否符合设计要求； 时序仿真包含了延时信息，能较好反映芯片的工作情况。 编程和配置 成功编译后，将生成的编程文件下载到目标f p g a 系统中调试；调试成功后， 烧写到f p g a 的配置芯片中。 3 、s o p cb u i l d e r 可编程单芯片系统( s o p c ，s y s t e mo np r ；0 鲋吼曲l ec l l i p ) 是a l t e m 公司于 2 0 0 0 年最早提出的，并同时推出了相应的开发软件q l 枷i i 。s o p c 是一种特殊 的嵌入式系统，它由单个芯片完成整个系统的主要逻辑功能。s o p c 是可编程系 统，具有灵活的设计方式，可裁剪、可升级、可扩充，具备软、硬件在系统可编 程的功能。 s o p c b u i l d e r 是a j t e r a 公司推出的一个软件工具，它集成在q l l a n i l s i i 中，包 含一系列的模块，例如n i o s 处理器、存储器、总线、d s p 等i p 核。利用s o p c b u i l d e r ，用户可以方便地将处理器、存储器和其他外设模块连接起来，形成一个 完整的系统。 4 、n i o s i i i d e n i o s 处理器是用户可配置的通用r j s c 嵌入式处理器，它灵活、易用，功能 强大。n i o s i ii d e 是开发n i o s 的集成开发环境，在此环境下，可以进行c 语言 的开发，而不用关心底层的硬件。有两点因素支持这种特性：p t f 文件和硬件抽 象层( h a l ，h a r d w a r c a b s t r a c t i o nl a y e r ) 。p t f 文件是在s 0 p cb u i l d e r 中生成的， 该文件记录了所有与系统硬件相关的信息。在n i o s i ii d e 中创建工程时，要给该 工程指定一个p 西文件，说明硬件的属性。h a l 系统库是一个轻量级的运行环境， 提供了简单的和硬件通讯的设备驱动程序。它集成了a n s ic 标准库，这些a p i 允许用标准c 函数( p r i m f ，f o p e n ，州t e 等) 去访问硬件设备。 第7 页 北京邮电大学硕士学位论文 基于a i 洲和f p g a 的嵌入式系统的研究和设计 2 3a r m 嵌入式系统是指以应用为核心，以计算机技术为基础，软硬件可裁剪，适应 应用系统对功能、可靠性、成本、体积和功耗等方面的严格要求的专用计算机系 统。一般而言，嵌入式系统和通用计算机系统类似，由处理器、存储器、输入输 出接口和外部设备以及软件等部分组成。 作为嵌入式系统的核心，目前市场上主流的嵌入式微处理器有a 蹦、 p o 玳一c 、m i p s 等，其中a r m 系列的芯片占据了市场上约6 0 的分额，是最 为流行的微处理器。a r m 既可以被认为是一个公司的名字，也可以被认为是对 一类微处理器的通称，还可以被认为是一种技术的代号。a r m 公司于1 9 9 0 年成 立于英国，从9 8 年开始，a r m 公司陆续向市场推出了a r m 7 、9 、1 1 系列的微 处理器。【5 】 a i t m 7 系列处理器 a r m 7 系列是目前应用最广泛的a r m 内核之一，它具有如下一些特点： 高级微控制器总线结构( 3 2 位数据总线) ； 存储采用冯诺依曼结构的3 2 位线性地址空间，寻址空间为4 g 字节； 支持嵌入式仿真器调试； a r m 7 系列有着较高的性价比，适合用于对低价位和功耗要求较高的应用。 2 4 小结 本章介绍了论文涉及到的e l ，f p g a 和a r m 相关技术。 第8 页 北京邮r 乜人学硕i j 学位论文基于删和f p g a 的嵌入式系统的研究和设计 3 1 总体结构 第三章e l 接口板硬件设计 系统的总体结构分为2 个部分：主控板和接口扳，如下图3 1 所示。 圉固一圃 图3 1 系统总结结构圈 其中，e 1 线路与f p g a 系统结合在起作为e 1 接口板，a r m 系统做为主 控板。接口板可以脱离主控板，在f p g a 系统的硬件电路中独立实现e l 接口的 功能，也可由主控板来实现。主控板和接口板预留出扩展总线，可以协同工作。 3 2 主控板简介 主控板采用a r m 体系结构，选用一块u t m 7 系列三星公司的s 3 c 4 5 1 0 b 处 理器作为核心，预留出与f p g a 系统协同工作的扩展接口，可以结合两个系统的 优点，充分发挥各自的优势。 3 2 1 s 3 c 4 5 l o b 微处理器 s 3 c 4 5 1 0 b 是一款高性价比1 6 3 2 位的砒s c 微处理器，内含一个由a r m 公 司设计的1 6 3 2 位a r m 7 t d m ii u s c 处理器核，a r m 7 t d m i 为低功耗、高性能 的1 6 3 2 核，最适合用于对价格及功耗敏感的应用场合。 s 3 c 4 5 l o b 提供了8 k 字节的c a c h e ，内部采用3 2 位系统总线，可以执行3 2 位的a r m 指令，也可执行1 6 位的删m b 指令。s 3 c 4 5 1 0 b 采用3 3 v 电压供 电，2 0 8 个管脚的小型方块平面封装( q f p ，q u a df l a tp a c k a g e ) ，工作频率最高 可达5 0 m h z 。【6 j s 3 c 4 5 1 0 b 比较重要的片内功能模块包括： 2 个带缓冲描述符的高级数据链路控制( h d l c ，h i 曲l e v e ld a t al i n kc o n 臼_ o l p r o t o c 0 1 ) 通道 2 个通用异步收发器( u a r t ，u n i v c r s a l 舢y n c h r o n o u sr c c e i v e r 门曙a i l s m i t t e r ) 通道 第9 页 北京邮电大学硕士学位论文基于a r m 和f p g a 的嵌入式系统的研究和设计 2 个3 2 位定时器 1 8 个可编程的i 0 口。 片内的逻辑控制电路包括： 中断控制器 d ra m ，s d r a m 控制器 r o m s r a m 和f l a s h 控审4 器 系统管理器 一个内部3 2 位系统总线仲裁器 个外部存储器控制器。 一个以太网控制器 s 3 c 4 5 l o b 的存储空间采用统一的编址，地址线总共寻址范围为： 0 x 0 0 0 0 0 0 0 0 ) 【3 f f f f f f ，这些空间被灵活地分配为5 个区： r o m s r a m f l a s h 区有6 个b a n k ； d r a m s d r a m 区有4 个b a n k ，每个b a n k 可配置成1 6 k 字4 m 字的存储 空间： 扩展i 0 区有4 个b a n k ，该区是连续的1 6 k 字的空间，每个b a n k 固定为4 k 字的容量； 内部s r a m 区有8 k 字节的空间，通过设置寄存器的相应位可将其分别设为 o 、4 、8 k 的c a c h e ： 特殊功能寄存器区共有1 6 k 字的固定区域设置为保留区，其中每个b a n k 在 o x 0 0 0 0 0 0 0 o ) 【3 f f f f f f 的具体的位置都是可变的，其每个b a i l k 指针的变 动最小单位是6 4 k 字节。 在系统上电复位之后将0 ) 【o o o o o o o o o x 0 2 0 0 0 0 0 0 的区域分配作为r o m 的 b 锄k o 空间，总共3 2 m 字节。由于外部地址总线只有2 2 根，实际b a n k o 可用的 空间只有4 m 。这个区域用于外接程序存储器，上电后s 3 c 4 5 l o b 从这里开始执 行程序。0 x 2 0 0 0 0 0 0 0 ) 【3 f f 8 0 0 0 的区域是未定义的空间，它需要在程序中进行 分配，分配给r o w s m 蠊l 伊l a s h 区、d i 乙a m s d r a m 区、扩展加区、内部 s r a m 区等。o ，【3 f f 8 0 0 0 0 】( 3 肿f f f 是特殊功能寄存器区，程序要通过对它进 行系列的设置完成系统的启动和初始化工作( 如存储空间的分配、c a c h e 的设 置、各个b a l l k 的时序和数据宽度设置等) ，为以后的应用程序或操作系统的运 行做准备。 在s 3 c 4 5 1 0 b 的内部有2 6 根系统地址总线，而外部的地址线只有2 2 根，对 于不同的数据宽度的访问请求，s 3 c 4 5 1 0 b 采取内外地址转换的方法满足各个 b a n k 的访问。具体每个b a n k 的数据宽度是根据特定寄存器来确定的，转换就是 第1 0 页 北京邮电大学硕士学位论文基于a r m 和f p g a 的嵌入式系统的研究和设计 基于每个b a i l l c 的数据宽度，来决定把内部的哪些地址信号送到外部地址总线上。 s 3 c 4 5 1 0 b 的内部各功能模块和外部设备都可以掌控系统的总线，并进行数 据的传输。因为s 3 c 4 5 1 0 b 一次只能满足一个设备掌握总线，所以当多个设备同 时发起掌控总线的请求时，s 3 c 4 5 l o b 就必须进行仲裁。当总线的掌控权已经被 某一模块或外部设备获得，其他的请求将不被应答，直到这一设备放弃总线的掌 控权。s 3 c 4 5 l o b 为各个功能模块分配了固定的优先级，当几个设备同时请求总 线时通过优先级来判定谁将获得总线控制权。 3 2 2 寄存器 s 3 c 4 5 1 0 b 内建3 7 个3 2 位的寄存器：3 1 个通用寄存器，6 个状态寄存器， 但并不是所有的寄存器都能被访问到。在某一时刻寄存器能否被访问取决于处理 器当前的工作状态和操作模式。下面摘取几个重要的寄存器加以描述。【7 l 1 、系统配置寄存器( s y s t e mc o n f i g u m t i o nr e g i s t e r ) 该寄存器决定系统管理器中特殊功能寄存器的起始地址，以及片内s r a m 的使用方式和起始地址。在系统存储器映射中，特殊功能寄存器组的地址空间固 定为6 4 k b 。可以通过此寄存器的设定控制写缓冲、缓存模式、d r a m 模式以及 片内s r a m 的起始地址等。 2 、数据总线宽度寄存器( d a t ab l l s 晰d t l lr e g i s t c r ) s 3 c 4 5 l o b 能够以8 1 6 3 2 位的数据宽度访问外部r o m 、s r a m 、f l a s h 存储 器、d r a m 、s d r a m 以及外部功0 口。通过设置数据宽度寄存器，用户可设定 数据宽度，与特定外部存储器和外部i 0 组相对应。 3 、r o m s 蝴l a s h 控制寄存器( r o m s r a m 佰l a s hc o n t r o lr e g i s t e r ) 系统管理器内含6 个用于控制r o m 、s r a m 、f l 嬲h 存储器的寄存器，分别 对应于s 3 c 4 5 1 0 b 所支持的6 个r o m s r a m ，f l a s h 组。对于 r o m s r a m f l a s h 组o ，其外部数据总线宽度由b o s i z e 1 ：0 引脚的状态决定： 当b 0 s i z e 1 ：o 】的值为“0 l ”、“1 0 ”和“1 1 ”时，r o m s r a m 伊l a s h 组o 外部 数据总线宽度分别为8 位、1 6 位和3 2 位。 4 、d r a m 控制寄存器( d r a mc o n n _ o lr e g i s t e 硌) 系统管理器内含4 个d r a m 控制寄存器，d 融抓i c o n o d r a m c o n 3 ，分 别对应于s 3 c 4 5 1 0 b 所支持的4 个d r a m 组。s 3 c 4 5 1 0 b 支持e d o 、普通、同 步d r a m ( s d m m ) 。通过将系统寄存器特定位置l 选择s d r a m 模式，如果 第l l 页 北京邮电丈学硕士学位论文 基于a r m 和f p g a 的嵌入式系统的研究和设计 将该位置1 ，所有的d r a m 组均选择s d r a m ，置o 则所有d r a m 组均选择 d r a m 。 3 2 3f p g a 扩展接口 总线扩展接口用于与f p g a 系统进行互连，协同工作，结合f p o a 系统的 嵌入式a r m 系统功能会更强大，用途也更广泛。前面提到过，s 3 c 4 5 1 0 b 提供 4 个b a i l k 的外部i o ，用于扩展电路。每个外部m d 组有固定的4 k 字1 6 k b 的 地址空间。外部可配置成支持8 位、1 6 位和3 2 位宽度的设备，可以将f p g a 接在外部i o 的b a n k 0 空间。下图3 2 为螺m 系统与f p g a 系统接口逻辑图。 纠，g 【 d 刚l l0 l j 缸蹦曲缱j x n j 盯a l 鲋棚 ( 藏搦静缝) 竹j 盎 4 电c 辨 c b 罐 o e r n q 日w b 芭1 3 _ i i w r 巾斯 d t r 8 ( 1 0i 且o m 时钟 m c l k o c l 盖 图3 - 2a r m 系统与f p g a 系统接口逻辑图 f p g a 接口的数据位宽设计成3 2 位，以提高与a r m 系统的数据吞吐量。在 f p g a 扩展接口中： n e c s 片选信号决定了所接的设备属于哪一个外部lb a l l l 【，n e c s 【o ：3 】分别 对应外部i o 的b a n k o b 锄l 【3 ，f p g a 接i l 王s o 即选择b a n k 0 ： 3 2 位数据线x d a = r a 【3 1 ：o 】和1 2 根地址线a 1 1 ：0 】连接至f p g a 的外部加i 管脚，这样可以寻址到外部工，ob a n k o 的全部4 k 字的地址空间； n 0 e 输出使能，n w b e 写字节使能； f p g a 中断信号接到a r m 的x 烈n 通q o ，它接收f p g a 的来的中断请求信号， 这个中断将引起s 3 c 4 5 l o b 的外部中断o 。 将a r m 的时钟输出接到f p g a 的时钟端，这个时钟信号的频率是5 0 瑚z 。 它是f p g a 在处理和a r m 的接口操作时的基准时钟。 第1 2 页 北京邮电大学硕士学位论文基于a 跚和f p g a 的嵌入式系统的研究和设计 3 3 通用e 1 接口板设计 3 3 1 接口板设计 e l 接口板的设计以f p g a 控制芯片和e 1 接口芯片为主，f p g a 控制芯片选 用a l t e 豫公司的主流低成本c y c l e ( 飓风) 系列中e p l c l 2 ，e 1 接口芯片选用 d a u 硒公司的d s 2 1 4 4 8 。为了扩充功能以及方便测试，外加了一些基本的存储、 输入输出、辅助测试和下载接口等外围模块，如复位、时钟、2 3 2 串口、j 1 ：a g 接口、a s 接口、l e d 、l c d 、键盘、f l a s h 、s d r a m 和a r m 扩展接口等模 块，结构框图如下图3 - 3 所示。 图3 3 e l 接口板结构框图 各部分的功能如下： f p g a 控制芯片负责流程控制，逻辑控制和数据处理等功能； e 1 接口芯片负责e 1 信号的接收与发送； 电源电路完成5 v 到3 3 v 和1 5 v 的电压转换，为e 1 接口板各部分电路供电； 复位电路可完成e l 接口板上电复位和工作中的用户按键复位； 时钟电路提供e l 接口板所需的时钟信号； 串行接口电路用于e l 接口板与上位p c 机的短距离双向串行通讯； j 1 i a g 接口用于e 1 接口板的在线调试和程序下载； a s 接口用于e 1 接口板的主动配置； l e d 和液晶( l c d ) 显示器用于显示数字、字符和图形； 小键盘接口用于输入手动输入简单字符和数字； f l a s h 存储器可存放已调试好的用户应用程序、嵌入式操作系统或其他在系 统掉电后需要保存的用户数据等； s d r a m 存储器作为系统运行时的主要区域，系统及用户数据、堆栈均位于 s d ra m 存储器中。 第1 3 页 北京邮i u 人学硕_ l 学位论文 基于a r m 和f p g a 的嵌入式系统的研究和设计 删扩展接口引出了与主控板a r m 系统交互必须的数据总线、地址总线、 控制总线和中断请求线信号。 3 3 2f p g a 控制芯片 f p g a 控制芯片e p l c l 2 基于o 1 3 啪的工艺制造，有1 2 0 6 0 个逻辑单元，2 个锁相环，1 7 3 个最大用户i o ，内部还嵌有5 2 个m 4 k 的r a m ，可用于内部存 储器。与该芯片配合使用存放配置文件的外部存储器是a l t c r a 公司的p r o m 芯 片e p c s ，系统上电后，将p r o m 中存储的程序加载到f p g a 中，使f p g a 按照 设定的程序工作。【9 】 在设计f p g a 系统过程中，当需要对f p g a 芯片进行在线调试以及对配置 芯片进行编程时，会用到专门的下载电缆。b 如b l a s t e r i i 是a l t e r a 公司的新一代 并行口下载电缆，它的一端连接计算机并行口，另一端连接f p g a 的1 0 针接口。 它可以支持多种下载方式，本系统涉及到两种：n a g 方式和a s ( m i v e s 耐a l ， 主动串行) 方式。利用j 1 i a g 方式进行f p g a 系统的在线调试、运行；利用a s 方式对a l t e r a 的e p c s 配置芯片进行编程。为此，系统电路设计需要提供j 1 a g 和a s 的接口。 3 3 3e 1 接口芯片 e 1 接口芯片d s 2 1 4 4 8 ，包含4 路e 1 接口，具有以下特点： 接收端可内部配置成7 5 q 1 0 0 q 1 2 0 q 的匹配阻抗； 工作电压3 3 v ，工作时只需提供一个2 0 4 8 m h z 的工作时钟即可； 可以从线路中恢复出1 6 3 8 4 瑚z 、8 1 9 2 m h z 、4 0 9 6 m h z 和2 0 4 8 z 的系 统时钟； 三种工作模式：8 位并口模式、串口模式以及硬件配置模式； 5 0 i n a 的传输电流限制器： 提供符合皿e e l l 4 9 1 规范的边界扫描接口兀a g ； 兼容a m i 、i 玎) b 3 和b 8 z s 编码格式，符合最新的信号规范，如： a n s i 4 0 3 - 1 9 9 9 ，r r sg 7 0 3 ，g 7 0 4 ，j 1 g 7 0 3 ，j 1 1 4 3 1 等等； 1 2 8 脚l q f p 封装，工作温度范围在o 7 0 。【l o 】 d s 2 1 4 4 8 可以通过内部寄存器的配置来设定其工作方式，而不需要改变任何 外部连接。d s 2 1 4 4 8 从e l 线路上接收h d b 3 码型的数据，并恢复出数据帧：发 送时，将数据以肋b 3 的方式送到e 1 线路上。 第1 4 页 北京邮电大学硕士学位论文基于删和f p g a 的嵌入式系统的研究和设计 e l 线路接收接口 h d b