（电路与系统专业论文）高速以太网时钟电路的研究.pdf

高速以太网时钟电路的研究 x s 为矗8 琶毫 摘要 摘要 时钟发生电路和时钟恢复电路悬1 0 l o o 1 0 0 0 b a s e t 以太网收发器芯片的关键 邀路。锩凌鲍竣计中，辩镑发生电鼹器对镑恢复魄鼹鳕设计是魄较独立黪，本文撬 出了一种新的将时钟缴生电路和时钟恢复电路相结合设计的方案，大大节省了芯片 熬嚣积稻功耗。时镑发生器采震一个毫蔫豢锬稳舔褥妥发送电路所需静各稀频率豹 时钟，同时产生1 6 个同频率、等相麓的时钟。当传输速率为l o m b p s 时，1 6 相时钟 的频率为l o o m h z ：当谨输速率为1 0 0 m b p s l 鲫b p s 时，1 6 相时钟的频率为1 2 5 m h z 。 时钟恢复电路采用数字信号处理的方法来实现，在传输速率必l o m b p s 时，罄相器 采用4 倍过采样的方法提取出时钟和接收数据的相位差，而程传输速率为 1 0 0 m b p s l o o o m b p s 对，相蓑豹提取采用了改进鲮m u e u e r m f i l l e r 算法；提取戆攘 差信号经过低通滤波嚣滤除离频噪声后，得到4 比特新的相位选择线，从时钟发生 嚣提供豹i 楱辩镑中选取合遥相位麓靖镑输窭。 在这种新的方案中，时钟发生电路的性能至关重要。芯片采用了带隙基准电压 源提供电荷泵翻压控搽荡器的偏置电流，时钟发熊电路的环路增益基本不随环境温 度、工艺条件的变化丽改变，而且具有较强的抗蠛声能力，因此电路的性能舆有很 好的稳定性。 芯片聚鼹了s m i c0 。t s u m 、单层多晶6 层金属1 + 8 v 3 。3 v 援台售譬c m o s 工艺。 电路的版图寄生参数撼取后猩各种情况下的仿真已经验诞通过，已流片等待测试。 关键词：收发器时钟发生电路时钟恢复电路电荷泵锁相环数字信号处理 过采撵 中图分类号：t n 4 9 2t n 9 1 1 8 高速以太网时钟电路的研究摘要 a b s t r a c t t h ec l o c kg e n e r a t o rc i r c u i ta n dt h et i m i n g r e c o v e r yc i r c u i ta r eb o t hk e ym o d u l e s i n t h em o n o l i t h i c f u l l yi n t e g r a t e d c m o s1 0 1 0 0 1 0 0 0 b a s e - te t h e r n e tt r a n s c e i v e r t r a d i t i o n a l l y , t h e s et w oc i r c u i t sa r ei n d e p e n d e n t w h i l ei nt h i st h e s i s ，an e wp o w e ra n d 蚴e f f i c i e n ts c h e m e ，w h i c hc o m b i n e st h ec l o c kg e n e r a t o rc i r c u i td e s i g na n dt i m i n g r e c o v e r yc i r c u i td e s i g n ，i sd e s c r i b e d i tu s e sac l o c kg e n e r a t o rb a s e do nt h ea n a l o g c h a r g e - p u m p p h a s e - l o c k e dl o o pt og e n e r a t ea l lc l o c k s ，w h i c ha r er e q u i r e di nt r a n s m i t t e r , a n d 1 6 - p h a s ei n t e r n a lc l o c k s w h e nt h e d a t ar a t ei s1 0 m b p s ，t h e1 6 - p h a s ec l o c k f r e q u e n c y i s 1 0 0 m h z ，w h i l ew h e nt h ed a t ar a t e i s 1 0 0 m b p s 1 0 0 0 m b p s ，t h ec l o c kf r e q u e n c y i s 1 2 5 m h z a tt h es a m et i m e ，a n dt h er e c e i v e rf u l f i l l st h et i m i n gr e c o v e r yu s i n gd s p t e c h n i q u e w h e nt h ed a t a r a t ei s 1 0 m b p s ，t h e p h a s ed e t e c t o rc a l c u l a t et h e p h a s e d i f f e r e n c eb e t w e e nt h er e c e i v e dd a t aa n dc l o c k u s i n g4 - o v e r s a m p l i n gm e t h o d ，w h i l et h e d a t ar a t ei s 1 0 0 m b p s o r 1 0 0 0 m b p s ，p h a s ed i f f e r e n c e i sa t t a i n e d u s i n gi m p r o v e d m u e l l e r m f i l l e ra l g o r i t h m t h e nt h e p h a s e d i f f e r e n c e s i g n a l r e m o v e st h e h i 醢 f r e q u e n c y n o i s ea f t e rp a s s i n gaf i r s t o r d e rd i g i t a ll o w p a s sf i l t e ra n dg e n e r a t e s4b i tn e w p h a s e s e l e c tw i r e st os e l e c tt h e a p p r o p r i a t e c l o c k p h a s e f r o mt h e1 6 - p h a s ei n t e r nc l o c k s i nt h en e w s c h e m e ，t h ec l o c kg e n e r a t o rc i r c u i t sp e r f o r m a n c ei sv e r yi m p o r t a n t ，s o ， w e s u p p l yc h a r g e - p u m pa n dv c o w i m q u a s i i d e a lc u r r e n t s w h i c ha r eg e n e r a t e db y t h e b a n d g a pv o l t a g er e f e r e n c e c i r c u i t ，t h e nt h e l o o pg a i n o f c l o c k g e n e r a t o r w i l ln o t c h a n g e a c c o m p a n y 、v i t lt h et e m p e r a t u r ea n dp r o c e s s sv a r i a t i o n t h ec i r c u i t sp e r f o r m a n c ei s v e r y s t a b l e 。 t h ec i r c u i ti sf a b r i c a t e d b ys m i co 1 8 - n f i c r o n 1 p 6 m1 8 v 3 3 v m i x e d s i g n a l c m o s t e c h n o l o g y p o s tl a y o u ts i m u l a t i o n su n d e ra l lc a s e sh a v eb e e nv e r i f i e d t h ec h i p h a sb e e n t a p e d o u t 。 k e y w o r d ：c h a r g e p u m pp l l ，c l o c kg e n e r a t o r ，c l o c kr e c o v e r yc i r c u i t ，d i g i t a l s ：i g n a lp r o c e s s i n g ，o v e r s a m p l i n g ，t r a n s c e i v e r 高速以太网时钟电路的研究 第一章引言 第一章引言 本章概述了以太网的发展过程及其应用前景，并给出论文的具体安排。 1 1 以太网的发展和前景 以太网最初只是一种局域网技术，随着计算机技术、多媒体技术和互联网技 术的飞速发展，作为网络通信主要方式之一的以太网技术也获得了飞速发展，传 输方式多种多样，而传输速度更是日新月异，并具有从局域网向城域网转变的趋 势。以传输速率来划分的话，大体上可以分为三个发展阶段 1 】【2 。 1 ) 以太网的出现 早在1 9 7 6 年，美国的x e r o x 公司的p a l oa l t o 研究中心设计了一个2 9 m b p s 的c s m a c d 系统，在1 4 m 的电缆上连接了1 0 0 多个个人的工作站，这就是“以 太网”的雏形。 x e r o x 的巨大成功，促使它与d e c 和i n t e l 共同制定了1 0 m b s 的以太网标 准。i e e e ( 国际电气与电子工业协会) 就是在此基础上制定了i e e e 8 0 2 3 标准， 它描述了在铜缆、光缆和双绞线等各种介质上运行1 m b s l o m b s 的1 一持续 c s m a c d 系统。这可以认为是以太网发展的第一阶段。其中采用双绞线介质传输 的1 0 b a s e - t 由于其低廉的成本在市场中占据了主导。 2 ) 快速以太网 九十年代初，随着台式电脑各种应用程序功能的增加和复杂化，及其在企业、 政府机关、教育系统以及普通家庭中的普及，局域网内的用户臼益增加，所产生 和交换的数据量也越来越大，网络带宽逐渐成为一个瓶颈问题，为了解决这个问 题，i e e e 于1 9 9 5 年5 月正式通过了快速以太网1 0 0 b a s e t 标准，即i e e e s 0 2 3 u 标准。1 0 0 b a s e t 快速以太网是从1 0 b a s e t 以太网标准发展而来的。它保留了 以太网的帧结构和c s 姒c d 协议，使1 0 b a s e - t 和1 0 0 b a s e - t 站点间进行数据通 信时不需要进行协议转换。同时1 0 0 b a s e t 以太网传输速率为1 0 0 m b s ，显著提 高了工作站和服务器的传输带宽。 3 ) 千兆以太网 由于传统的以太网采用共享信道结构：即所有的终端共享一条1 0 m b s 的信 道。当网络用户数量和通讯量不断增加时，共享结构成了网络的瓶颈。因此在9 0 年代初就出现了交换结构的以太网，每个终端都有完全的信道带宽，而不用与其 它终端共享，如图( 1 1 ) 所示，这样共享结构的瓶颈就消除了。但交换结构的 高速以太网时钟电路的研究 第一章引言 t r a d i t i o n a ll a ns w i t c h e dl a h 图1 1 共享式和交换式结构的以太网 l o m b s ，l o o m b s 以太网不断地发展又带来了新的带宽需求。特别是在主干网，或 者任何l o m b s ，l o o m b s 网络互联的枢纽，网络带宽的瓶颈又一次出现。同时， 随着微机、工作站性能的提高，在9 0 年代中后期又产生了许多新的应用。而计算 机和互联网络的发展，多媒体技术、视频点播、电子商务等活动的出现，都迫切 的需要更大容量的带宽，因此，就诞生了新一代的以太网标准：干兆以太网，它 的传输速率达到1 0 0 0 m b p s ，性能比快速以太网提高了1 0 倍。目前千兆以太网主要 有两种标准：i e e e 8 0 2 3 z 和i e e e 8 0 2 3 a b 。i e e e 8 0 2 3 z 制定了光纤和短程铜线连 接方案的标准， i e e e 8 0 2 3 a b 则制定了五类双绞线上较长距离连接方案的标准。 技术的进步推动了千兆以太网的出现，也标志着宽频网络的时代已经来临， 而由于1 0 0 0 b a s e t 是l o b a s e t 和i o o b a s e t 的继承和发展，升级到千兆以太网不 必改变网络应用程序、网管部件和网络操作系统，能够实现最大程度地投资保护， 因此技术的市场前景十分看好。 当然千兆以太网的出现并不意味着i o m 和1 0 0 m 以太网会很快就淡出市场， 在未来较长一段时间内，以太网的应用架构应该是一种混合式的架构：对于日常 使用的个人电脑来说。1 0 m b p s 的以太网已经足够；对于一些需要进行c a d 处理和 多媒体应用的工作站来说，就可以采用1 0 0 m b p s 的快速以太网；而对于各类的服 务器就可以采用千兆以太网。所以研究1 0 m b p s 1 0 0 m b p s 1 0 0 0 m b p s 以太网的结构 和具体的电路设计就具有很大的现实意义。 1 2 研究内容和论文的框架 高速以太网时钟电路的研究第一章引言 在i o 1 0 0 1 0 0 0 b a s e - t 自适应以太网芯片中，时钟发生电路和时钟恢复电路 是关键：时钟发生电路用于提供发送电路中数字控制模块、r o m 和数模转换器 ( d a c ) 所需的同步时钟，时钟信号的性能直接影响发送信号的性能；而时钟恢复 电路则用于提供接收电路中的模数转换器( a d c ) 、数字均衡器以及其它数字模块 的同步时钟。恢复时钟的性能将直接影响接收信号的信噪比( s n r ) ，从而决定了 数据恢复的误码率。 本文主要研究了l o l o o b a s e t 下时钟发生电路和时钟恢复电路的设计，对 1 0 0 0 b a s e - t 的时钟电路仅作简单的介绍。 论文的内容安排如下 第二章： 第三章： 第四章： 第五章： 第六章： 第七章： 主要介绍以太网对应的网络参考模型以及1 0 1 0 0 1 0 0 0 b a s e t 收发器 的系统结构。 主要介绍锁相环电路的基本原理，环路的稳定性分析和噪声分析。 主要介绍了时钟恢复电路的算法和具体设计。 主要介绍了时钟发生电路的具体电路设计。 主要介绍芯片版图和测试结果。 结论。 高速以太网时钟电路的研究第二章l o 1 0 0 1 0 0 0 b a s e t 收发器的基本结构 第二章l o 1 0 0 1 0 0 0 b a s e t 收发器的基本结构 本章首先介绍以太网的参考模型，然后介绍l o 1 0 0 l o o o b a s e t 以太网收发器 的总体结构，并确定相应工作模式下对时钟电路的要求。 2 1 以太网的参考模型以及物理实现 3 4 5 网络通信，顾名思义就是以网络为媒介进行信息的交流。和人与人之间沟通必 须基于语言文字定义的规则一样，网络通信需要遵循特定的通信协议。世界上有许 多不同类型的网络，常常使用的是不同的硬件和软件，所以他们往往是不兼容的。 当不同网络的用户间需要通信时，就需要通过网关服务器来实现软硬件的转换，这 就涉及到不同协议的转换。而对于同一个网络内用户间的通信，就遵守该类型网络 制定的具体协议。为了减少协议设计的复杂性，大多数网络都是按照层次式的网络 结构来组织的 3 ，每一层建立在它的下层之上，每一层的目的都是通过固定接口向 它的上一层提供特定的服务，而对服务实现的细节对上一层加以屏蔽。 o s i ( 开放系统互联参考模型) 和t c p i p 参考模型是目前最重要的两个网络体 系，而以太网的构建就是基于o s i 参考模型的。图2 1 是i e e e 8 0 2 3 标准中定义的 o s i 七层模型和以太网模型的对应图 4 。可以看到，以太网定义的标准规范主要对 应参考模型中的数据链路层和物理层。数据链路层主要控制对物理传输媒介的访 问，而物理层主要实现物理媒质上的实际传输。因为我们只设计物理层芯片，所以 这里只讨论与设计相关的物理层部分。 物理层定义了数据传输和接收的电气信号、链路状态、时钟要求、数据编码和 电路系统。为了实现这些功能，又细分了几个子层。如图所示，对于低速的l o m b p s 以太网，物理层主要由两个子层组成： 1 ) 物理收发信号予层：p h y s i c a ll a y e rs i g n a l i n gs u b - l a y e r ( p l s ) 2 ) 物理媒质附加子层：p h y s i c a lm e d i u ma t t a c h m e n ts u b l a y e r ( p m a ) 而在l o o m b p s 和1 0 0 0 m b p s 以太网中，物理层主要由三个子层组成： 1 ) 物理编码子层：p h y s i c a lc o d i n gs u b - l a y e r ( p c s ) 2 ) 物理媒质附加子层：p h y s i c a lm e d i u ma t t a c h m e n ts u b l a y e r ( p 姒) 3 ) 物理媒质相关子层：p h y s i c a lm e d i u md e p e n d e n ts u b - l a y e r ( p m d ) 高速以太网时钟电路的研究第二章l o 1 0 0 1 0 0 0 b a s e t 收发器的基本结构 ll l c 一o a 岷 ll _ 峨n r r o l lw l f 。p m l l i l c 一睢d 认 c c e 瞄。h t r o l 1 _ m 1 0 t 0 篙：桀揣耀燃篙：；兽。 器i 省：篙篇淼嚣晋：虿嚣。 u - m 印目1 n ：h 阿u n n 慧黜苫嚣器发鬈 嚣：品麓器黜：嚣” p m d t p h * b l m e o n j m d e d e n t 图2 l0 s i 模型与以太网模型的对应 物理收发信号子层负责对收发信号进行载波监听，在m a c 层和物理媒质附加子 层间传送数据、启动数据传输和解决冲突等功能。 物理编码予层负责完成数据的编码和解码。不同复杂度的编解码方式具有不同 的检错和纠错的能力。不同的物理媒介具有不同的特性，为了保证协议规定的误码 率，针对不同的媒介和不同的传输速率就采用不同的编解码方式。比如在l o o b a s e t x 中采用4 8 5 b 编码和5 8 4 b 解码方式，l o o b a s e t 4 采用8 8 6 t 编码和6 t 8 b 解码，在 1 0 0 0 b a s e t 中则采用t r e l l i s ( 卷积编码) 和v i t e r b i 解码。 物理媒质附加子层将物理编码层编码后的并行数据转换成串行数据，经过线编 码生成发送到线路上的信号( t r a n s m i t t e r ) 或者接收线路上的信号并转换成物理编 码层能够识别的并行数据( r e c e i v e r ) 。物理媒质附加子层包括了很多模块，如时钟 发生器、线驱动器、数模模数转换器、自动增益控制、均衡器、时钟数据恢复电 路等。 物理媒质相关子层提供与线缆的物理连接，将物理媒质附加子层的信号转换成 和物理媒质对应的信号，或者完成将物理媒体上的信号转换成物理媒质依附子层的 接收信号。比如，如果物理传输媒体是光纤，那么物理媒质相关子层就将电信号转 换成光信号或者完成相反功能。 另外，物理层还存在两个接口：介质独立接口千兆介质独立接口( m i i g m i i ) 高速以太网时钟电路的研究第二章1 0 1 0 0 1 0 0 0 b a s e t 收发器的基本结构 和介质相关接口( m d i ) 。 r e c o n c il i a t i o n 和m i i g m i i 接口实现了m a c 层通信的信号映射与物理层接口 的通用性，与具体传输介质无关。 m d i 接口则是电学或者光学的连接器，由具体的传输介质决定。 2 2 不同工作模式下的时钟电路 在一般的芯片设计中，时钟发生电路和时钟恢复电路是相对独立的两个模块， 为了减小芯片面积，降低功耗，本论文将两部分电路结合起来设计。时钟发生电路 采用电荷泵结构的模拟锁相环来实现，它产生芯片在不同工作模式下所需的同步时 钟，并提供1 6 相同频率的时钟输出；时钟恢复电路采用了数字信号处理的方法从 接收数据中提取相位误差信息，并根据相位误差信息从1 6 相时钟中选取具有合适 采样相位的时钟输出，具体的电路设计将在后面的章节中介绍。 由于不同的传输速率下芯片实现的方案不同，对时钟的频率要求也不一样，因 此必须分开考虑。 1 ) 1 0b a s e t 图2 2 是l o l o o b a s e - t 中收发器的结构图。l o b a s e - t 的发送波形采用了描点 法来实现：在r o m 中存储了协议规定的1 1 种可能的传输波形，每个波形用l o 个点 来实现。输入数据经过曼彻斯特编码器后产生4 b i t 地址选择线，通过时钟信号依 次在r o m 中选择对应输出波形的1 0 个点的编码输出，并由4 b i t 的d a c 转换为模拟 图2 2l o l o o b a s e t 收发器的结构框图 高速以太网时钟电路的研究第二章l o l l 0 0 1 0 0 0 b a s e - t 收发器的基本结构 信号，再经过低通滤波器和线驱动器后输出大电流驱动双绞线。由于一个周期需要 采样1 0 个点，因此所需时钟的最高输出频率为l o o m l l z 。其它频率的时钟可以由 i o o m h z 分频得到。 在接收电路中，接收数据经过滤波电路、基带漂移抵消电路( b a s el i n ew a n d e r c a n c e l l e r ) 和自动增益控制( a g c ) 电路后，由a d c 采样输出，同时利用判决反馈 均衡器对采样数据作均衡，时钟恢复电路则和a d c 、均衡器配合，从a d c 和均衡器 的输出数据中提取相位信息。在l o b a s e t 中，时钟的恢复采用了2 倍过采样( 相 对与n r z 码) 的方法，所以时钟频率最高为4 0 m h z ，同时还需要产生2 0 删z 的时钟 提供给数字均衡电路和其它数字电路。 2 ) 1 0 0 b a s e t 在l o o b a s e t 中，数据经过4 8 5 b 编码和扰频后，再通过m l t 一3 编码单元实现 了二进制码到m l t 一3 线编码的转换。并由多相位时钟电路控制编码，得到不同相位 的开关信号，控制电流源阵列在不同时间开关，从而得到需要发送的波形，并由线 驱动器送到双绞线上传输。由于数据经过4 8 5 b 编码后，增加了i b i t 的冗余位，为 了满足l o o m b s 的码率，就要求线上信号的传输速率为1 2 5 m h z 。 与l o b a s e - - t 不同，为了降低硬件的设计难度，l o o b a s e - t 的时钟恢复电路采 用了波特率采样的方法，这样a d c 、数字均衡器、数字控制等电路所需的采样时钟 均为数据传输速率1 2 5 m h z 。 3 ) 1 0 0 0 b a s e - t 1 0 0 0 b a s e t 采用4 对双绞线同时传输，所以1 g b p s 的传送速率可以等效看作每 对线上传输速率为2 5 0 m b p s 。而由于每次同时传送8 b i t 数据，每对线上的传送符号 包含了2 比特信息，所以所需的发送时钟频率为1 2 5 m h z 。 图2 3 是3 c o m 公司推出的1 0 0 0 b a s e t 收发器的结构图 6 ，8 比特的帧通过 千兆媒介独立接口( g m i i ) 从m a c 子层传送到物理编码子层( p c s ) 。为了对8 比特数 据进行编码传送，就需要2 8 = 2 5 6 种码字。如果在四对传输线路上使用双电平信号， 只能实现2 4 = 1 6 种数据编码。类似的，在三电平可以实现3 4 = 8 1 种编码。五电平 信号将会实现5 4 = 6 2 5 种可能的编码，除了2 5 6 个码字用于数据的编码外，其它码 字可以用于表征状态控制符号( 如i d l e 、数据帧头、数据帧尾等) ，由于码字的选 择自由度大，相邻码距也大，所以i e e e 选择采用这种编码方式。1 0 0 0 b a s e t 所采 用的是五电平脉冲幅度调制信号( 4 d p a m 5 ) 。 和l o o b a s e t 类似，由于协议对时钟恢复电路的锁定时间没有特别的要求，所 以为了降低硬件设计难度，1 0 0 0 b a s e t 中的时钟恢复电路也采用波特率采样的方法 高速以太网时钟电路的研究第二章l o 1 0 0 1 0 0 0 b a s e t 收发器的基本结构 来实现，即所需时钟为1 2 5 m h z 。 图2 31 0 0 0 b a s e - t 收发器的结构图 由于l o o b a s e t 和1 0 0 0 b a s e t 要求产生和恢复的时钟频率都是1 2 5 m h z ，两种 工作模式下电路的设计和所采用的算法都相同，因此本文主要讨论l o l o o b a s e t 中时钟电路的具体实现。 高速以太网时钟电路的研究第三章锁相环电路 第三章锁相环电路 3 1 引言 1 9 3 2 年锁相技术被首次应用在同步接收中，为同步检波提供了一个与输入信 号载波同频同相的本地参考时钟，揭开了锁相环的研究和应用的序幕。经过半个多 世纪，锁相环电路已经被广泛应用在数字通信系统、无线通信系统、数字电路系统 以及磁盘驱动系统等多个领域。从具体的应用来说，可以归纳为四个方面 7 。 1 ) 噪声和抖动的抑制： 8 通信系统通常处在一个大的噪声环境中，如图3 1 所示，当传输数据经过一定 距离的通信信道时，数据的幅度，相位和频率不可避免的收到噪声干扰，就会造成 数据的幅度衰减和相关抖动。幅度的畸变对通信系统的质量影响不太大，而且可以 通过增益控制来加以调整；数据的相位和频率的相关抖动则直接影响数字通信系统 的时序，进而影响通信系统的性能。而抑制数据的相关抖动主要就是通过锁相环来 实现的。 丁 丁+ f l丁+ a t 2t + h qt + a h 图3 1 数据的相位抖动 2 ) 时滞效应的抑制 9 3 时滞效应是高速数字系统中一个非常重要的问题。外接系统时钟c k s 通过印刷 线路板和多级b u f f e r 后得到片上时钟c k ，驱动内部的电路。对于大规模的数字系 统，c k c 需要驱动的负载电容将很大，而且随着半导体工艺技术的飞速发展，连 线延迟也越来越大，则c k c 相对于c k s 将有很大的时滞，如图3 2 所示。这就可能 造成时钟和数据间不同步，从而导致通信系统的时序错误。为了减少时滞，提供系 统的稳定性，可以采用锁相环来较准c k c 和c k s 。 3 ) 频率综合器f 1 0 在许多高速系统中，通常需要高频时钟信号，而由于印刷线路板的带宽限制， 高速以太网时钟电路的研究 第三章锁相环电路 允许的最大系统时钟频率c k s 可能达不到要求；另外在无线收发器中，本地振荡 频率需要连续可变。这些都可以采用基于锁相环的频率综合器来实现。 型斗h _ k 干 图3 _ 2 时钟的时滞效应 4 ) 时钟恢复 1 1 1 2 1 3 由于数据和时钟传输延迟的不同以及从成本角度考虑，在数字通信系统中，时 钟信号一般并不伴随数据流一起传送。为了能正确的恢复出数据，就必须从接收数 据中恢复出同步时钟，在大多数的系统中，时钟恢复的功能就是采用锁相环来实现 的。 在1 0 1 0 0 1 0 0 0 b a s e t 以太网接口芯片中，基于锁相环技术的频率综合器电路 和时钟恢复电路是其中关键的模块，本章先简要介绍锁相环电路的总体结构及各个 子模块基本原理，并结合设计中采用的电荷泵锁相环在锁定状态下的线性模型，对 锁相环路的稳定性、噪声特性等进行了分析。 3 2 锁相环的基本原理 如图3 3 所示，锁相环是一个反馈控制系统，主要由鉴相器、低通滤波器和压 控振荡器三个部分组成： 图3 3 锁相环的基本结构 高速以太网时钟电路的研究第三章锁相环电路 鉴相器比较输入信号u ( ) 和输出信号( f ) 之间的相位，产生相位误差信号 ( f ) = 厂( u ( f ) 一u ( f ) ) 。( f ) 通过低通环路滤波器，滤除高频的噪声分量后，得 到控制信号虬( f ) ，压控振荡器通过u o ( t ) 调整输出相位，当环路锁定时，输入和输 出相位相同或者保持固定的相位差。 3 2 1 锁相环的工作范围 对于锁相环电路来说，其最终是工作在锁定状态的，所以稳态时的工作情况也 是最受关注的。但在系统上电，锁相环路开始工作时，压控振荡器与输入信号很可 能并不同步；而且锁相环稳定时，若输入信号的频率和相位发生变化，锁相环也可 能有不同的响应过程。根据环路在不同条件下的响应情况，对锁相环一般定义了三 个工作范围。 1 ) 保持范围( h o l dr a n g e ) 或同步范围( s y n c h r o n i z a t i o nr a n g e ) ： 在锁相环锁定的情况下，如果输入信号的频率发生缓慢的变化时，鉴相器的输 出就会相应的发生改变，通过滤波器后的控制电压将调整压控振荡器的频率使其与 输入信号保持一致。这样压控振荡器的输出信号始终与输入信号保持确定的相位 差。一般锁相环的同步范围都比较大。 2 ) 捕获范围( a c q u i s i t i o nr a n g e ) ： 指锁相环处于未锁定状态时，如果输入参考信号的频率在捕获范围内，则锁相 环通过频率捕捉最终将会锁定。不同结构的鉴相器对锁相环的捕获范围影响很大： 对于无鉴频功能的鉴相器来说，捕获范围很小，近似为环路带宽 1 4 1 ；而对电荷泵 结构锁相环中采用的鉴频鉴相器来说，捕获范围就近似决定于压控振荡器的工作范 围，此时捕获范围和同步范围相同。另外，在捕获范围中通常存在一个频率范围 ( p u l l i nr a n g e ) ：在这个范围内，频率捕捉比较快，当超出这个范围时，如果环 路对输入信号失去跟踪，频率捕捉的过程相对就会很慢。p u l l i nr a n g e 反映了p l l 稳定工作的动态范围。 3 ) 锁定范围( l o c k i nr a n g e ) 锁定范围是锁相环定义的最小的工作区域。在这个范围内如果输入信号的频率 与压控振荡器的频率相当接近，那么锁相环只要经过相位调整，在一个周期内压控 振荡器的输出就可以锁定输入信号的相位。 高速以太网时钟电路的研究第三章锁相环电路 各个工作范围的关系可以表示为： h o l dr a n g e a c q u i s i t i o nr a n g e p u l l i nr a n g e l o c k i nr a n g e 3 2 2 锁相环的基本模块 对于锁相环而言，鉴相器的主要作用就是鉴别输入参考信号和反馈信号之间的 相位差。理想的鉴相器输出信号正比于两个输入信号的相位差v o u t = k e d a o ，其 中足，。为鉴相器的增益，a o 为相位差。 、 鉴相器的种类很多，按照电路性质可分为模拟鉴相器和数字鉴相器；按照鉴相 特性则可分为正弦波鉴相器、三角波鉴相器和锯齿波鉴相器等。 正弦波鉴相器如图3 4 ( a ) 所示，参考信号u = s i n o ，t + e ，反馈信号 u o ( r ) = u oc o s 陋。t + o o ( f ) 】，将参考相位统一后进行比较。即： u ，( t ) = us i n o 。t + ( ，一。p + 0 ，( f ) 】= u ，s i n r 0 。t + 0 1 ( f ) 】 ( 3 1 ) 虬( f ) = u oc o s 。t + 0 2 ( f ) 】 ( 3 2 ) 则：( f ) u ( f ) ：掣【s i n ( 2 0 0 t + 0 】+ 0 2 ) 一s i n ( 0 1 - 0 2 ) 】 ( 3 3 ) 滤除高频分量后 u d ( ，) = u ds i n 0 。( f ) ( 3 4 ) 1 其中： u d = = 1 乩；e 。( f ) = 0 2 ( ，) - 0 。( f ) ，鉴相器具有正弦特性。 图3 4 ( b ) 是异或门结构的鉴相器，这是最简单的数字鉴相器，将两个输入信号 进行模二加来完成鉴相的：设输入信号均为对称方波，二者频率相同，相差兰时， 可得到一个两倍频于输入信号的对称方波，平均电压为高电平的一半。当输入信号 间的相位差不断缩小时，输出的占空比就不断缩小，平均电压也不断缩小，当 输入信号同相时相差就为零了，输出电平就为低电平，它为三角波鉴相特性，其 灵敏度为k d2 ，这种鉴相器电路有一个较大的缺点就是它的输出和两个输入 信号的占空比有关，如果输入为不对称方波，就存在一个输出电压不随相位误差变 化的区域，这样足p d 就要减小，环路的同步带和捕捉带就会减小。 图3 4 ( c ) 是锯齿波鉴相器结构。它由两个d 触发器和一个与门组成。d f f 通过输 入信号的上升沿触发后，q 端输出高电平u p 或d o w n ，当u p 和d o w n 同时为高时，通过 与门产生复位信号是d 触发器同时复位。相位差对应的一定脉宽的u p 、d o w n 信号控 高速以太网时钟电路的研究 第三章锁相环电路 制电荷泵，提供环路滤波器的充放电电流，以实现对滤波器电压的控制，从而实现 对压控振荡器的频率和相位的控制。这种结构的鉴相器的误差信号和输入信号的占 空比无关，线性范围为4 t c ；同时这类鉴相器还有鉴频的特性，即使工作在很小的 频差下，也可由单一的u p 或d o w n 控制电荷泵开启，并经过反馈后，将v c o 频率调整 到与参考信号同步，故实际上其同步和捕捉范围只取决于v c o 的工作频率范围和p f d 的频响特性。正由于这些优越性，现在许多的锁相环电路设计均采用这种p f d 辅以 电荷泵的形式。本文中也采用了这种类型的p f d 。 譬卫。秽：器 ( a )( b )( c ) 图3 4 不同结构的鉴相器及鉴相特性 低通滤波器是调节系统增益、带宽、阻尼系数等参数从而确定系统特性的关键 模块。低通滤波器的选择也很自由，可以是有源或者无源滤波器，可以是电压型滤 波器或者电流型滤波器，可以是一阶或者高阶滤波器，图3 5 列出了几种不同类型 的低通滤波器。 rr 1r 2c r c 1 州2 壶 咖) = 镒伽) = 与等咖) = 丽碌1 + 万j 。r c 鬲i 万 一阶无源、电压型一阶有源、电压型一阶无源、电流型二阶无源、电流型 ( a )( b )( c )( d ) 图3 5 不同锁相环路中的低通滤波器 压控振荡器的振荡频率和控制电压成正比，设它的自由振荡频率为五，增益 置皿 妇r c ltil_；工个l土吖 高速以太网时钟电路的研究 第三章锁相环电路 为k 。，则控制电压与振荡频率的关系可表示为： f = f o + d x l “ ( 3 5 ) 相位是频率的积分，所以振荡器的输出相位可以表示为： o = f 2 7 c f a , = 2 7 t i ( f o + k w d 吃d ) 出 ( 3 6 ) 3 3 锁相环的相位噪声 从锁相环的具体应用我们可以看到，锁相环路所处理的信号一般都是确定频率 的周期信号。但在实际应用中，锁相环是在噪声环境下工作的，信号受噪声的影 响，就不再是严格意义上的周期信号了，而可看成是受噪声调制的信号。一般的 说，噪声可以分为两类：确定性噪声和随机噪声。因为锁相环一般是嵌入于大规模 集成芯片中的一个子模块，时钟信号、数字电路的开关噪声在电源上就要产生与片 内时钟同频率或者更高频率的高频噪声，大电流驱动能力的数字p a d 也会对电源 耦合产生噪声，这些都是可以预见的确定性噪声源；而随机噪声源也很多，如器件 的热噪声( t h e r m a ln o i s e ) 、散粒噪声( s h o tn o i s e ) 和闪烁噪声( f l i c kn o i s e ) 等，为了研究 这两类噪声的影响，现对信号叠加了确定性噪声和高斯噪声的功率谱分别加以分析 设周期信号为： x i t ) = a c o s ( o 。h 嚷( f ) 】 ( 3 7 ) 通常i 或i t ) l 非常小，假设它是一个正弦信号或i t ) = 如s i n 。t ，则 x i t ) = a c o s o ) 。t c o s ( s i nc o 。r ) 一a s i nc o 。ts i n ( a m s i n c o 。f ) a c o s o ) 。t 一鸽s i n t s i n 。t ( 3 8 ) ：a c o s ( o c f 十丝刍【c o s ( c o 。+ c o ，) f c o s ( 0 ) 。一。) f 】 因此从频谱上看，除了在信号的本征频率0 ) 。处的谱分量a 外，在c o = 。+ c o 。 处产生边线谱分量，强度为州，2 ，如图3 6 ( a ) 所示。 如果噪声信号或( f ) 不是确定频率的正弦信号，而是高斯分布的随机噪声的 话，它的功率谱密度具有低通特性： 蹦2 志 9 如果i 中。( f ) l l ，则信号可以近似表示为： z 2 i t ) a c o s o ) 。t + a q b 。( t ) s i n 。， ( 3 1 0 ) 它的功率谱如图3 6 1 b ) 所示。 离速以太网时钟电路的研究 第兰章锁相环电路 ( a ) |k jl 氇 e r l ( b ) 霭3 6 粳位噪声载频谖特性 如豳3 6 所示，从频域上看，由于两类相位噪声的存在，信号的频谱发生了很 大熬变纯。对予确定性噪声，它霉| 逛戆稳健噪声一般楚遥蓬零铥谱线窝噪声谱线之 间的幅慎比来液征的；对于高斯噪声，相位噪声则定义为相对于本征频率，偏离 ，链静单位带宽癌豹嗓声功率与髂号的蕊功率之魄，革位是 d b c h z ，但在实际测 擞时，频谱分析仪只能测擞信号的功率谱，所以相位噪声可以用本征频率蛾和 。+ 。处豹功率比值来表授b s ，如图3 7 。 p ( c o ) 。 l i 八坠 c c o c + c o m 7 ( s en o i s e ：s c 耻1 0 1 0 9 【掣油“地 图3 7 输出信号的功率谱 3 4 锁相环的时钟抖动 在时钟发生或时钟恢鬟电路中，v c o 盼输如信号为其窍一定脓宽的时钟信 号，反映在颓谱上并j # 单一的谱线，而是谱线集余，如果采用相位噪声来表征时钟 性能就不太合逡。但糖位噪声在时域上表现为v c o 输蹬售号豹挝动，所以在这耱 情况下一般都采用时钟的抖动来反映时钟性能。假设振荡器工作在稳定状态，t 。为 高速以太剐时钟电路的研究第三章锁相环电路 竣如信号的第n 个上舞沿到来的时阍，则第拄个周期乏= 气+ ；一气。理想凑况下，乏 为一个常数，但由于电路中噪声的影响，瓦随着n 的变化而变化。设 矗疋= 瓦一瓦。，裂乏可| 三乏熊寒表 羲痿号数瓣凌。最常浆露戆鼹季孛类整懿辩麓是瓣 时抖动( c y c l e t o c y c l e j i t t e r ) 或者长期抖动( a b s o l u t e j i n e r ) ，如图3 8 。篡中【1 6 】： c y c i e _ t o - c y c l e j i t t e r ：瓦= 熙鹰薹( k t 一疋) 2 ( 3 1 1 ) 矗弦( ) = 矗乏 nn 瓷了爿中乞爿 疋一是= c y c l e t o c y c l ej i t t e r ( a ) 厂 厂 厂 厂 厂 厂 厂 厂 厂 | 厂 ( 3 1 2 ) 一卜 t (b)long t e r mj i t t e r 图3 8 两种类型的抖动 如图所示，瞬时抖动是对输出信号在相邻周期内抖动特性的反映，而长期抖动 瓣1 ( 1 0 n g - t e r mj 戤e f ) 则是掺绩号耜对予一个阑频率豹理想薅基的毒 羲t 疑戳瓣对拱 动反映了信号周期的短时间内的动态行为，而输出信号在较长时间内的动态特性则 盛鑫长羯擗动采表 歪。 3 。5 电祷泵镄稆环的线缝模型 锁相环是个非线性系统，对其在根位调整阶段的动态过稷进行分析非常困 难，但当环路处于锁定状态对，锁桶环的响应过糕类似于一个线性系统。所以我们 就可以采用线性蕊统的分撰方法来邋解其工作暴臻鄹指导电路设计。 高速以太网时钟电路的研究 第三章锁相环电路 图3 9 锁相环在锁定状态下的线性模型