（微电子学与固体电子学专业论文）8bit+cpu硬核设计研究.pdf

中文摘要 中文摘要 摘要：随着半导体技术和系统设计技术的发展，s o c 技术凭借其成本低、功耗小、 集成度高等优势广泛应用于嵌入式系统中，并成为集成电路发展的必然趋势。s o c 芯片是一个复杂的系统，为了在规定时间内完成设计，并提高设计的可靠性，只 有使用基于i p 复用的s o c 设计方法。i p 硬核由于其性能可靠、使用方便而得到了 i c 业界的重视，嵌入式微处理器的i p 硬核更是广泛应用于各种应用系统中。 本文主要研究了基于s o c 的c p ui p 硬核设计方法。在i b m0 1 8 9 mc m o s 工 艺下，实现了一个8 - b i tc p u ( 8 0 c 5 1 ) 的i p 硬核，时钟频率1 0 0 m h z ，版图面积 3 2 5 4 m m 2 ，功耗6 5 3 9 7 m w 。 本文首先从系统结构、特征参数、接口信号和指令集等几个方面对8 0 c 5 1 的 结构进行了较为详细的分析，然后对i p 硬核设计过程中的关键技术点逻辑综 合的约束设置和版图设计方法作了较为深入的研究，并在此基础上提出了一种适 合于s o c 设计的c p u 硬核设计方法。 逻辑综合是在标准单元库和特定的设计约束的基础上，将设计的高层次描述 转换为优化的门级网表的过程，是数字集成电路i p 硬核设计过程中的一项重要技 术，而逻辑综合的约束设置又是逻辑综合技术的关键。逻辑综合的约束设置包括 约束条件的设置和可综合h d l 类型的选择。约束条件主要包括设计环境和设计约 束两个方面，设计环境主要包括工作条件、线载模型以及系统接口的驱动扇出能 力；设计约束用来设定综合的目标与规则，主要包括设计规则约束和优化约束。 可综合h d l 类型的选择主要指h d l 的编码风格、设计划分策略以及逻辑推断的 选择。 版图设计主要包括布局规划、布局布线、时钟树综合以及版图验证等，最终 产生用于流片的标准版图数据格式文件，是数字集成电路i p 硬核设计过程中的又 一项重要技术。平面式版图设计方法采用门级网表文件作为输入，在导入网表的 同时实现逻辑层次展平，适用于中小规模的版图设计中。针对平面式版图设计方 法无法处理大规模s o c 芯片的问题，引入了一种层次式的版图设计方法，其主要 设计流程包括物理层次重构、布局规划、模块级布局布线和芯片级布线。为适应 s o c 芯片规模大、时钟频率高的特点，本文在基于层次式版图设计技术的基础上 提出了一种适用于s o c 的版图设计方法。 关键词：片上系统；i p 硬核；微处理器；逻辑综合；版图设计 分类号：t n 4 0 2 垒呈苎! ! 坠堡! a bs t r a c t a b s t r a c t ：w i t ht h ed e v e l o p m e n to fs e m i c o n d u c t o rt e c h n o l o g ya n ds y s t e md e s i g n t e c l l l l o l o g y ，t h et e c h n o l o g yo fs o ci sw i d e l yu s e di n e m b e d d e ds y s t e mn o wf o ri t s a d v 锄1 t a g e ，a n db e c o m et h ei n e v i t a b l et r e n do fd e v e l o p m e n to fi n t e g r a t e dc i r c u i t s s o c c h i pi sac o m p l e xs y s t e m i no r d e rt oc o m p l e t et h ed e s i g nw i t h i nt h es t i p u l a t e dt i m e a n d i n c r e a s et h er e l i a b i l i t yo ft h ed e s i g n ，i p b a s e dm e t h o dm u s t b eu s e di ns o cd e s i g n h a r d i pc o r eg e tt 1 1 ea t t e n t i o no ft h ei ci n d u s t r yb e c a u s eo fi t sr e l i a b l ep e r f o r m a n c ea n de a s y t ou s e a tt h es a n l et i m e ，h a r di pc o r eo fe m b e d d e dm i c r o p r o c e s s o ri sw i d e l yu s e di n v a r i o u sa p p l i c a t i o n s t h ed e s i 印m e t h o d sf o rc p uh a r dc o r ea r em a i n l yr e s e a r c h e di nt h i sp a p e r a n8 - b i t c p uh a r dc o r eo c c u p y i n g3 2 5 4 m m 2i sp r e s e n t e di n o 18 i t mc m o s i tc o n s u m e s 6 5 3 9 7 m wu n d e r10 0 m h zc l o c kf f e q u e n c y a tf i r s t t h ea 1 c h i t e c t u r eo f8 0 c 51i sd e s c r i b e dd e t a i l e d l y c o n s t r a i n t so fl o g i cs y n t h e s i s a n dd e s i g nm e t h o d so fl a y o u ta r et w ok e yp o i n t si nt h ed e s i g nf l o wf o rh a r di pc o r e t h e va r ef o c u s e di nt h ep a p e r a tl a s t ，a na p p r o a c hi sp r o p o s e df o rd e s i g n i n gc p u h a r d c o r eb a s e do ns o c k e y w o r d s ：s o c ；h a r di pc o r e ；m i c r o p r o c e s s o r ；l o g i cs y n t h e s i s ；l a y o u td e s i g n f 1 a s s n o ：t n 4 0 2 学位论文版权使用授权书 本学位论文作者完全了解北京交通大学有关保留、使用学位论文的规定。特 授权北京交通大学可以将学位论文的全部或部分内容编入有关数据库进行检索， 并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校向国 家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 一虢拟 翩签名锨 签字日期：撂年占月。日 签字日期： 年月日 独创性声明 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的研 究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表或 撰写过的研究成果，也不包含为获得北京交通大学或其他教育机构的学位或证书 而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中作 了明确的说明并表示了谢意。 学位论文作者签名：弓伤孩 签字日期：沙矿年占月。日 i 9 3 致谢 本论文的工作是在我的导师李哲英教授的悉心指导下完成的，李哲英教授严 谨的治学态度和科学的工作方法给了我极大的帮助和影响。在此衷心感谢三年来 李哲英老师对我的关心和指导。 骆丽教授对于我的科研工作和论文都提出了许多的宝贵意见，在此表示衷心 的感谢。 在实验室工作及撰写论文期间，李宁、郝乐、徐音、修丽梅等同学对我论文 中的研究工作给予了热情帮助，在此向他们表达我的感激之情。 另外也感谢我的家人，他们的理解和支持使我能够在学校专心完成我的学业。 序 序 本文由北京联合大学李哲英教授指导，研究基于s o c 的c p ui p 硬核设计方法， 并计划完成一个典型8 - b i tc p l 卜8 0 c 5li p 硬核的设计实例，逻辑综合的约束分 析和版图设计分析是本文的重点研究问题。 本文研究初期，通过查阅大量参考资料和文献，确定了基本的研究思路和研 究重点。首先从8 0 c 5 1 的结构分析入手，明确了8 0 c 5 1 的系统结构、特征参数、 接口信号和指令集；接下来对i p 硬核设计过程中的关键技术点逻辑综合的约 束设置和版图设计方法作了较为深入的研究，并在此基础上提出了一种适合于s o c 设计的c p u 硬核设计方法；最后在i b m0 18 p r oc m o s 工艺下，根据这种设计方 法设计完成了8 0 c 5 l 的i p 硬核。 本文旨在介绍本人研究生阶段对c p ui p 硬核设计问题的见解，分为7 章。第 1 章为引言；第2 章为s o c 设计技术的概述；第3 章为8 - b i t c p u 的结构分析；第 4 、5 章为本文的核心，第4 章详细阐述了逻辑综合的约束条件和可综合h d l 的类 型分析；第5 章重点研究了集成电路版图的没计方法；第6 章为8 - b i tc p u 的硬核 设计实例；第7 章为总结和展望。 一： 本文所研究的8 - b i tc p u 硬核设计属于北京市教委科技资助项目c m o s 混合 信号集成电路设计的一部分，本项目还包括1 2 - b i t 逐次逼近型模数转换器和 1 0 0 m h z 低噪声锁相环频率合成器。本项目由混合项目组协同完成，本人负责模数 混合整体设计和数字后端设计，主要包括设计规范制定、逻辑综合、版图设计与 验证和整体性能测试等工作，感谢同组成员对我工作的支持和帮助。本项目所设 计的芯片现已送出流片，正处于后期测试准备阶段。 因时间仓促加之本人水平有限，文中不当之处在所难免，敬请读者批评指正。 引言 1 引言 1 1 研究的背景和意义 从分立元件到集成电路( i n t e g r a t e dc i r c u i t ，i c ) 再到s o c ( s y s t e mo nc h i p ， 片上系统) ，这是微电子领域的重大革命【l 】。s o c 就是将微处理器、存储器、数字 i p 核和模拟i p 核集成在一颗芯片上，面向特定用户的能最大限度满足嵌入式系统 要求的芯片。s o c 芯片是一个复杂的系统，为了在规定时间内完成设计，并提高 设计的可靠性，只有使用基于i p 复用的s o c 设计方法。 i p ( i n t e l l e c t u a lp r o p e r t y ，知识产权) 核特指经过验证的各种宏单元模块电路。 虚拟器件接口联盟( v s i a ) 根据设计层次，将i p 核划分为三个层次：软核、固核 和硬核1 2 j 。软核是指用可综合的r t l ( r e g i s t e rt r a n s f e rl e v e l ，寄存器传输级) 描 述或通用库元件的网表表示的可复用模块；固核是指通过版图规划，在结构和拓 扑方面针对性能和面积进行过优化的可复用模块，通常以综合好的代码或通用库 单元的网表形式存在；硬核是指在性能、功耗和面积上经过优化，并映射到特定 工艺上的可复用模块，通常以完整的布局布线后的网表和固定版图的形式存在。 c p u 是c e n t r a lp r o c e s s i n gu n i t ( 中央处理器) 的缩写，是计算机中最重要的 一个部分。c p u 由运算器和控制器组成，其内部结构可分为逻辑单元、控制单元 和存储单元三大部分，这三个部分相互协调，可以进行分析、判断、运算并控制 计算机的各个部分协调工作。c p u 作为集成电路的高端产品，遵循摩尔定律，随 着半导体工艺水平的发展，c p u 的性能每1 8 个月就会翻一番。c p u 从最初发展至 今已有几十年的历史了，按照其处理信息的字长，c p u 可分为：4 位微处理器、8 位微处理器、1 6 位微处理器、3 2 位微处理器以及6 4 位微处理器。 现代计算机体系结构不再着重于设计计算机的各个部件，而是“向上”与对 应的指令集、编译码和操作系统更加紧密地结合在一起，“向下”与更加先进的芯 片结构设计和设计方法结合在一起。v l s i ( v e r yl a r g es c a l ei n t e g r a t e dc i r c u i t ，超 大规模集成电路) 的设计“向上 往更高层次发展，c p u 的设计同时“向下 发 展，两者的发展领域越来越近，甚至在很多方面交叠在一起p j 。 1 2 国际国内研究现状 c p u 的i p 核是s o c 的核心组成部分，开发出具有自主知识产权的c p ui p 核 北京交通大学硕十学位论文 对提高我国信息产业在国际上的核心竞争力具有重大意义。在国内，基于s o c 的 c p u 设计研究很少有人涉足，虽然市场上应用较为广泛的微控制器、嵌入式处理 器和微型计算机中的c p u 都有很成熟的产品，但这些产品主要依靠从国外引进， 技术基础比较薄弱。在国外，对s o ci p 核的研究发展速度很快，技术日趋成熟， 对c p u 设计技术的研究更是领先国内几十年。c p u 的处理能力提升很快，由8 位、 1 6 位升级到3 2 位、6 4 位，掌上电脑、智能手机、汽车电脑等新产品层出不穷， 产业规模日益壮大。基于s o c 的c p u 设计方法及实现技术的研究也被许多高等院 校列为重点研究项目 4 - 6 。 1 3 本论文的主要贡献 从i p 核设计技术层面看，本文提出了一种适合于s o c 设计的c p u 硬核设计 方法。从对i p 软核的功能验证到逻辑综合、版图设计和版图后仿真，使用了c a d e n c e 公司和s y n o p s y s 公司的高端e d a 工具，在设计过程中积累了许多宝贵的经验。 从c p u 设计技术层面看，本文通过对系统微架构、主要特征及参数、接口信 号、指令集以及传输操作的详细阐述，重点分析了典型8 - b i tc p u 的体系结构。 从嵌入式系统设计技术层面看，集成电路的发展己进入i p 复用的s o c 时代， 嵌入式微处理器发展的一个重要特点就是s o c 化，而c p u 又是嵌入式系统的核心。 因此，本文的设计也为基于i p 的嵌入式系统设计提供了参考。 从市场应用层面看，8 位微控制器在同类产品中占有最大的市场份额，且符合 当前我国集成电路的设计水平，以它作为参与市场竞争的突破口，来提高企业的 市场竞争能力和技术创新能力，是一个切实可行的方案。 1 4 论文的组织结构 本文各章安排如下：第2 章简要介绍了s o c 设计技术，包括s o c 的基本概念、 特点、结构、设计方法以及设计中面临的问题与挑战；第3 章从系统微架构、主 要特征及参数、接口信号、指令集以及传输操作等几个方面对典型8 b i tc p u 的结 构进行了详细分析：第4 章对逻辑综合的约束条件和可综合的h d l 类型作了重点 分析和研究；第5 章对集成电路版图设计方法作了重点研究，在对两种适用于不 同场合的数字电路版图设计方法进行研究的基础上，提出了一种适用于s o c 的版 图设计方法；第6 章根据上两章提供的设计方法，完成了一个8 b i tc p u 的硬核设 计实例；第7 章为总结和展望。 2 s o c 设计概述 2s o c 设计概述 s o c 是集成电路发展的必然趋势，s o c 设计技术也是集成电路设计技术中的 一项关键技术。本章对s o c 的基本概念、特点、结构、设计方法以及设计中面临 的问题与挑战作了分析与研究。 2 1s o c 基本概念及特点 一直以来，i c 集成度在工艺水平和设计技术的驱动下按照摩尔定律稳步提高。 电子工业也已从小规模( s s i ) 、中规模( m s i ) 、大规模( l s i ) 、超大规模( v l s i ) 向甚大规模( u l s i ) 发展。随着深亚微米v l s i 工艺技术的成熟，v l s i 芯片设计 面临着严峻挑战。 从历史的角度看，i c 业的发展一直遵循着一种规律，i c 制造工艺的发展必然 引起i c 设计方法的变革。i c 设计的发展特点是不断提高设计抽象层次以达到提高 设计效率的目的，每个阶段的变革都使i c 设计业经历了一次革命。目前仍在使用 的以模块为基础的设计方法已不适应深亚微米工艺。特别足进入0 1 8 p m 以后，已 经可以在一颗芯片上实现一亿门的设计规模。如此大规模的电路可以将一个完整 的电子系统在单个芯片上实现，于是便出现了所谓的片上系统s o c ，并成为电子 设计领域发展的新趋势【7 8 】。 s o c 是a s i c ( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t ，专用集成电路) 设计方 法学中的新技术，是指以嵌入式系统为核心，以i p 复用技术为基础，集软、硬件 于一体，并追求产品系统最大包容的集成芯片。可狭意理解为“系统集成芯片， 指在一个芯片上实现信号采集、转换、存储、处理和i o 等功能，包含嵌入软件及 整个系统的全部内容；广义理解为“系统芯片集成”，指一种芯片设计技术，可以 实现从确定系统功能开始，到软硬件划分，并完成设计的整个过程【7 ，引。 s o c 具有以下几方面的优势【9 j ： ( 1 ) 降低功耗：随着电子产品向小型化、便携化的方向发展，对低功耗的需 求将大幅提升。由于s o c 产品多采用内部信号传输，因此可大幅降低功耗。 ( 2 ) 减少体积：将数颗i c 整合为一颗s o c 后，可有效减小电路板上占用的 面积，形成重量轻、体积小的特点。 ( 3 ) 丰富功能：随着微电子技术的发展，在相同的面积内，s o c 可整合更多 的功能单元和组件，丰富系统功能。 ( 4 ) 提高速度：随着芯片内部信号传递距离的缩短，信号的传输效率得到提 北京交通大学硕士学位论文 升，从而使产品性能有所提高。 ( 5 ) 节省成本：i p 模块的出现可降低研发时间、减少研发成本。 2 2s o c 基本结构 在所有的s o c 设计中，基本部件都是预先设计好的i p 核。系统芯片由各种满 足片上功能的嵌入式内核组合而成。这些i p 核包括微处理器、大型存储阵列、音 频和视频控制器、调制解调器、图像控制器以及d s p 功能模块等，它们通常由可 综合的h d l ( h a r d w a r ed e s c r i p t i o nl a n g u a g e ，硬件描述语言) 或经过优化的晶体 管级版图实现。一个具有普遍意义的s o c 结构如图2 1 所示【1 0 】。 图2 1 基于嵌入式内核的s o c 一般结构 f i g 2 一la r c h i t e c t u r eo fs o cb a s e do ne m b e d d e dc o r e 如上图所示，s o c 的一般结构中包含了存储器阵列、微处理器核、d s p 核、 接口模块( 如t a p 、u s b 、u a r t 等) 、模拟电路模块( 如a d 、d a 、p l l 等) 、 总线控制模块、电源管理模块以及一些特定功能模块。 2 3s o c 设计方法 s o c 设计采用与传统设计不同的方法，传统的“自顶向下或“自底向上” 的设计方法均不适用于s o c 设计，s o c 设计方法是一种“自项向下”和“自底向 上”相结合，同时考虑系统性能和物理设计的基于软硬件协同开发的一种交互模 式。这种设计方法与传统的a s i c 设计理念存在很大差别。集成电路的前端设计是 4 s o c 设计概述 从定义系统行为或算法形式开始，到完成版图规划后结束；后端设计是从布局布 线开始，一直到版图送出( t a p e o u t ) 。在s o c 设计中，不仅需要完成从制定系统 设计要求到物理设计的纵向集成，而且由于s o c 中还可能包含嵌入式软件，因此 设计方法还要求硬件与软件同时开发，以保证系统功能的正确性。s o c 设计方法 学的主要内容可以简单地归纳为三点：软硬件协同设计技术、i p 核生成及复用技 术和超深亚微米设计技术。超深亚微米设计技术是s o c 的物理设计技术，而物理 设计又是硬核开发中设计成败的关键。 用s o c 技术设计系统芯片，首先要进行软硬件划分，将设计分为两部分：芯 片硬件设计与软件协同设计。 芯片硬件设计包括： ( 1 ) 功能设计：根据应用场合，制定产品功能、速度、接口、功耗及工作环 境等设计指标，作为电路设计的依据。可进一步规划软硬件模块该如何划分，哪 些功能可整合于s o c 内，哪些功能可设计在电路板上。 ( 2 ) 设计描述与行为级验证：功能设计完成后，根据功能将s o c 划分为若干 功能模块，并确定实现这些功能所需使用的i p 核。此阶段将直接影响s o c 内部架 构及最终产品的可靠性。完成模块划分之后，用h d l 实现各模块的设计并利用 h d l 仿真器对设计进行功能验证( 行为级验证) 。此阶段并未考虑电路的实际延迟， 因此无法获得精确的仿真结果。 ( 3 ) 逻辑综合：对设计描述的币确性进行验证后，使用逻辑综合工具对设计 进行综合。综合过程中，需要选择适当的逻辑器件库，作为综合逻辑电路时的参 考依据。h d l 的编码风格是决定综合工具执行效率的一项重要因素。事实上，综 合工具支持的h d l 语法是有限的，一些过于抽象的语法只适合为系统级搭建仿真 模型，而不能被综合工具接受。逻辑综合后将得到门级网表。 ( 4 ) 门级验证：验证综合后的电路( 门级网表) 是否符合功能要求。此阶段 需要考虑门电路的延迟。 ( 5 ) 布局布线：布局指将设计好的功能模块合理地安排在芯片上并规划好它 们的位置。布线则指完成各模块之间的互连。各模块间的互连线通常较长，由此 产生的延迟会严重影响s o c 的性能。进入深亚微米工艺后，这种现象更为显著。 ( 6 ) 电路仿真：电路仿真是基于最终时序的版图后仿真，除了验证系统功能 是否正确外，还需确认在考虑门延迟和线延迟的情况下，电路能否正常工作。因 此，电路仿真往往作为流片前签收( s i g n o f f ) 的条件。时序仿真一般使用s d f ( s t a n d a r dd e l a yf o r m a t ，标准时延格式) 文件来输入延时信息。 同时进行的软件协同设计，需要考虑指令集、指令编译系统、开发集成环境、 模拟仿真设备等。 北京交通大学硕士学位论文 在软硬件协同设计过程中，需要进行系统验证。一般对于数字电路采用f p g a 基本就可以实现验证过程，而对于模数混合电路的系统芯片来说，验证则要复杂 得多。 2 4s o c 设计面临的问题与挑战 s o c 是集成电路发展的必然趋势，千万门规模的s o c 芯片在工艺制造上的集 成已完全成为可能。但s o c 技术在设计能力、设计方法以及e d a 工具方面还面临 着许多问题与挑战。主要包括以下几个方面【l l j ： ( 1 ) 可重用设计概念的提出及面临的问题与挑战 一方面，s o c 芯片的设计复杂度日益提高；另一方面，a s i c 设计技术的发展 使得电子产品市场变得更加用户化，目标产品的生命周期越来越短，产品投放市 场的时间变得更加关键。对于一个复杂设计，如果不重用已存在的模块，将没有 足够的时间和能力去完成设计。产品复杂度的提高与上市时间缩短之间的矛盾促 进了设计重用技术的产生和发展。因此，s o c 设计技术的核心将是可重用i p 的设 计，基于i p 的可重用方法将成为设计方法的主流。i p 重用涉及i p 规范、应用、性 能和兼容性。然而，由于缺乏相关标准与完善的验证方法，使得i c 设计公司在整 合各厂商的i p 核时需要克服许多困难，尤其是构建一个无缝的i p 重用环境。 ( 2 ) 验证技术面临的问题与挑战 随着越来越多的功能集成到s o c 芯片上，系统变得同益复杂，导致验证的复 杂性大幅提升，测试矢量的长度和数量不断增加。若设计中存在错误，将很难发 现造成错误的原因，且日后更改错误以及重新生产的成本也将非常昂贵。目前， 验证技术已远远落后于设计技术和制造能力，验证已成为整个设计流程中的主要 瓶颈之一。为了解决设计尺寸减小、复杂性与性能提升给验证带来的问题，必须 在不同工具之间和不同抽象层次之间对验证方法进行扩展。 ( 3 ) 测试技术面临的问题与挑战 通过测试才能对芯片进行筛选，对每颗芯片的功能及可靠性作出判断，因此 测试技术是芯片开发过程中必不可少的一个环节，它与设计、验证一起构成了芯 片开发的核心技术。为测试芯片的功能和性能，芯片设计时还要考虑测试方案和 测试电路，即可测性设计。s o c 芯片的测试技术同样面临着许多问题与挑战，主 要有：日益增加的设计规模导致更长的测试序列；越来越多的功能导致更为复杂 的测试序列；模拟、数字和存储器电路需要使用不同的测试策略；用于测试的管 脚数不会随着芯片规模的增大而增加，从而提高了测试难度；越来越高的芯片工 作频率使得全速测试变得异常困难；日益增加的i o 管脚数、存储器容量以及不断 6 s o c 设计概述 提升的内核性能导致测试成本越来越高。 ( 4 ) 低功耗设计面临的问题与挑战 功耗问题已成为集成电路发展的瓶颈，越来越多的s o c 设计对功耗提出了苛 刻的要求，这是因为低功耗设计能够延长电池寿命、减少封装成本、避免因散热 问题而引起失效。功耗增加所引起的芯片温度升高将引发一系列的故障机制( 包 括封装故障、电学参数漂移、电迁移等) 。为减少功耗，在不同的设计层次上有不 同的解决办法。系统级设计可引入功耗管理和睡眠模式，并在软硬件划分时进行 低功耗设计考虑以及采用多电源设计方式；r t l 级设计可采用门控时钟、约束功 耗的方法减少功耗；电路级设计可使用各种具有低功耗特点的电路，如具有双阈 值电压的逻辑单元、电荷可恢复电路、双边沿触发器以及低功耗数据通道部件等； 版图级设计可采用功耗驱动布局技术以及对门单元的驱动能力和连线宽度进行调 整来减少功耗。 ( 5 ) 版图设计面临的问题与挑战 进入深亚微米工艺后，版图设计不能只考虑在符合设计规则的情况下布通连 线，还要同时考虑版图设计对芯片的各种性能带来的影响。芯片的时钟频率越来 越高，时序上可预留的余量越来越少，将导致时序越来越难收敛。因此，面向深 亚微米工艺的版图设计工具除了应具备最基本的布局布线功能之外，还应集成有 连线参数提取、时延估计与时延计算、静态时序分析、时序驱动与时序优化、e c o ( e n g i n e e r i n gc h a n g eo r d e r ) 机制、功耗分析、最大电流密度分析、i r 电压降分 析、设计规则检查以及对版图进行微小修改后的增量式计算、分析等功能。在清 楚地认识到各种物理效应对芯片性能带来的影响的基础上，利用版图设计工具提 供的各项功能在版图设计的同时对物理效应进行分析，并实现性能优化，以达到 芯片的设计要求，这是s o c 版图设计所要解决的一个重要问题。除此之外，s o c 芯片规模的增大对版图设计提出了更高的要求。传统的展平式版图设计方法在处 理上百万门规模的芯片时已经显得力不从心。因此，应要求采用层次式版图设计 方法。 ( 6 ) e d a 工具和设计流程面临的问题与挑战 当前的集成电路设计已完全不能离开e d a 工具的支持，s o c 技术的出现对 e d a 工具和设计流程提出了更高的要求。 7 北京交通人学硕士学位论文 38 - b i tc p u 结构分析 8 0 c 5 1 是一种典型的8 b i tc p u ，它是在i n t e lm c s 5 1 系列单片机的基础上发 展起来的，采用了c h m o s ( 互补高密度金属氧化物半导体) 工艺。本章将从系统 微架构、主要特征及参数、接口信号、指令集以及传输操作等几个方面对8 0 c 5 1 的结构进行分析。 3 1 系统微架构 8 0 c 5 1 内置中央处理单元、4 k b 内部程序存储器r o m 、1 2 8 b 内部数据存储 器r a m 、2 个1 6 位定时计数器、6 4 k b 总线扩展控制器、4 个8 位双向i o 口、1 个全双工串行通信v i 、5 个两级中断结构和时钟振荡电路，如图3 1 所示【1 2 】。 图3 一l8 0 c 5 l 系统结构 f i g 3 - 1a r c h i t e c t u r eo f8 0 c 51 8 0 c 5 1i p 核采用模块式参数化的设计方式。在明确设计要求和设计规范的前 提下，分别对各个功能相对独立的模块进行设计。通过详细划分功能、整合规范， 8 0 c 5 1i p 核分为以下几个功能模块：顶层模块、指令译码单元、算术逻辑单元、 程序存储单元、数据存储单元、存储器控制单元、特殊功能寄存器控制单元以及 一些辅助功能模块，如图3 2 所示i l 引。 8 8 - b i tc p u 结构分析 图3 28 0 c 5 l i p 核模块结构 f i g 3 2a r c h i t e c t u r eo f8 0 c 5 1i pc o r e 上图中，顶层模块( o c 8 0 5 1 用于连接内部各个模块，不包含任何顶层胶top) 联逻辑。 指令译码单元( o c 8 0 5 1d e c o d e r ) 从程序存储器中取指译码，发送控制信号到 各相关模块。 算术逻辑单元( o c 8 0 5 1a l u ) 用于完成算术与逻辑运算，下分乘、除两个运算 模块。它允许3 个8 七i t 的操作数输入，操作指令的位宽为4 - b i t ，可执行1 6 条指 令，指令集列于表3 1 中。 表3 1 算术逻辑单元指令集 t a b 3 1i n s t r u c t i o n so f a l u 指令功能 o c 8 0 5l _ a l u n o p 空操作 o c 8 0 5l a l u _ a d d 加法 o c 8 0 51 a l u s u b减法 o c 8 0 5i a l u m u l 乘法 o c 8 0 5l a l u d i v除法 o c 8 0 5l _ a l u d a 十进制调整 o c 8 0 5l - a l u n o t ，按位取反 9 北京交通大学硕士学位论文 o c 8 0 51 _ a l u a n d 与 o c 8 0 5l - a l u x o r异或 o c 8 0 5l _ a l u - - o r或 o c 8 0 51 a l u r l循坏左移 o c 8 0 51 - a l u j 也c 含进位循坏左移 o c 8 0 51 _ a l u r r右移 o c 8 0 5l - a l u r r c 含进位循坏右移 o c 8 0 5l a l u i n c加一 o c 8 0 5l - a l u x c h 互换 程序存储单元( o c 8 0 5 1r o m ) 用于存放编好的程序和表格常数，只能被读取， 不能被写入。访问外部程序存储单元时，使用p s e n 寄存器。 数据存储单元( o c 8 0 5 1r a i n 用于存放和读取数据。访问外部数据存储单top) 元时，c p u 会根据需要产生读信号r d 和写信号w r 。 存储器控制单元( o c 8 0 51m e m o r y 用于管理、接口、控制全部存储_interface) 器，其控制信号主要来源于指令译码单元和算术逻辑单元。 特殊功能寄存器控制单元( o c 8 0 5 1s f r ) 用于控制、实现8 0 c 5 1 的特殊功能， 包括1 0 个子功能模块，分别是：累加寄存器模块( o c 8 0 5 1 a c c ) 、位寻址寄存器模 块( o c 8 0 5 1br e g i s t e r ) 、数据指针寄存器模块( o c 8 0 5 1d p t r ) 、中断管理控制模块 ( o c 8 0 5 1i n t ) 、外部通信接口模块( o c 8 0 5 1 )、程序状态字寄存器模块_ports ( o c 8 0 5 1 _ p s w ) 、堆栈指针寄存器模块( o c 8 0 5 1 一s p ) 、定时计数器模块( o c 8 0 5 1 一t c l 、 o c 8 0 5 lt c 2 ) 、通用串行通信接口模块( o c 8 0 5 1u a r t ) 。 o c 8 0 5 1i n d ia d d r 模块用于数据的间接寻址，包括数据存储器中的r 0 和r 1 间接寻址寄存器。 o c 8 0 5 1c o m p 模块用于比较两个输入数据，为实现程序的条件跳转。 o c 8 0 51 c y模块用于选择从程序状态字寄存器还是内存输入进位位到算_select 术逻辑单元。 o c 8 0 5 1a l us r cs e l 模块根据指令译码单元的译码结果选择提供给算术逻辑单 元的操作数。 3 2 主要特征及参数 8 0 c 5 1i p 核是一个完全可综合的8 位嵌入式微控制器。通过原型建模，它支 持全部m c s 5 1 汇编指令，并提供软件和硬件中断、全双工串行通信口以及定时 计数系统等一套与8 0 c 5 1 单片机兼容的功能。根据集成环境和实现方式的不同， 它可以嵌入s o c 或s o p c 中，作为微处理器i p 核，为集成系统提供中央控制和处 1 0 8 - b i tc p u 结构分析 理单元。 8 0 c 5 1i p 核严格采用上升沿触发的同步设计，避免了异步逻辑因时钟传递不 一致而产生毛刺，确保了基于时钟仿真的正确性，且易于实现快速仿真。 8 0 c 5 1i p 核采用内部无三态的设计技术，遵循了s o c 片上总线的设计要求， 同时也避免了某些f p g a 目标实体内部无对应实现形式而将其转化为多路选择器 的情况出现。 8 0 c 51i p 核的一些主要特征及参数如下【1 4 】： ( 1 ) 为控制应用优化的8 - b i tc p u ； ( 2 ) 广泛的布尔处理能力； ( 3 ) 6 4 k b 程序存储寻址空间； ( 4 ) 6 4 k b 数据存储寻址空间： ( 5 ) 2 个1 6 位定时计数器； ( 6 ) 4 个8 位可单独寻址i o 口； ( 7 ) 5 个两级中断结构； ( 8 ) 可实现固定波特率的同步收发和9 位通用异步收发、可变波特率的8 位 通用异步收发和9 位通用异步收发以及多处理器通信功能的全双工串行通信口。 基于i p 软核设计复用的考虑，此8 0 c 5 1i p 核与i n t e l8 0 c 5 1 单片机存在以下 几点不同： ， ( 1 ) 采用两级流水线结构，绝大部分指令可在一个时钟周期内执行完毕； ( 2 ) 2 5 6 b 的片内数据存储空间，特殊功能寄存器与通用寄存器共用地址空间； ( 3 ) 6 4 k b 的片内程序存储空间； ( 4 ) 片内存储器可同时读写； ( 5 ) 输入和输出端口相分离，无特殊功能复用端口。 3 3 接口信号 接口是模块互连和系统互连的关键，i p 的互连问题实际上就是总线问题。 通常，微处理器i p 核都支持两层总线结构系统总线和外设总线。系统总 线的特点是速度快，主要用于处理系统与片内及片外存储器问的高速数据传输； 外设总线主要用于连接外设功能模块，如i o 口、中断、定时计数器等。 8 0 c 5 li p 核作为一个微控制器，包含了微控制器的核心微处理器自身的 系统总线以及微处理器外部接口电路和外围功能模块的外设总线两个部分。对于 整个微控制器而言，其外部也同样存在一个外设总线问题，此总线可以分别通过 并行和串行的方式达到扩展系统功能的目的。 北京交通大学硕士学位论文 8 0 c 5 1i p 核的端口模型如图3 3 所示。表3 2 显示了此i p 核外部接口信号的 名称、类别、方向、位宽及其功能描述【1 4 1 。 8 0 c 5 l 图3 - 38 0 c 5 1i p 核端口模型 f i g 3 3i n t e r f a c eo f8 0 c 5 1i pc o le 表3 - 28 0 c 5 1i p 核接口信号 t a b 3 2p o r t so f8 0 c 5li pc o l e 类别名称方向位宽功能描述 w bc l ki 输入 1 b i t 时钟 系统接口 w br s ti输入1 b i t复位 i n t 0i 输入 1 b i t 外部中断0 中断接口 i n t li 输入 1 b i t外部中断l 定时肼数器 t oi 输入 1 b i t 定时计数器0 接口t li 输入 1 b i t 定时计数器1 r x di输入1 。b i t串口接收 串行接口 t x do 输出 1 b i t 串口发送 e ai n输入1 b i t外部程序存储器使能 w b ia c ki 输入 1 一b i t 指令确认 外部程序 w b ie l l i输入卜b i t指令错误 w b id a ti 输入 3 2 b i t r o m 数据输入 存储器接口 w b is t bo 输出 1 b i t 指令存储 w b i _ c y c _ o 输出 1 b i t 指令周期 w b ia d ro 输出1 6 b i t指令地址 1 2 8 b i tc p u 结构分析 w b da c ki 输入 1 b i t 数据确认 w b de r ri 输入 1 b i t 数据错误 w b dd a ti 输入 8 b i t r a m 数据输入 外部数据 w b dw eo 输出 1 b i t 数据写使能 存储器接口 w b d s t b o 输出 1 b i t 数据存储 w b d _ c y c _ o 输出 l b i t 数据周期 w b d d a t o 输出 8 一b i t 数据输出 w b d a d r o 输出 1 6 一b i t 数据地址 p 0 _ i 输入 8 b i t p 0 输入 p l i 输入 8 b i t p 1 输入 p 2 i 输入 8 b i t p 2 输入 p 3 j 输入 8 b i t p 3 输入 i o 接口 p 0 _ o 输出 8 b i t p o 输出 p l _ o 输出 8 一b i t p l 输出 p 2 _ o 输出 8 一b i t p 2 输出 p 3 _ o 输出 8 b i t p 3 输出 3 4 指令集 8 0 c 5 1i p 核支持全部m c s 5 1 汇编指令，m c s 5 l 汇编指令有以下几种寻址方 式【1 2 】： ( 1 ) 寄存器寻址( r e g ) 寄存器寻址是指将指令选定的寄存器中的内容作为操作数，用于对寄存器 r 0 - - 一r 7 和累加器a 、寄存器b 、数据指针d p t r 、位处理累加器c y 的寻址。 ( 2 ) 寄存器间接寻址( i n d ) 寄存器间接寻址是指将指令选定的寄存器中的内容作为操作数所在的地址， 对该地址单元中的内容进行操作，用于对片内数据存储器( r o 、 r 1 、s p ) 和 片外数据存储器( r o 、 r 1 、d p t r ) 的寻址。 ( 3 ) 立即数寻址( i m m ) 立即数寻址是指指令的操作数以指令字节的形式存放在程序存储器中，用于 对程序存储器的寻址。 ( 4 ) 直接寻址( d i r ) 直接寻址是指操作码后面的一个字节是实际操作数地址，用于对片内数据存 储器和特殊功能寄存器的寻址。 ( 5 ) 变址寻址( c h a ) 基址寄存器+ 变址寄存器的间接寻址是指以d p t r 或p c 作为基址寄存器，a 作为变址寄存器，两者相加形成的1 6 位程序存储器的地址作为操作数的地址，用 北京交通人学硕士学位论文 于读出程序存储器中数据表格的常数。 ( 6 ) 相对寻址( r e l ) 相对寻址是指以程序计数器p c 的内容为基址，加上指令中给出的偏移量r e l ， 得到跳转目标地址，用于程序控制，利用指令修正p c 指针的方式实现跳转。 ( 7 ) 位寻址( b i t ) 位寻址是指以访问位的方式对片内数据存储器和特殊功能寄存器中的位地址 空间进行访问，用于对片内数据存储器的2 0 h , - - 一2 f h 单元和特殊功能寄存器中有 定义且能被8 整除的字节地址进行寻址。 表3 3 至表3 7 描述了8 0 c 5 1 的指令集，每个表都包含了一个系列的指令，如 数据传送指令、算术运算指令、逻辑运算指令、控制转移指令、位操作指令等。 表3 - 3 数据传送类指令 t a b 3 3d a t at r a n s f e ri n s t r u c t i o n s 指令周期 助记符操作寻址方式 ( 单位：机器周期) m o v a a = d i r , r e g ，l n d ，l m m l m o v d e s t p a = a d i r , r e g ，l n d 1 m o v = d i r , r e g ，i n d ，i m m 2 m o vd p t r , # d a t a l6d p t r = 1 6 位立即数 l m m2 m o v x a ， r ia = r i 2 m o v x r i ，a r i = a 2 m o v xa ， d p t r a