（电路与系统专业论文）基于PCI总线的多通道高速数据采集系统的设计与实现[电路与系统专业优秀论文].pdf

摘要 摘要 随着大规模集成电路和计算机技术的飞速发展，数字信号处理技术应用越来 越广泛。在信号与信息处理系统中，数据采集系统是不可或缺的组成部分。而现 实生活中存在的物理信号大都是模拟信号，因此，将模拟信号转化成数字信号是 进行数字信号处理和分析的前提。 同时，数字信号处理对实时性的要求也越来越高，这便需要高速的数据采集 系统来提取信息，对数据采集系统的数据传输速率提出了更高的要求。 本文主要设计某型号定向机的数据采集板硬件和驱动软件。设计出基于p c i 总线的多通道数据采集系统。该系统具有五路通道、每路通道具有最高可达4 0 m h z 的采集速率、1 2 位采样精度的连续采集能力以及1 0 8 k b 的存储深度。论文给出了 数据采集系统的整体方案，并分别讨论了数据采集卡的模数转换模块、存储模块、 逻辑控制模块、p c i 接口模块等，包括它们的芯片选择、实现方法和注意事项等。 介绍了p c i 总线及p c i 总线专用接口芯片p c i 9 0 5 4 ，对w d m 模型驱动程序的设 计及实现进行了深入研究。 关键词：多通道数据采集p c i 总线w d m 驱动 a b s t r a c t a b s t r a c t w i t ht h es w i f td e v e l o p m e n to fl a 玛es c a l ei n t e g r a t i o n ( l si ) a n dc o m p u t e rs c i e n c e ， t h ed i g i t a ls i g n a lp r o c e s s i n gt e c h n i q u eh a sc o m ei n t oe v e r yf i e l d t h ed a t ea c q u i s i t i o n s y s t e mi sa ni n d i s p e n s a b l ea n di m p o r t a n tc o m p o n e n to ft h es i g n a la n di n f o r m a t i o n p r o c e s s i n gs y s t e m a sa n a l o gs i g n a li st h em o s tp h y s i c a li nt h en a t u r e ，t h ec o n v e r s a t i o n f r o ma n a l o gs i g n a lt o d i g i t a lo n eh a sb e e nt h ef i r s ts t e po nt h ew a yo fs i g n a la n d a n a l y s i sc o n t r 0 1 t h er e a lt i m ep r o c e s s i n go fd i g i t a ls i g n a li se x i g e n t w en e e dh i g hs p e e dd a t e a c q u i s i t i o ns y s t e mt og e ti n f o r m a t i o n t h e nt h es p e e do fd a t et r a n s m i s s i o ni nd a t e a c q u i s i t i o ns y s t e ms h o u l db ei m p r o v e d t h ed i s s e r t a t i o nd i s c u s s e st h ed e s i g na n di m p l e m e n t a t i o no fo n ek i n do fd i r e c t i o nf i n d e r h a r d w a r ea n dw i n d o w sd r i v e r w ed e s i g nt h eh i g hs p e e dm u l t i c h a n n e ld a t ea c q u i s i t i o n s y s t e m ( d a s ) b a s e do np c ib u s t h es y s t e mh a sf i v ec h a n n e l sa n de v e r yc h a n n e lc a n p r o v i d eu pt o4 0 m h za c q u i s i t i o ns p e e d ，12b i t sa c q u i s i t i o np r e c i s i o na n d10 8 k b a c q u i s i t i o nd e p t h t h ed i s s e r t a t i o np r e s e n t st h et r a n s m i s s i o ns y s t e md e s i g ns c h e m ea n d r e s p e c t i v e l yd i s c u s s e st h em o d u l e s ，i n c l u d i n gt h ea d ，m e m o r y , l o g i c a lc o n t r o la n d p c ii n t e r f a c em o d u l e f o re v e r ym o d u l e ，t h ed i s s e r t a t i o nd i s c u s s e st h er e a s o nf o r s e l e c t i n gt h ec h i p s ，t h ew a y sa n dt h ep r o b l e m sf o ru s i n gt h ec h i p s t h ed i s s e r t a t i o n i n t r o d u c e s t h ep c ib u sa n dt h es p e c i a li n t e r f a c ec h i pp c i 9 0 5 4a n dr e s e a r c h e st h e d e s i g na n di m p l e m e n t a t i o no fp c id e v i c ed r i v e r k e yw o r d s ：m u l t i - c h a n n e l d a t ea c q u i s i t i o n h i g hs p e e ds y s t e m p c ib u s w d m 西安电子科技大学 独创性( 或创新性) 声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的 研究成果。尽我所知，除了文中特另j j j h 以标注和致谢中所罗列的内容以外，论 文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科 技大学或其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对 本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位 论文与资料若有不实之处，本人承担一切相关责任。 本人躲查霪 西安电子科技大学 独创性( 或创新性) 声明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研 究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保 证毕业离校后，发表论文或使用论文( 与学位论文相关) 工作成果时署名单位 仍然为西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅 论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它 复制手段保存论文。( 保密的论文在解密后遵守此规定) 本学位论文属于保密，在一年解密后适用本授权弗。 本人签名： 导师签名： 日期立印 第一章绪论 第一章绪论 1 1 研究背景及意义 随着信号处理技术越来越广泛的应用于社会各个领域，信号处理技术得到很 大的发展，信号的处理速度以及数据量有了很大的提高。基于计算机的数据采集 系统结合先进的数字信号处理技术也得到了广泛的应用。 随着技术以及需求的发展，i s a 总线已经不适合高速采集系统的要求。而基于 p c i 总线的设备已经成为微型计算机的标准设备，大多数的基于微型计算机的专用 设备也都是基于p c i 总线的。随着p c i 总线的普及和应用，基于p c i 总线的数据 采集系统有十分广泛的应用前景和良好的经济效益。p c i 总线设备的扩展是微型计 算机的重要方面。 p c i 总线推出以后，以其突出的性能备受计算机和通信业界的青睐，它取代以 往的总线，成为高档机及高性能工作站外部部件的基石。p c i 总线作为一种局部总 线，一边为处理器和存储器总线接口，另一边为外设扩展提供了高速通道。3 2 位 的p c i 总线时钟频率为3 3 m h z ，可以实现1 3 2 m b s 的数据传输速率，6 4 位的p c i 总线性能则加倍。它可以有效的解决数据的实时传输和存储，为信号的实时处理 提供了方便。 为此，我们根据课题的具体要求，利用计算机p c i 总线突出的数据传输性能， 研制了基于p c i 总线的高速数据采集系统。应用这套系统，实现五路高速信号同 步传入存储单元，数据经过p c i 总线传入电脑进行后续处理。 1 2 高速数据采集的特点和发展趋势 典型数据采集系统的构成是由a d + d s p + f p g a ( c p l d ) + d a 。其中a d 完成 把模拟信号转化为数字信号，d s p 用来对a d 采样后的数据进行处理，而f p g a 或c p l d 是用来对整个系统进行控制，而d a 是用来将输出的数字信号转化为模 拟信号从而驱动外部设备。当采样频率很高时，a d 采样后的数据量很大，d s p 来不及对采样后的数据进行处理，此时一般在a d 和d s p 之间使用f i f o 或者双 口r a m 来对采集后的数据进行缓存。如果数据量特别大，有时还要使用外加的 s d r a m 来对采集后的数据作以保存。同时，采集系统有时需要与外界进行数据交 换，所以需要设置一些对外接口，比如，采集卡有时需要与计算机进行数据交换， 就可以在采集卡上设计一些p c i 、i s a 、u s b 、串口或并行接口等。 采集卡需要时钟作为基准，所以应该具备时钟电路。当然，还必须提供采集 卡工作的必要电源，所以也应该具有电源电路。当系统的工作频率很高时，在低 频时信号完整性和电磁兼容性问题就会突出地表现出来。此时对p c b 的布局和布 基3 - p c i 总线的多通道高速数据采集系统的殴计与实现 线应相当严格，通过适当的布局和布线，可以将影响信号完整性的因素降到很低 的水平。 现在的a d 的采样频率可达g h z 的量级，有效位数可达1 0 位以上。对于采 样频率较低的a d ，其有效位数可达1 6 位以上。数字信号处理器d s p 的时钟频率 可达6 0 0 m h z 以上，每秒钟能够进行千万次以上的乘加运算。f p g a 的时钟频率也 可达到1 0 0 m h z 以上，内部逻辑门数可达5 0 0 万以上。s d r a m 的容量单片可达 6 4 m b ，并且可以多片级联，能够满足高速缓存的需要。d a 的位数可达1 8 位以 上，转换时间可以达到小于l 微妙。现在的一些总线，比如p c i 总线，传输速率 可达13 2 m b y t e s ；u s b 总线，传输速率可达4 8 0 m b i t s ，可以满足数据采集卡与其它 设备的高速数据传输。所有这些条件，都使数据采集向宽带、高速方向发展成为 现实。 随着技术的不断发展，信号处理板在软硬件的性能方面都有很大的提升空间。 在硬件方面，出现了p c ie x p r e s s 总线。它采用串行输入输出结构，时钟频率高达 2 5 g h z ，并且随着通道数的增加，带宽也随之增加，可以解决p c i 总线数据带宽 比较低的问题。在软件方面，随着微软推出新一代操作系统v i s t a ，也随之推出了 新一代的驱动模型w d f 。w d f 模型对d d k 做了很好的封装，驱动开发人员可以 用面向对象的方法丌发驱动程序，使得驱动丌发的难度有所降低，而且通用性有 所提高。 1 3 论文的内容及组织安排 本文讨论了基于p c i 总线的多通道高速采集系统的设计与实现。包括数据采 集卡的硬件设计、w d m 以及p c i 接口总线等。具体各个章节安排如下： 第一章简要介绍论文的研究背景以及基本框架结构。 第二章p c i 总线概述与p c i 总线的接口芯片p c i 9 0 5 4 。 第三章w i n d o w s 2 0 0 0 x p 环境中w d m 驱动程序框架、工作原理以及主要例 程等。 第四章整体介绍了数据采集卡的硬件设计结构，简要说明各个模块的功能。 第二章p c i 总线及p c i 9 0 5 4 简介 第二章p ci 总线及p c i9 0 5 4 简介 p c i ( p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) ，即外部设备互联总线。i n t e l 公司为了 统一市场上针对不同处理器的总线接口协议，于1 9 9 1 年下半年首先提出，并得到 i b m 、c o m p a q 、a s t 、h p 等1 0 0 多家大型计算机公司的支持，于1 9 9 3 年正式推 出了p c i 局部总线标准即p c i 总线。p c i 总线提出之初就主张解决不同处理器平台 间不能协同工作的问题，使得p c i 总线必须与处理器平台无关。 2 1p c i 总线 p c i 总线是一种即插即用的总线标准，支持全面的自动配置，最大允许6 4 位 并行数据传送，采用地址数据总线复用方式，最高总线时钟可达6 6 m h z ，支持多 总线结构和线性突发( b u r s t ) 传输，最高峰值传输速度可达5 2 8 m b s 。p c i 总线通过 桥接技术保持与传统总线，如i s a 、e i s a 、v e s a 以及m c a 等标准的兼容性，使 高性能的p c i 总线与过去大量使用的传统总线技术特别是i s a 总线共存。p c i 总 线的提出极大地扩展了p c 机的数据传输能力，使p c 机对高速外设，如图形显示 器、硬盘等的支持能力极大提高，它是目f j i 各种总线标准中定义较完善、性价比 较高的一种总线标准，不仅在p c 机中得到广泛应用和普及，目前在小型工作站等 高档计算机中也得到推广。 p c i 局部总线是一种高性能的局部总线【l 】，有严格的规范保证其可靠性和兼容 性。它的数据宽度为3 2 位，也可升级至6 4 位，总线频率为3 3 m h z ，传输速率达 1 3 2 m b s ，升级后可达2 6 4 m b s ，具有很强的数据处理能力。而且p c i 还支持一种 名为线性突发的数据传送模式，可确保总线不断满载数据，减少无谓的寻址操作。 p c i 总线还支持并发工作，使c p u 与p c i 总线上的外设同步工作，提高了数据吞 吐量。此外，p c i 总线支持即插即用，能实现p c i 扩展卡的自动配置，支持p c i 总线扩展板和部件。安装扩展卡时，无需人为调整跨接线、d i p 开关或系统中断。 p c i 部件内置有配置暂存器，系统启动时会利用常驻软件设定配置，自动界定与 c p u 沟通的地址及中断设定值。每当添置新的外围设备卡时，配置软件会选用空 置的中断，以确保各扩展卡的中断不会相互冲突。 2 1 1p c i 总线系统结构 p c i 总线采用高度综合优化的总线结构，保证系统各部件之间的可靠运行，目 前广泛应用于各种计算机系统中。p c i 总线与众不同的特点在于，总线子系统和 c p u 子系统是完全分开的。个特殊的控制器，即p c i 桥负责大多数的传输。 从图2 1 可以看出p c i 总线是整个计算机体系结构的中心【2 1 ，北桥，又叫做主 4 基丁p c i 总线的多通道高速数据采集系统的设计与实现 p c i 桥( 主机p c i 桥) 连接c p u 和p c i 总线，南桥( p c i i s a 桥) 连接i s a 设备和 p c i 总纠2 】【3 】，p c i 设备插到p c i 插槽上。主机通过北桥访问p c i 总线，i s a 设备 通过南桥访问p c i 总线，p c i 板卡通过p c i 桥接器访问p c i 总线。包括c p u 在内 的其它局部处理器都可以通过总线仲裁机制成为p c i 总线主设备，然后通过p c i 总线存取系统中其它板卡的资源。各个处理器在p c i 总线中的地位是平等的，只 不过c p u 常常成为p c i 总线主设备。 a p i c 总线 图2 1p c i 系统结构 p c i 总线是一个地址数据、命令字节选择信号复用的总线。它采用主从信号 双向握手的方式来控制数据的传输，其接口电路设计和传统总线接口电路设计有 较大的差别，所以必须严格遵守p c i 总线规范所规定的技术规范。 2 1 2p c i 总线的主要性能 p c i 总线是先进的高性能3 2 6 4 位局部总线，可同时支持多组外围设备，不受 第一二章p c i 总线及p c i 9 0 5 4 简介 制于处理器，为中央处理器及高速外围设备提供一座桥梁，提高数据吞吐量。归 纳起来，p c i 局部总线具有如下特剧1 】【3 】： 1 高性能 p c i 总线宽度为3 2 位，必要时可以升级到6 4 位。支持突发方式，提高了传输 速度，低随机访问延迟( 对从总线上的主控寄存器到从寄存器的写访问延迟6 0 n s ) ， 总线的同步工作频率可达6 6 m h z ，具有隐含的中央仲裁器。 2 低成本 p c i 桥芯片将大量系统功能高度集中，节省了逻辑电路，耗用较小线路板空间， 成本降低。p c i 部件采用地址数据复用，从而使p c i 部件用以连接其他部件的引 脚减至5 0 个以下。 3 使用方便 对p c i 扩展卡及元件，能够自动配置，实现了设备的即插即用。 4 寿命长 p c i 处理器独立、不依赖任何c p u ，支持多种处理器及将来待开发的更高性 能处理器，并且5 v 和3 3 v 信号坏境己规范化，工业上已完成从5 v 到3 3 v 平滑 过渡。 5 兼容性强 由于p c i 的设计是要辅助现有的扩展总线标准，因此它与i s a 、e i s a 以及 m c a 总线完全兼容。虽然现有电脑系统的插槽数目有限，但p c i 局部总线可以提 供“共用插槽”，以便接插一个p c i 、i s a 、e i s a 以及m c a 插头。这种兼容能力 方便用户选用新的外围设备。 6 数据完整 p c i 提供的数据和地址奇偶校验功能，保证了数据的完整性和准确性。 7 软件兼容 p c i 部件和驱动程序可以在不同的平台上运行。 8 灵活 多主控器允许任何p c i 主设备和从设备之间进行点对点访问；共享槽口即可 以插标准的i s a 、e i s a 、m c a 板，也可以插p c i 扩展板。 2 1 3p c i 总线引脚 p c i 总线的管脚按功能可以分为以下几类【2 】： 系统信号 c l k # ：p c i 时钟，上升沿有效；r s t # ：复位信号，上升沿有效。 传输控制信号 6 基tp c i 总线的多通道高速数据采集系统的设计与实现 f r a m e # ：帧周期信号，由当前主设备驱动，指明交易的起始和交易的持续 时f n j ；i r d y # ：主设备准备好信号，由主设备驱动，表示主设备已经准备好；t r d y # ： 目标设备准备好信号，由目标设备驱动，表示其就绪，t r d y # 与i r d y # 应配合使 用，两者同时有效才能进行数据传输；s t o p # ：停止数据传输信号，由目标设备驱 动，表示其要停止数据传输；i d s e l ：初始化设备选择信号，用于初始化配置读写 时的片选；d e v s e l # ：设备选择信号，由目标设备驱动，当该信号有效时，驱动 它的信号已经成为当前访问的目标设备。地址与数据线a d 3 1 ：o ，地址数据分时 复用信号线，当作地址用时加载起始地址，这个地址在存储器或配置交易中为双 字，在i o 读或写交易中是一个字节地址，用作数据线时，在写交易时由主设备驱 动，在读交易时由从设备驱动。c b e # 3 ：0 1 ，命令字节使能信号，用于数据段的 字节使能和地址段的命令控制；p a r ，奇偶校验信号，分别在地址段和数据段中用 作奇偶校验。 仲裁信号 r e q # ：设备通过使r e q # 有效来申请p c i 总线使用权；g n t # ：仲裁机构使 g n t # 有效以允许设备获得总线使用权。r e q # 和g n t # 配合使用以使得设备获得 p c i 总线的使用权，成为p c i 总线主设备。 错误报告信号 p e r r # ：数据奇偶校验错误报告信号，由数据的接收端驱动，同时设置其状 态寄存器的奇偶校验位，一个交易的主设备负责给软件报告奇偶校验错误，为此 在写数据期它必须检测p e r r # 信号；s e r r # ：系统错误报告信号，它的作用是报 告地址奇偶错误，特殊周期命令的错误，s e r r # 是一个漏极开路信号，它通常会 引起一个n m i 中断，p o w e rp c 中断会引起机器核查中断。 中断信号 i n t a # 、i n t b # 、i n t c # 和i n t d # ：用于设备请求中断，单功能设备只能使用 i n t a # 作为中断源，多功能设备可以使用多个中断源。 边界扫描信号 t c k ：测试时钟信号：t d i ：测试数据输入信号；t d o ：测试数据输出信号； t m s ：测试模式选择信号；t r s t # ：参数复位信号。这些信号共同作用以允许对 设备进行边界扫描测试。不支持边界扫描的扩展板，应将其t d i 引脚硬连线到自 身的t d o 引脚，以保证边界扫描链的完整性。 附加信号 p r s n t 2 ：1 # ：表示p c i 插槽上是否存在一个插件板；c l k r u n ：时钟运行 信号，用于停止或者减慢c l k 。 第一二章p c i 总线及p c i 9 0 5 4 简介 2 1 4p c i 总线的传输协议 p c i 总线上所有的数据传输基本上都是由以下三条信号线控制的： 1 f r a m e # ：由主设备驱动，指明一个数据传输的起始和结束。 2 i r d y # ：由主设备驱动，允许插入等待周期。 3 t r d y # ：由从设备驱动，允许插入等待周期。 当数据有效时，数据资源需要无条件设置x r d y # 信号( 写操作为i r d y ，读操 作为t r d y # ) ，接收方可以在适当的时间发出它的x r d y # 信号。f r a m e # 信号有 效后的第一个时钟前沿是地址期的开始，此时传送地址信息和总线命令。下一个 时钟前沿开始一个或多个数据期，每逢i r d y # 矛ht r d y # 同时有效时，所对应的时 钟前沿就使数据在主、从设备之间传送，在此期间，可由主设备或从设备分别利 用i r d y # 和t r d y # 的无效而插入等待周期。一旦主设备设置了i r d y # 信号，将不 能改变i r d y # 和f r a m e # ，直到当前的数据期完成为止。而一个从设备一旦设置 了t r d y # 信号或s t o p # ，就不能改变d e v s e l # 、t r d y # 或s t o p # ，直到当前的 数据期完成。也就是说，不管是主设备还是从设备，只要承诺了的数据传输，就 必须进行到底。当到最后一次数据传输时主设备应撤销f r a m e # 信号，而建立 i r d y # 信号，表明主设备己做好了最后一次数据传输的准备，待到从设备发出 t r d y # 信号后，就说明最后一次数据传输已完成，f r a m e j f j 和i r d y # 信号均撤销， 接口回到了空闲状态。 总之，p c i 总线的传输一般遵循如下管理规则： f r a m e # 和i r d y # 定义了总线的忙闲状态。当其中一个有效时，总线是 忙的；两个都无效时，总线处于空闲状态。 一旦f r a m e # 信号被置为无效，在同一传输期间不能重新设置。 除非设置i r i d y # 信号，一般情况下不能设置f r a m e # 信号无效。 一旦主设备设置了i r d y # 信号，直到当前数据期结束为止，主设备不能 改变i r d y # 信号和f r a m e # 信号的状态。 p c i 总线定义了三个物理地址空间：内存地址空间、i o 地址空间和配置地址 空间【2 】。前两个是通常都有的，第三个用以支持p c i 的硬件配置。 在p c i 总线上的所有传输操作中f r a m e # 、i r d y # 、t r d y # 和s t o p # 这几个 信号一般都遵循下列原则： 当s t o p # 信号有效时，f r a m e # 应在其后的2 3 个时钟周期内尽快撤消， 但在撤消时应置i r d y # 为有效，而目标设备应无条件地保持s t o p # 的有 效状态直到f r a m e # 撤消为止，但是，一旦f r a m e # 撤消紧跟着s t o p # 也必须撤消。 任何时钟前沿，若s t o p # 和t r d y # 同时有效就表示是传输的最终周期， 基y - p c i 总线的多通道高速数据采集系统的设计与实现 i r d y # 要在下一个时钟的前沿之前撤消，也就是表示传输的结束。 对于被目标终止的对话，主设备若要继续完成它就必须用下一个未传输数 据的地址来重试访问。 一旦从设备发出了t r d y # 或s t o p # ，它就不能改变d e v s e l # 、t r d y # 和s t o p # 信号直到当前的数据完成。 2 1 5p c i 总线配置寄存器 p c i 总线的一个重要特点是p c i 设备在存储器空间和i 0 空间之外还有一个配 置空间，对p c i 设备的信息进行配置。正是有了p c i 配置空间，p c i 总线才可以支持 即插即用。p c i 配置空间是一段长度为2 5 6 字节的连续空间，其中f i i f 6 4 个字节为头 标区，其余1 9 2 字节为设备相关区【2 】【4 1 。每个设备都应该支持头标区的寄存器，该 区的每一个字段用来唯一的标识一个设备，并使设备能以一般方法被控制。在6 4 字节的头标区中，自i i l 6 字节的定义是明确的，后4 8 字节因设备而异。表2 1 为6 4 字 节的头标区。 表2 1p c i f l ? , 置头标寄存器 d i dv i d0 0 h 状态命令 0 4 h 分类代码版本 0 8 h 内含白测试头标类型延时计数c a c h e 人小o c h 1 0 h 1 4 h 1 8 h 基地址寄存器 1 c h 2 0 h 2 4 h c a r d b u sc i s 指针2 8 h 子系统i d供应商i d2 c h 扩展r o m 基地址3 0 h 保留能力指针3 4 h 保留 3 8 h m a x l 峨m i n g n t 中断引脚中断线3 c h 制造商标识寄存器( v i d ) ：该寄存器存放制造商标识号。每一个制造商标识号 都是唯一的，由p c i s i g 指定。在系统上电复位时，复位信号( r s t j f ) 结束后， 该寄存器的内容可预先设置，也可以由外加的e e p r o m 装入。 第矗二章p c i 总线及p c i 9 0 5 4 简介 9 设备标识寄存器( d i d ) ：该寄存器存放制造商指定的设备标识号。也可以由外 加的e e p r o m 装入。 以上两个寄存器v i d ，d i d 在系统初次启动时十分有用。一般情况下，p c i 设备第一次启动时，应用软件需要确定该特定设备的存在。 p c i 命令寄存器( p c i c m d ) ：位于配置空间0 4 h 偏移地址处的命令寄存器是一 个反映p c i 设备产生( 作为主设备) 和响应( 作为从设备) p c i 周期的能力，该寄 存器用来存放p c i 命令。p c i 命令寄存器是一个自读字寄存器，其中规定了诸 如s e r r # 错使能、p e r r # 错使能，存储器访问使能和i o 访问使能等。我们在 使用时最为关注主要是位1 ( 存储器访问使能) 和位0 ( i o ) 访问使能。该位 为1 ，表示允许，为0 表示禁止。这两位一般不必由用户自己设置，p c i 系统 启动时，p c ib i o s 将根据用户对基址寄存器设置情况来自动设置。一般在软 件中可读出p c i 命令寄存器的值，以此来检测p c i 设备是否已经可用。 设备状态( s t a t u s ) ：位于配置空间偏移地址0 6 h 处的状态寄存器用来记录p c i 总线有关事件的状念，也表达对某些p c i 总线操作的支持能力。 设备类别码寄存器( c l c d ) ：该寄存器分为3 个字节段，高字节( 0 b h ) 是基本分 类码( b a s ec l a s sc o d e ) ，粗略地对设备的功能进行分类；中字节( 0 a h ) 是一个子 分类码( s u b c l a s sc o d e ) ，标识更具体的功能；低字节( 0 9 h ) 标识所用的、寄存器 一级的编程接口。 基地址寄存器( b a r 0 b a r 5 ) ：基地址寄存器主要有两种作用，一个作用是存放 存储空问或i o 空间基址，另一个作用是存放定义空间的长度。基址寄存器根 据存放于其中的数据来判断数据类型，如果数据的最高位为b i t 3 1 = 1 ，该数据 是定义空间长度；反之，保存的是基地址。在p c i 所有的基地址寄存器中，b i t 0 是只读的，用于区分该寄存器存放的是存储器基地址还是i o 基地址，为o 表 示存储器基地址，为l 表示i o 基地址。 最长等待时间及最短获准时间( m a x l a tm i n g n t ) ：这2 个只读寄存器用来规定 设备所希望的延迟计数器的设置。对于这两个寄存器，这个值以1 4 m s 为单位 规定出一段时间。若为0 ，说明设备对延迟计时器的设置无大的要求。m i n g n t 用来规定在3 3 m h z 条件下，设备所需突发期间有多长。m a x l a t 用来规定该 设备需要获得总线操作权有多频繁。 中断线寄存器( i n t l n ) ：该寄存器为8 位，由系统中所有中断源共同使用。该 寄存器的值说明p c i 设备的中断引脚连接到系统的哪一个中断上。该寄存器的 值可以在系统上电期间从e e p r o m 装入，也可在系统启动后从p c i 总线写入。 中断引脚寄存器( i n t p i n ) ：该寄存器说明设备使用p c i 总线上的哪一个中断引 脚，1 对应i n t a ，2 对应i n t b # ，3 对应i n t c # ，4 对应i n t d # 。加电默认 值为l ，对应i n t a # 弓l 脚。当系统不使用中断时，必须将该寄存器置为全0 。 l o 基y - p c i 总线的多通道高速数据采集系统的设计与实现 2 2p c i 接口芯片_ p c i 9 0 5 4 目前，a m c c 公司的$ 5 9 2 0 ，p l x 公司的p c i 9 0 5 2 ，p c i 9 0 5 0 等芯片已经在市 场上得到了广泛的应用，它们的优越性体现在实现了p c i 目标设备的功能，并提 供了与i s a 信号兼容或时序相似的本地总线信号，是从i s a 总线到p c i 总线的过 渡的很好的选择，但是它们都有一个很大的缺陷就是不支持p c i 2 2 协议，所以不 选择这些芯片。而p c i 9 0 5 4 支持p c i 2 2 协议。同时p c i 9 0 5 4 也是目前业界设计适 配器选用的主流芯片，p c i 9 0 5 4 以其强大的功能和简单的用户接口，为p c i 总线的 开发提供了一种简洁的方法。设计者只需设计本地总线接口电路，即可实现与p c i 总线的高速数据传输。而且由于其与p c i 9 0 5 6 的兼容性较好，将来可以很容易进 行性能升级。3 3 v 的低电压工作坏境是主流的选择，由于p c i 9 0 5 4 可工作于3 3 v 电压环境，因此优先考虑选用p c i 9 0 5 4 5 】【6 】。 p c i 9 0 5 4 是美国p l x 公司生产的一3 2 位3 3 m h z 的通用p c i 总线控制器专用 芯片，其符合p c i 本地规范2 2 版，突发传输速率可达到1 3 2 m b s ，本地总线支持 复用非复用的3 2 位地址数据，采用了1 7 6 p i ne q p p 和2 2 5 p i np b g a 两种封装形 式，并且采用了p l x 行业领先的数据通道结构( d a t ap i p ea r c h i t e c t u r e ) 技术，包括 d m a 、可编程主从数据传输模式以及p c i 消息功能方式等传输方式。p c i 9 0 5 4 提 供了p c i 总线、e e p r o m 、l o c a l 总线三个接口，p c i 9 0 5 4 作为一种桥接芯片，在 p c i 总线和l o c a l 总线之间传递信息，既可以作为两个总线的主控设备去控制总线， 也可以作为两个总线的目标设备去响应总线【5 】。 2 2 1p c i 9 0 5 4 重要特性 符合p c iv 2 2 规范，是一种新型的3 2 位3 3 m h z 总线主控接口控制器。 支持v p d ( v i t a lp r o d u e td a t a ) 的p c i 扩展。 支持热插拔和c o m p a c tp c i 热交换。 支持p c i 双地址周期，地址空间高达4 g b 。 提供了两个独立的可编程d m a 控制器，每个通道均支持块和s c a t t e r g a t h e r 的d m a 方式。 在p c i 启动模式，p c i 9 0 5 4 可插入类型1 和类型2 的配置周期。 在p c i 和l o c a lb u s 的数据传送速率高达1 3 2 m b s 。 支持本地总线( l o c a lb u s ) 自接接口m o t o r o l a m p c 8 5 0 或m p c 8 6 0 系列， i n t e l l 9 6 0 系列，i b m p p c 4 0 1 系列及其它类似总线协议设备。 本地总线速率高达5 0 m h z ：支持复用- = 1 1 ；复用的3 2 位地址数据；本地总线可 为三种模式：m 模式、c 模式和j 模式，可利用模式选择引脚加以选择。 第一二章p c i 总线及p c i 9 0 5 4 简介 本地总线时钟由外部提供，该时钟可和p c i 时钟异步。 具有8 个3 2 位m a i l b o x 寄存器和2 个3 2 位d o o r b e l l 寄存器。 内部有6 种可编程的f i f o ，以实现零等待突发传输及本地总线和p c i 总线之 间的异步操作。 具有可选的串行e e p r o m 接口。提供了一个串行e e p r o m 配置接口，容量 2 k 字节。在配置存储器中存放了厂家标识、设备标识以及本地总线的基地址 空间、i o 空间、中断控制信号等信息。 兼容3 3 v 和5 v 电源。 支持三个p c i t o l o c a l 地址空间：空间0 、空间l 和扩展r o m 空间，这些地 址空间允许p c i 总线主设备以一定的等待周期、数据宽度、突发模式等访问本 地存储空间。 2 2 2p c i 9 0 5 4 本地总线工作模式 p c i 9 0 5 4 本地总线可以上作在m 、c 、j 三种模式。m 模式是专为m o t o r o l a 公 司的m c u 设计的工作模式。这种模式专门为m o t o r o l a 公司的m p c 8 5 0 和m p c 8 6 0 提供自接的非复用的接口。j 模式是一种没有l o c a l m a s t e r 的工作模式，它的 特点是地址数据线没有分丌，严格仿效p c i 总线的时序。只是为了时序的控制， 增加了很多的控制信号，这样为设计者了解p c i 协议和更好地控制p c i 通信提供 了良好的环境。c 模式是一种类似于单片机的工作方式。在这种模式下，p c i 9 0 5 4 芯片通过片内逻辑控制，将p c i 的地址线和数据线分开，很方便地为本地工作时 序提供各种工作方式，一般较为广泛的应用于系统设计之中。对于这种工作方式， 设计者只要严格把握时序的控制，把l o c a l 端和p c i 端的各种时序控制线的时序 过程严格控制，就可以很好地应用p c i 9 0 5 4 芯片。本论文选用p c i 9 0 5 4 的c 模式 工作方式。p c i 9 0 5 4 的工作方式可以利用模式选择引脚加以选掣5 1 。 2 2 3p c i 9 0 5 4 数据传输模式 p c i 9 0 5 4 支持三种数据传输模式：p c i 主模式、p c i 从模式、d m a 。可以通过 选择内部寄存器来选择传输模式【5 1 。 1 p c i 主模式操作 本地c p u 访问p c i 存储和i o 。p c i 9 0 5 4 支持由本地的处理器和智能处理器来 访问p c i 总线，主模式必须有p c i 总线命令寄存器来使能。由如下寄存器来定义 本地p c i 访问：p c i 主模式存储器和i o 范围寄存器( d m r r ) ；p c i 基址寄存器 ( d m p b a m ) ；p c i 主模式配置寄存器( d m c f g a ) ：p c i 命令编码寄存器( c n t r l ) 、 d m l b a m 、d m l b a i 等。主模式操作包括：p c i 主设备存储器和i 0 译码、p c i 1 2 基y - p c i 总线的多通道高速数据采集系统的设计与实现 双地址周期访问、p c i 主设备存储器和i o 访问、p c i 主设备存储器写并无效操作。 2 p c i 从模式操作 从模式操作即p c i 总线上的主设备访问本地总线。p c i 9 0 5 4 支持通过1 6 位长 字p c i 从模式f i f o 和3 2 位长字p c i 从模式写f i f o 从p c i 总线到本地总线执行 突发存储器映射传输访问和i o 映射单个传输访问。p c i 基址寄存器用来设定适配 器上p c i 存储器和i o 空间的定位。另外本地映射寄存器允许从p c i 地址空间到 本地空间的地址变换。这三个空间是：0 空间、1 空间和扩展r o m 空问。扩展r o m 用来支持为主机自动加载的r o m 。 3 d m a 传输 p c i 9 0 5 4 支持两个独立的d m a 通道，能从本地p c i 总线和从p c i 本地总线双 向传输【5 】【16 1 。每个通道有一d m a 控制器和一专门的双向f i f o 。每个通道都支持 块( b l o c k ) 传输、s c a t t e r g a t h e r 传输，通道0 还支持d e m a n dd m a 传输方式。另外 两个d m a 通道都能编程工作在下列方式： 工作于8 b i t 、1 6 b i t 、3 2 b i t 本地总线带宽。 本地总线应用0 一1 5 个等待周期。 使能禁止本地总线突发能力。 限制本地总线突发至4 。 保持本地地址和递增。 执行存储器写并无效或正常p c i 存储器操作。 当d m a 传输结束时产生p c i 中断或本地中断。 本地总线延迟定时器决定放弃本地总线之前p c i 9 0 5 4 可以突发传输的本地时 钟数。本地暂停定时器决定多长时问d m a 通道重新申请占用本地总线。在 b l o c k d m a 传输中，主机处理器或者是本地处理器设定本地p c i 端的起始地址、 传输字节和传输方向。主机或本地处理器然后设定d m a 起始位并发动一次传输。 p c i 9 0 5 4 设定相应的通道传输结束寄存器并向本地或主机处理器发出中断信号。 d m a 寄存器可以从p c i 或本地总线两端进行访问。在d m a 传输中p c i 9 0 5 4 是p c i 和本地总线上的主设备。当同时访问时，p c i 主模式和p c i 从模式比d m a 方式的 优先级更高。 2 2 3 1d m a 数据传输 本次设备采用总线主控工作方式，设备本身带有d m a 控制器，硬件设备的 d m a 传输如下步骤进行： 1写用户内存起始地址到d m a 地址寄存器。 2写所要传输的数据长度到d m a 计数寄存器。 3 初始化d m a 控制寄存器。 第二章p c i 总线及p c i 9 0 5 4 简介 4d m a 请求，当f i f o 准备好数据时，d m a 开始进行数据传输。 5d m a 响应，当设备获得总线控制权的时候，通知d m a 可以丌始传输。 6d m a 传送，开始传输数据，每次d m a 传送后，地址指针加4 。 7 传输结束，计数寄存器为0 ，硬件产生中断。 在设备驱动程序中，d m a 通常有两种方式来实现，分别为基于包的d m a 方 式和基于公共缓冲区的d m a 方式。在包驱动的d m a 实现中，