（计算机应用技术专业论文）lx1164总线控制器的研究与设计.pdf

华北电力大学坝j 一学位论立 内容摘要 本课题的任务是为l x 。1 1 6 4c p u 设计相应的总线控制器，对于c p u 方向设h 支持多处理器并行运算的前端总线：对于外设方向将支持s a m s u n gd d r 内存芯片。 在本设计中采用了w i s h b o n e 总线，并对w i s h b o n e 总线的事物进行了合理的改 造，使其在不破坏w i s h b o n e 总线兼容性的情况下，支持m o e s i 监听协议，很好的 解决了多处理器并行运算的问题。同时本设计中为s a m s u n g d d rs d r a m 内存芯j j 设计了相应的访问控制器，可以很好的完成了存储、充电、刷新等任务，并目可以 同过w i s h b o n e 总线同c p u 进行通信。 在总线控制器的实现上，采用a s i c 伞定制电路设计方法，使用先进的e d a 砹 计工具进行逻辑设计与仿真。本设计采用s m i c 公司的0 1 8 微米工艺标准单元库， 经仿真测试在4 0 0 m h z 主频下达到设计要求。 关键词：总线w i s h b o n em o e s id d r 内存 a b s t r a c t t h et a s ki st od e v e l o pah i g h - s p e e db u sc o n t r o l l e ro fl x - 116 4p r o c e s s o rw h i c hs u p p o t l t m u l t i ：p r o c e s s o rb u sp r o t o c o la n di n c l u d ed d rs d r a mc o n t r o l l e rt h a tc a nb er u nw i t h s a m s u n gd d r s d r a m c h i p t oa c c o m p l i s ht h ea s s i g n m e n tw eu s ew i s l a b o n eb u sp r o t o c o l ，a n df o rm u l t i p r o c e s s o r w em o d i f yt h eb u sc y c l et os u p p o r tm o e s is n o o p yp r o t o c 0 1 w ea l s od e s i g nt h ed d r s d r a mc o n t r o l l e rw h i c hi se m b e d d e di nb u sc o n t r o l l e r t h i sb u sc o n t r o l l e rh a v ea b i l i t yt o a c c e s ss a m s u n gd d rs d r a mc h i p ，p r e c h a r g ea n dr e f r e s h o nt h eh a r d w a r ei m p l e m e n t a t i o n ，w eu s ea s i cd e s i g nm e t h o da n du s ea d v a n c e de d a t o o l st o d e s i g nl o g i ca n ds i m u l a t o r t h e s c h e m eu s eo 1 8 u si e c h n i q u ec e l lo fs m i ( 1 c o r p o r a t i o n ，i tm a k et h eg o a lo nt h ef r e q u e n c yo f4 0 0 m h z k e yw o r d s ：b u s w i s h b o n em o e s id d rm e m o r y r e n j i e ( c o m p u t e ra p p l i c a t i o nt e c h n o l o g y ) d i r e c t e db yp r o f q u ，j u n h u a 华北电力大学坝j 一学位论立 内容摘要 本课题的任务是为l x 。1 1 6 4c p u 设计相应的总线控制器，对于c p u 方向设h 支持多处理器并行运算的前端总线：对于外设方向将支持s a m s u n gd d r 内存芯片。 在本设计中采用了w i s h b o n e 总线，并对w i s h b o n e 总线的事物进行了合理的改 造，使其在不破坏w i s h b o n e 总线兼容性的情况下，支持m o e s i 监听协议，很好的 解决了多处理器并行运算的问题。同时本设计中为s a m s u n g d d rs d r a m 内存芯j j 设计了相应的访问控制器，可以很好的完成了存储、充电、刷新等任务，并目可以 同过w i s h b o n e 总线同c p u 进行通信。 在总线控制器的实现上，采用a s i c 伞定制电路设计方法，使用先进的e d a 砹 计工具进行逻辑设计与仿真。本设计采用s m i c 公司的0 1 8 微米工艺标准单元库， 经仿真测试在4 0 0 m h z 主频下达到设计要求。 关键词：总线w i s h b o n em o e s id d r 内存 a b s t r a c t t h et a s ki st od e v e l o pah i g h - s p e e db u sc o n t r o l l e ro fl x - 116 4p r o c e s s o rw h i c hs u p p o t l t m u l t i ：p r o c e s s o rb u sp r o t o c o la n di n c l u d ed d rs d r a mc o n t r o l l e rt h a tc a nb er u nw i t h s a m s u n gd d r s d r a m c h i p t oa c c o m p l i s ht h ea s s i g n m e n tw eu s ew i s l a b o n eb u sp r o t o c o l ，a n df o rm u l t i p r o c e s s o r w em o d i f yt h eb u sc y c l et os u p p o r tm o e s is n o o p yp r o t o c 0 1 w ea l s od e s i g nt h ed d r s d r a mc o n t r o l l e rw h i c hi se m b e d d e di nb u sc o n t r o l l e r t h i sb u sc o n t r o l l e rh a v ea b i l i t yt o a c c e s ss a m s u n gd d rs d r a mc h i p ，p r e c h a r g ea n dr e f r e s h o nt h eh a r d w a r ei m p l e m e n t a t i o n ，w eu s ea s i cd e s i g nm e t h o da n du s ea d v a n c e de d a t o o l st o d e s i g nl o g i ca n ds i m u l a t o r t h e s c h e m eu s eo 1 8 u si e c h n i q u ec e l lo fs m i ( 1 c o r p o r a t i o n ，i tm a k et h eg o a lo nt h ef r e q u e n c yo f4 0 0 m h z k e yw o r d s ：b u s w i s h b o n em o e s id d rm e m o r y r e n j i e ( c o m p u t e ra p p l i c a t i o nt e c h n o l o g y ) d i r e c t e db yp r o f q u ，j u n h u a 声明 y8 6 8 1 0 2 本人郑重声明：此处所提交的硕士学位论文l x 1 1 6 4 总线控制器的研究 与设计，是本人在华北电力大学攻读硕士学位期间，在导师指导下进行的研究 工作和取得的研究成果。据本人所知，除了文中特别加以标泣和致谢之处外，论 文中小包含其他人己经发表或撰写过的研究成果，也不包含为获得华北电j 人学 或其他教育机构的学位或证书而使用过的材料。与我同上作的h 志对本研究f i i 做的任何贡献均已在论文中作了明确的说明并表示了谢意。 学位论文作者签名键日势j ：加多3 ，口 关于学位论文使用授权的说明 本人完全了解华北电力大学有关保留、使用学位论文的龇定，即：学校仃 权保管、计向有关部门送交学位论文的原件与复印件：学校可以采用影印、缩 印或其它复制手段复制并保存学位论文：学校口允许学位论文被查阅或借阅； 学校可以学术交流为目的，复制赠送和交换学位论文；同意学校可以用不同力 式在不同媒体上发表、传播学位论文的个部或部分内容。 ( 涉密的学位论文在解密后遵守此规定) 作省签名 日期 丝丝 趔! ! ：f 。 铷签名：遍堂擘 日 期：五五：! ? 华北电力人学顺七学位论文 第一章绪论 1 1 选题背景 c p u ( c e n t r a lp r o c e s s i n gu n i t ) ，中文全称中央处理器，是计算机系统中最重要 的一部分，它是整个计算机系统的控制中心。从1 9 7 1 年i n t e l 发布了全世界第一款 微处理器芯片4 0 0 4 以来，它便以惊人的速度向前发展。在本论文截稿前为止，i n t e l 最高主频的c p u 已经达到了3 6 0 h z ，而i n t e l 的目标是在今后几年内主频达到 1 0 g h z 。c p u 的性能如此高速增长，受益于集成电路技术和计算机体系结构的发展。 1 9 6 4 年，美国仙童( f a i r c h i l d ) 公司的高登摩尔断言： “每十八个月集成电路的性 能和晶体管的数量将提高一倍，而价格将下降一半”，这就是著名的摩尔定律。c p u 的近三十年的发展史证明：i n t e l 和a m d 在其产品不断推陈出新的过程中直向世 人完美地诠释着定律的魅力。进入8 0 年代以后，计算机体系结构产生了次重人 变革，在计算机体系结构技术发展的促进下，集成电路技术为计算机设计提供的披 术空问得到了充分的发挥，计算机系统性能的增长达到每年5 0 以上，其中包括器 件技术在内的计算机制造技术提供其中约8 ，其余约4 2 的部分主要依靠计算机 体系结构发展的支持。 国外的c p u 产业f 在迅猛发展，而我国的c p u 产业却处于刚刚起步，微处州 器几乎全部从国外进口。同时，我国市场需求的集成电路，作为电子整机设备的心 脏，信息产业的核心技术，8 0 依靠进口，2 0 0 0 年国产芯片产量仅占世界总产量的 0 6 ，这意味着我国电子产品( 包括计算机、家电、手机等在内) 的制造从根本j 还处于国外的控制之下( 核心技术受制于人) ，而我们仅仅是从事整机装配。没有 自己的芯片，没有自己的核心技术，我国的信息产业就会受制于人，信息安全就无 法保障。众所周知，如果我们的军事武器、重要工业、政府机关等等重要组织的l 电 脑里用的是国外的c p u ，那是很危险的事情。现在美国出口到国外的操作系统年 c p u 的安全级别是偏低的，这是因为受他们的国防部控制的缘故，可见小小的一出” 直接关系到国家的经济、政治、社会安全，也关系到国家综合竞争力的提高。这并 非危言耸听，海湾战争以前，美国曾出口一台带有病毒芯片的网络打印机给伊拉克， 结果在海湾战争期间使伊拉克指挥系统一片混乱。此外，国外公司的芯片在出r 之 前，都会把一个特殊的口令交给该国国防部，一旦两国交战，一个口令就可摧毁敌 方指挥系统，直接危害到了国家安全。由上述可知，研制、发展具有我国自丰知谚i 产权的处理器具有非常重要的意义。 在计算机蓬勃发展的今天，总线依然是c p u 与外设通信的瓶颈。因此研究和 设计高性能的总线接1 2 1 部件具有深远的意义和广泛的前景。总线是将信息以一个或 多个源部件传送到一个或多个目的部件的一组传输线。通俗的说，就是多个部件m 第1 页 华北电力大学倾仁学位论文 的公共连线，用于在各个部件之间传输信息。人们常常以m h z 表示的速度来描述 总线频率。总线的种类很多，前端总线的英文名字是f r o n ts i d eb u s ，通常用f s b 表示，是将c p u 连接到总线控制器。计算机的前端总线频率是由c p u 和总线控制 器共同决定的。 1 2 课题研究的主要内容 本课题是为l x l l 6 4 微处理器设计相应的总线控制器，f 面介绍一下总线控制 器的概念。总线控制器又叫北桥( n o r t hb r i d g e ) 是计算机总线系统中起主导作用 的最重要的芯片，也称为主桥( h o s tb r i d g e ) 如图1 1 所示。总线控制器负责与c p u 的联系并控制内存、a g p 、p c i 数据等在控制器内部传输，提供对c p u 的类型和 主频、系统的前端总线频率、内存的类型( s d r a m ，d d rs d r a m 以及r d r a m 等等) 和最大容量、i s a p c i a g p 插槽、e c c 纠错等。总线控制器是在计算机系统 中离c p u 最近的芯片，这主要是考虑到总线控制器与处理器之间的通信最密切， 为了提高通信性能而采取紧耦合方式。 幽1 - 1 总线层次结构 总线控制器负责联系内存等数据吞吐量最大的部件，并和p c i 桥接芯片等连 接。c p u 就是通过前端总线( f s b ) 连接到总线控制器，进而通过总线控制器利内 存交换数据。前端总线是c p u 和外界交换数据的最主要通道，因此前端总线的数 据传输能力对计算机整体性能作用很大，如果没足够快的莳端总线，再强的c p u 也不能明显提高计算机整体速度。数据传输最大带宽取决于所有同时传输的数折：的 宽度和传输频率，即数据带宽为总线频率数据位宽8 。目前p c 机上所能达到的日口 端总线频率有2 6 6 m h z 、3 3 3 m h z 、4 0 0 m h z 、5 3 3 m h z 、8 0 0 m h z 几种，前端总线频 率越大，代表着c p u 与总线控制器之问的数据传输能力越大，更能充分发挥出c p u 的功能。现在的c p u 技术发展很快，运算速度提高很快，而足够大的前端总线叫 以保障有足够的数据供给给c p u ，较低的前端总线将无法供给足够的数据给c p u ， 这样就限制了c p u 性能得发挥，成为系统瓶颈。 第2 页 华北电力人学坝l 学位论文 我所设计的l x 一1 1 6 4c p u 总线控制器对于c p u 方向支持多处理器并行运算 的前端总线；对于外设方向将支持s a m s u n g d d r 结构的内存。 1 3 课题的仿真测试环境 设计和仿真高速缓存控制器的硬件环境是s u n 工作站u l t r a6 0 ，操作系统 是s u no s5 7 ，集成环境是s o l a r i s7 ，所使用的硬件描述语言是v e r i l o g h d l ，所 使用的e d a 仿真工具是c a d e n c e 公司的v e r i l o g x l ，综合工具是s y n o p s y s 的d e s i g n c o m p i l e r 。 v e r i l o g h d l ( v e r i l o gh a r dd e s c r i p t i o nl a n g u a g e ) 是一种良好的、灵活的，高 效的硬件描述语言。它提供了从设计描述到模型的调用，以及模拟时序控n s h 交互 调试的所有必须的信息。可以在各种抽象级上进行模拟，这包括：结构级、行为级、 功能级、门级和开关级。v e r i l o g 给i c 设计者提供了在门级制造前进行各种设计结 构探索的自由性。 v e r i l o g ，x l 是c a d e n c e 公司所开发的v e r i l o g 仿真工具，是目前各种v e r i l o g 仿真工具中比较出色的，受到广大v e r i l o g 用户的青陕。它有着友好的用户界面 支持v e r i l o g 全部语法。v e r i l o g x l 对各个级别的h d l 代码都有着较快的仿真速度， 是用v e r i l o g h d l 进行设计和开发的优秀工具。 综合工具可以把h d l 变成门级网表，再进行后端的布局布线。s y n o p s y s 公 司的d e s i g n c o m p i l e r 是i c 业界使用品广的物理综合工具，已成为事实上的工 业标准。它的综合速度快，可以对输入的h d l 代码进行进一步优化，而且能够剥 综合后的结果进行功耗、面积和时延等方面的分析，使设计者更好地改进自己的设 计。 第3 页 华北屯力大学钡卜学位论义 第二章w i s h b o n e 总线扩充 2 1w i s h b o n e 总线介绍 w i s h b o n e 总线最先由s i l i c o r e 公司提出，现在被移交给o p e n c o r e s 组织维护。 出于其开放性，现在已有不少用户群体都采用此标准。该总线结构具有公用的接口 规范方便结构化设计，有效地解决了i p 核可移植性、设计复用的问题。 w i s h b o n e 总线为半导体内核提供了可配置的互连方式，能够使各种内核瓦连 起来形成片上系统；w i s h b o n e 总线具有很强的兼容性，提高了设计的可重片= | 性； w i s h b o n e 总线的接口独立于半导体技术，其互连方式既可以支持f p g a 设备，也 可以支持a s i c 设备。 w i s h b o n e 总线是一种主从接口架构的总线技术，如果具有有效的仲裁机制， 总线系统可以支持多个主从接口；w i s h b o n e 总线的可配置性主要体现在支持点剑 点、共享总线、数据流、交叉开关型的互连方式；w i s h b o n e 总线协议既包含了 种容易使用、可靠性高、易测试、所有总线事务都可以在一个时钟周期内协同的同 步传输协议，也包含了标准时钟周期的异步传输协议：w i s h b o n e 总线的同步传输 协议可以工作在一个大范围的时钟频率上。这样w i s h b o n e 总线接口既可以与内核 时钟周期同步，也可与不同的目标设备同步，时序都非常简单。此外w i s h b o n e 总 线还具有如下特点： 简单、紧凑的硬件逻辑接口，需要更少的逻辑门； 支持流行的单字读写、块读写、读修改一写的总线协议： 可调整的总线和操作数位宽； 支持大端( b i ge n d i a n ) 和小端( 1 i t t l ee n d i a n ) 两种数据表示方法； 握手协议能够控制数据传输速率； 支持单周期数据传输； 从接口的部分地址解码； 根据系统需要，用户可自定义增加接口信号； 系统包含多个m a s t e r 接口时，用户可以自定义总线仲裁方式与算法。 总之w i s h b o n e 总线最大的特点是结构简单灵活，需要逻辑门少；同时支持完 整的数据传输协议，包括单个读写周期、块传输等。数据总线宽度为8 64 位， 地址总线可以达到6 4 位；最快时一个时钟周期就可进行一次数据传输：支持挥r 协议，速率可以调整；支持出错重试等。在w i s h b o n e 总线规范中，可使用 m a s t e r s l a v e 结构实现非常灵活的系统设计。m a s t e r 和s l a v e 有四种互连方式，分 别为：点对点、数据流、共享总线和交叉互连。 第4 页 华北电力大学坝卜学位论文 2 2c p u 引脚说明 l x 11 6 4 微处理器使用w i s h b o n e 总线并支持m o e s i 协议，然而w i s h b o n e 并 不支持任何监听协议，因此我们需要扩展w i s h b o n e 总线使其可以满足m o e s i 协 议。下面首先说明其引脚使用情况。l x 1 1 6 4 微处理器引脚示意如图2 1 所示，引 脚说明见表2 一l 。在这里为了使其支持m o e s i 协议，我们在w i s h b o n e 总线中加入 c t i 2 ：0 ( 输入方向) ，m o e s i 2 ：0 】( 双方向) ，a d r 4 0 ：3 ( 输入方向) ，w e ( 输 入方向) ，c y c ( 输入方向) 信号，详细说明见2 4 节。 l x 1 1 6 4 图2 - 1l x 1 1 6 4 引脚图 表2 1l x 1 16 4 引脚说明表 引脚名称功能激活态输入输出 控制引脚 c l k r s t i n t c s 8 c t i 2 ：0 1 s t b a c k c y c a d r 4 0 ：3 】 s e l 7 ：0 # d a t 6 3 ：0 l o c k 拌 w e # m o e s i 2 ：0 k e n 拌 p t b s h i b s c n 时钟 系统复位 中断代码尺寸 总线周期类型标识 数据稳定 从设备应答 总线周期标示 高电平 高电平 高电平 高电平 高电平 高电平 高电平 总线接口引脚 地址总线 、 高电平 字节使能 低电平 数据总线高电平 总线锁定低电平 写读总线周期 高低电平 一致性状态 高电平 c a c h e 接口引脚( 应按片内的c a c h e 模块) c a c h e 使能低电平 页表位高电平 可测性引脚 边界扫描移位输入高电平 边界扫描使能 高电平 第5 页 输入 输入 输入 输入输i u 输出 输入 输入输山 输山 输出 输入输出 输出 输山 输入输出 输入 输出 输入 输入 华北i 乜力入学坝卜学位论义 v c c 琴统电筘 v s s 薹笙垫生 电源和地引脚 2 3m o e s i 协议 m o e s i 协议是s w e a z y 和s m i t h 提出的一种一致性监听协议，多用于高端服务 器。m o e s i 协议在m e s i 协议基础上增加了“o ”态，允许c a c h e 间数据通信，减 少了对主存的访问，因此具有比m e s i 更高的效率。 2 3 1m o e s i 协议状态说明 m o e s i 将把每个c a c h e 数据块分为五种状态，分别是修改态( m o d i f i e d 简写为 m ) 、共享修改态( o w n e d 简写为o ) 、专有态( e x c l u s i v e 简写为e ) 、共享态( s h a r e d 简写为s ) 和无效态( i n v a l i d 简写为i ) 。状态具体定义如下： 修改态( m o d e i f i e d ) ：本行c a c h e 中数据有效，但与存储器不一致，该数据不 存在副本。 共享修改态( o w n e d ) ：本行c a c h e 中数据有效，但与存储器不一致，陔数据 至少存在一个副本在其它处理器c a c h e 中。 专有态( e x c l u s i v e ) ：本行c a c h e 中数据有效，且与存储器一致，其他处理器 c a c h e 不存在该数据副本。 共享态( s h a r e d ) ：本行c a c h e 中数据有效，且与存储器一致，该数据j 三少仃 在一个副本在其它处理器c a c h e 中。 无效态( i n v a l i d ) ：本行c a c h e 中无有效信息。 2 3 2m o e s i 状态转化规则 m o e s i 协议要求对系统总线上的操作进行监听，而系统总线上存在着读操作、 写操作、f l u s h 操作以及d m a 操作，因此应根据系统总线上的这四种操作的发q 二 来进行m o e s i 状态问的转化。 目前s p a r cv 9 以及a m d 6 4 体系结构的处理器都使用的是m o e s i 协议来保讧 一致性，然而在他们并没有很好的通过状态转换来解决f l u s h 操作和d m a 操作。 通过分析实际应用的需要，我们提出了支持f l u s h 操作和d m a 操作的m o e s i 状态 转换规则，如图2 2 所示。 第6 页 华北电力大学硕卜学位论文 图2 - 2m o e s l 协议转换幽 从图2 2 中可以看到e 态、s 态、m 态以及o 念都可以转换为i 态，然而转换 条件并不是完全相同，但当发生f l u s h 操作、d m a 操作以及数据淘汰时c a c h er 扣 的数据一定转换为i 态，很好的保证了f l u s h 操作和d m a 操作时数据的一致性。 下面详细分析每一个状态转换情况： i 斗e ：表示读不命中时，从内存中调度数据进入c a c h e ，此时其它处理器的c a c h e 没有此数据的副本。 i 斗s ：表示读不命中时，从内存中调度数据进入c a c h e ，此时其它处理器的c a c h e 存在此数据的副本。 i m ：表示在写不命中的时候，处理器直接将数据写入c a c h e 中，不需要访问 总线( 因为内存中的相应数据已经过期) ，此时其它处理器的c a c h e 没有此数据的 副本。 e m ：表示在写命中的时候，处理器将数据写入c a e h f i 中，此时其它处殚器n 勺 c a c h e 没有此数据的副本。 e s ：表示其它处理器读不命中的时候，从c a c h e 或内存中调度数据进入，此 时其它处理器的c a c h e 存在此数据的副本。 e i ：表示在处理器清除块或其它处理器写不命中的时候，将此数据块置无效。 s m ：表示在写命中的时候，处理器直接将数据写入c a c h e 中，并且此时其他 处理器的c a c h e 中的副本需要置无效，此时其它处理器的c a c h e 没有此数掘的副本。 s i ：表示在处理器清除块或其它处理器写命中的时候，将此数据块置无效。 m o ：表示在其它处理器读不命中，而内存中数据也已经过期的时候，把数 第7 页 华北电力人学硕上学位论文 据发送给其他处理器使用，此时其它处理器的c a c h e 存在此数据的副本，但内存中 没有此数据。 m i ：表示在其它处理器写不命中的时候，将此数据块置无效。 m s ：表示在其它处理器读不命中的时候，首先将数据回写到内存，然后被渎 到其它处理器的c a c h e 中去，此时其它处理器的c a c h e 存在此数据的副本。 o m ：表示在写命中的时候，处理器直接将数据写入c a c h e 中，并且此时与 其处在共享修改态的处理器的c a c h e 中相应的数据须置无效，此时其它处理器的 c a c h e 没有此数据的副本。 0 一i ：表示在其它处理器写不命中的时候，将此数据块置无效，并且此叫。l 其 处在共享修改态的处理器的c a c h e 中相应的数据也须置无效，此时其它处理器的 c a c h e 没有此数据的副本。 o s ：表示其它处理器要求读的时候，首先将数据回写到内存，然后被读到其 它处理器的c a c h e 中去，并且此时与其处在共享修改态的处理器的c a c h e 中相应的 数据也须置s ，此时其它处理器的c a c h e 存在此数据的副本。 2 4w i s h b o n e 总线周期标示及信号扩充 通过对图2 2 的分析，我们可以看到在m o e s i 协议转换中“i _ e ”、“i 呻s ”、 r t i m ”、“e m ”、“s m ”和“o m ”是处理器主动发出的操作，而剩r 的协议转换都是为了保证一致性而被动进行的。 根据m o e s i 协议的转换规则，对w i s h b o n e 总线增加总线状念：o l l ( 豁昕剧 期) 、1 0 0 ( c p u 间数据b u r s t 开始) 、1 0 1 ( c p u 问数据b u r s t 结束) ，见表 2 2 。 表2 - 2 总线状态说明表 c t i o ( 2 ：o ) 描述 0 0 0基本周期( 原w h i s h b o n e 定义) 0 0 1持续b u r s t 周期( 原w h i s h b o n e 定义) 0 10 增量b u r s t 周期( 原w h i s h b o n e 定义) 0 1 1 监听周期( 设汁增加的状态) 10 0 处理器间b u r s t 传输( 设计增加魍状态) 10 l 处理器间b u r s t 结束( 设计增加的状态) 1 1 0 保留状态位 1l 1e n d o f - b u r s t ( 原w h i s h b o n e 定义) 为了能使w i s h b o n e 总线能够支持m o e s i 协议，我们设计增加总线信号 c t i 2 ：0 i ( 输z j $ 向1 ，m o e s i 2 ：0 ( 双方向) ，a d r 4 0 ：3 ( 输入方向) ，w e ( 输 入方向) ，c y c ( 输入方向) 信号，下面分别详细给以说明。 c t i 2 ：0 1 ( 输入方向) ：c p u 为从设备时使用，用于接收主设备所发送的总线周期 状态，从而判断进行和种操作。 第8 页 华北电力人学坝士学位论文 m o e s i 2 ：0 1 ( 双方向) ：作为主设备时发送自身m o e s i 状态标t 值，作为从 设备时接收主设备发送过来的m o e s i 状念标识值。 a d r 4 0 ：3 1 ( 输入方向) ：c p u 为从设备时使用，用于接收主设备所发送的总 线访问地址，用于判断是否出现不一致情况。 w e ( 输入方向) ：c p u 为从设备时使用，用于接收主设备所发送的总线访问 读写情况，用于判断是否有出现不一致出现。 c y c ( 输入方向) ：c p u 为从设备时使用，用于接收主设备所发送的总线周期 情况。 2 5 总线监听周期事务设计 根据上面对m o e s i 协议的分析，以及对于w i s h b o n e 总线的信号以及标识的扩 充，我们可以知道只有在发生不命中的情况下才有可能造成不一致情况的出现。迭i 此用于支持m o e s i 协议扩充的信号以及标识主要是针对不命中时使用。下面详细 定义c p u 在不命中情况下w i s h b o n e 总线周期事务，又由于在不命中时需要对 c a c h e 数据块进行调度因此l x l1 6 4 作为从设备的响应以及回写主存的情况也需要 蜕明。 2 5 1 读不命中情况 读不命中情况下调度数据进入c a c h e 分为从内存中调度以及从其他c p u 中调 度。在发生i e 、i s 以及i 一0 状态转换时遵循以下时序。 ( 1 ) 从内存中调度( i e ) 当收到其他c p u 的一致性状态后，确定需要从内存中调度，这时放丌被查询的 c p u ，转为对总线进行操作。时序如图2 - 3 所示。 ( 。7 _ 、，r f ，广、一 ，广_ 、厂- 、厂_ 、_ r _ 、 d a t _ i o 6 3 ：0 j 一j j xxxi a d r i o 4 0 ：o - _ i - 匕j e 二二二二= = j e = = 二= = = = 二= = = = = 二 一 w ei o j 0 一l 一 s e l _ 0 1 7 ：m l ij - , s t bo 厂1 广 厂_ 一 a c k _ i i5 厂1l5 厂l c t i _ i o 2 ：o 】l 口e 丑口 j e 二= 二二翌 二= = 二= 匕j 一 m o e s i 一1 0 1 2 ：o l _ 匕= 二= - 一_ _ 一 c y c o 厂 广_ 1 广乙 c y c _ i j l 一l 一 图2 - 3j e 转换时序幽 时钟上升沿0 ：c y c0 置l 表示总线事务发起。 c t ii o 2 ：0 作为输出置0 1 1 表示发起监听周期。 s t bo 置1 表示地址线，周期类型等数据有效。 第9 页 华北电力人学坝匕学位论文 时钟上升沿1 ： 时钟上升沿2 时钟上升沿3 ： 时钟上升沿4 a d ri o 4 0 ：0 作为输出地址线有效。 之后等待响应。 a c ki 置1 表示被监听的c p u 致性响应 m o e s i 2 ：0 作为输入当a c k i 有效时，有效。 a c ki 保持一个周期后置0 c t i i o 2 ：0 作为输出c p u 决定从内存读取，置0 0 1 表示发起 内存b u r s t 。 a d r 1 0 1 4 0 ：0 作为输出地址线继续保持有效。 之后等待响应。 d a t i o 6 3 ：0 作为输入数据输入有效。 a d ri o 4 0 ：0 1 改为回写地址。 之后等待响应。 a c ki 置1 表示内存数据响应 a c ki 置1 表示内存数据响应 c t ii o 2 ：0 作为输出置1l1 表示下个周期b u r s t 结束 时钟上升沿5 ：c y c0 置0 表示总线事务结束。 ( 2 ) 从其他c p u 中调度( i s 、i o ) 当收到其他c p u 的一致性状态后，确定需要从c p u 中调度，这时不放丌被鱼 询的c p u ，直接转换操作方式调度数据。时序如图2 - 4 所示。 c l k i d a t _ i o l 6 3 ：o l _ _ _ 啊_ _ i i 咿_ 【= = 匕= = c 二= = ) 匕= 二 - a d r 一1 0 1 4 0 ：o l - i si i j w e 1 0 一 - 一 _ 一 s e l _ o ：o li _ _ 啊_ l _ l 咿_ _ _ _ i l _ - _ _ i s t b _ o a c k i 一卜j u 卜j 7 、一 c t i _ i o l 2 ：o l - _ i l = 萜= 面= = 二) 匕旺= = = = i 正二= = = = 工二匠 _ moesl一1012：ol啊一 ! j c y c0 厂 广 广、一 c y c 1 _ 0 _ 0 一 图2 - 4 i s 、i o 时序幽 时钟上升沿0 ：c y co 置1 表示总线事务发起。 c t ii o 2 ：0 作为输出置0 1 1 表示发起监听周期。 s t bo 置1 表示地址线，周期类型等数据有效。 a d ri o 4 0 ：0 作为输出地址线有效。 之后等待响应。 时钟上升沿1 ：a c ki 置1 表示被监听的c p u 致性响应 第l o 页 华北电力大学项匕学位论文 时钟k 升沿2 时钟上升沿3 ： 时钟上升沿4 m o e s i 2 ：0 1 作为输入当a c ki 有效时，有效。 a c ki 保持一个周期后置0 c t ii o e 2 ：o 作为输出决定从其查询的c p u 读取，改变为置1 0 0 。 a d r i o 4 0 ：0 作为输出地址线继续保持有效。 之后等待响应。 a c ki 置1 表示被查询的c p u 数据响应 d a t1 0 1 6 3 ：0 数据输入有效。 a c ki 置1 表示内存数据响应 c t ii o 2 ：0 作为输出置1 0 l 表示下一个周期b u r s t 结束 时钟上升沿5 ：c y co 置0 表示总线事务结束。 i s 、i o 的时序上是一样的，不同之处在于在时钟_ = 升沿1 后的周i 毒| j 中 m o e s ii o 2 ：0 1 收到的值不同，在i s 转换时收到的值为“s ”，在i o 转换叫收剑 的值为“o ”。 2 5 2 作为从设备响应阁期 以上讨论了c p u 作为主设备发起监听周期以及读取设备的情况，下面讨论作为 从设备响应作为主设备的监听查询。在m o e s i 状态转换图中对应为：m o 、o s 、 e s 、s i 、m i 、o i 、e i ( 可以看到，作为从设备被监听查询后状态改变是 最多的) 。被监听查询的c p u ，即作为从设备的c p u 在收到c y ci 后根据收到的 操作信息根据m o e s i 改变一致性状态，之后将改变后的状态发送给作为主设备的 c p u 。在设计中回避了m s 动作，要完成这个操作只需通过先变o 然后再进行回 写操作。这样的好处是主设备不用交出总线所有权，并且保证从设备收到任何操作 信息后都能通过改变自己满足一致性的需要。 ( 1 ) 不需要进行c p u 间数据通讯的时序如图2 5 所示。 c l k _ i7 万 l 厂 庐1 d a t _ i o 6 3 ：0 1 订一 a d r i o l 4 0 ：0 1 k = 二丁e = 二二= 二二二二= = w e _ i o s e l _ 0 1 7 ：0 i s t bo 一卜弋一 a c k 一1厂1 r c t ii o l 2 ：o l i c 二二兀i i o l l 一 m o e s i i o l 2 ：0 1 n c = = = 二= 二3 - “已o 一卜一 c y c 一1厂 r - 弋 图2 - 5 从设备响应时序幽 第1 1 页 华北电力大学倾卜学位论史 时钟上升沿0 时钟上升沿1 时钟上升沿2 c y ci 被置l 表示响应主设备的监听查询。 c t i i o 2 ：0 作为输入，收到0 1l 表示被监听查询。 a d r1 0 1 4 0 ：0 1 作为输入表示地址线。 之后读取监听位情况。 s t b o 置1 表示本地监听位读取完成。 m o e s i 2 ：0 作为输出当s t bo 有效时，有效。 s t bo 保持一个周期后置0 c y ci 置0 表示总线事务结束。 ( 2 ) 监听结束后从c p u 中调度数据的时序 若监听周期结束后需要从c p u 中进行数据通信，则作为从设备的时序如蚓2 - 6 所示。 鬯”掣7 c l k i 广_ 、，一i 厂_ 、，r _ l l ，_ 、厂_ 、厂、，r _ 、芦_ 、 d a t _ i o l 6 3 ：o l - _ _ i i 1xxam a d r 一1 0 1 4 0 ：0