（电路与系统专业论文）10gbs光通信与万兆以太网时钟恢复电路芯片设计研究.pdf

摘要 随着光纤通信干线系统向s t m 6 4 o c 1 9 2 级别1 0g b p s 速率的提升、千兆以太网以 及万兆以太网在公共数据网络中的大规模应用，数字通信业务的蓬勃发展导致数字通信 系统对物理层处理芯片的速度提出了更高的要求，而时钟处理电路正是制约其速度提升 的瓶颈之一 本文介绍了光通信和万兆以太网的体系结构，给出了其各项电路指标。讨论了时钟 恢复电路的基本原理以及几种常见时钟恢复电路的系统构成，对最为广泛应用的锁相环 ( p l l ) 结构作了详尽的分析，包括目前它的几种设计思想。最后在前人研究成果的基 础上进行分析，给出了基于锁相环结构时钟恢复芯片的电路设计、模拟结果、版图设计 以及测试方案及结果分析。 相位噪声是锁相环的一个重要指标。本文对相位噪声的基本概念，p l l 各组成部分 的噪声对整个环路的贡献以及压控振荡器( v c o ) 相位噪声的分析及改善方法等都作了 说明。为了降低时钟恢复系统的复杂度、提高芯片的集成度同时保证设计质量，本次设 计对预处理模块进行了精心设计。初步测试结果表明，设计结果基本达到了要求，进一 步优化后可用于光通信和万兆网物理子层系统。 本次毕业设计的课题得到国家8 6 3 计划支持，国家8 6 3 课题为1 0 一_ 4 0 g b s 光收发 关键器件芯片技术研究( 续) 。 关键词：以太网时钟恢复砷化镓预处理锁相环相位噪声 a b s t r a c t t h ed e v e l o p m e n tp o t e n t i a lo ft h en e t w o r kc a n n o tb es i m p l ye v a l u a t e d f o ro n cs i d e ，t h e o p t i c a lf i b e rt r a n s m i s s i o nb o n en e t w o r ki sn o wu p g r a d i n gt ot h e1 0g b p so ft h es t m - 6 4 0 c 一1 9 2s d h s o n e t o na n o t h e rs i d e t h eg i g a b i te t h e r n e t ( o b e ) a n dt h e10g i g a b i t e t h e m e t ( io g b e ) i sn o wg e t t i n gm a s sa p p l i c a t i o ni n t h ep u b l i cd i g i t a lc o m m u n i c a t i o n n e t w o r k t h ee x p l o s i v eg r o w t ho ft h ed i g i _ t a lc o m m u n i c a t i o n ss e r v i c e sh a sf u e l e dt h e r e q u i r e m e n tf o rs e r e c o n d u c t o ri n t e g r a t e dc i r c u i t st h a ts u p p o r te v e r - i n c r e a s i n gd a mr a t e s t h e c l o c kp r o c e s s i n gc i r c u i ti so n eo f t h ek e yb o t t l e n e c k so f t h es p e e de l e v a t i o n t h i sp a p e ri n u o d u c e st h es y s t e ms t r u c t u r eo f1 0 g b i t se t h e r n c ts y s t e m sa n ds u b m i t ss e v e r a l c i r c u i tt a r g e t a c c o r d i n gt op r i n c i p l eo fd o c kr e c o v e r y , t h ep a p e ra l s og i v e sad e t a i l e d a n a l y s i so fp h a s e - l o c k e dl o o p s 口l l ) a m o n gd i f f e r e n tc i r c u i tr e a l i z a t i o nw h i c hi sc u r r e n t l y t h em o s tu s e dt e c h n i q u e ，i n c l u d i n gi t ss e v e r a ld e s i g ni d e a s a tl a s t ，a f t e ra n a l y z i n gr e s u l to f t h es e n i o r , t h ed e s i g no f t h ec i r c u i ls i m u l a t i o nr e s u l t , d e s i g no f t h el a y o u ta n dt h ep l a no f t h e t e s ti sc o n c e r n e di nt h ep a p e r p h a s en o i s ea sav e r yi m p o r t a n tc h a r a c t e r i s t i ci sd e s c r i b e di n d e t a i l ，i n c l u d i n gt h e c o n t r i b u t i o n so fn o i s ei np l lc e i l st ot h ew h o l el o o p ，p h a s en o i s ea n a l y s i so fv c o ，m e t h o d o fi m p r o v e m e n t , e t c i no r d e rt or e d u c et h ec o m p l e x i t yo ft h ec i r c u i t a n da n dt oi m p r o v et h e q u a l i t yo f d e s i g n , t h ep r e p r o c e s s o ri sd e s i g n e df i n e l y t h i sp r o j e c ti ss u p p o r t e db yt h e n a t i o n a l - h i g h - t e c h - p r o g r a m ( 8 6 3p r o j e c t ) ，t h ep r o j e c t i sr e s e a r c ho nt h ek e yc h i pi n1 0 - - 4 0 g b so p t i c a lt r a n s e e i v e r ( c o n t ) k e yw o r d s ： e t h e m e tc l o c kr e c o v e r yc 矗d a sp h e m t 第一章引言 1 1 课题背景 第一章引言 网络的发展潜力可谓无可限量。一方面，在光通信骨干网建设中，光纤通信干线系统的建设已 经开始了向s t m - 6 4 o c 1 9 2s d h s o n e t 级别的1 0o b p s 速率的提升。而作为可以预见的光纤通信 干线系统的升级，对更高速率的1 0 - 4 0g b p s 光纤通信干线系统的研究是世界性的前沿课题。 在以太网出现的近3 0 年来，它不断演进以满足日益增长的包交换网络的需要，事实已经证明以 太网实现成本低，可靠性好，安装和维护相对简单，因此越来越受到欢迎，现在几乎所有互联网原 端或终端问的逶话都用以太联接。千兆以太网正在公共数据网络中得到大规模应用，更高速率的万 兆以太网标准也业已正式发布，万兆以太网技术的出现将给城域网带来革命性的变化。 高速通信系统的发展建立在高速集成电路的设计技术发展之上【i - 2 。数字通信业务爆炸性的发展 导致数字通信系统对物理层处理芯片的速度提出了更高的要求，要求更多高速度、低功耗和低价位 的物理层处理芯片。 数字通信物理层时钟处理电路主要包括发送端的时钟产生电路和接收端的时钟恢复电路，是制 约数字通信系统物理层处理芯片速度提升的主要瓶颈之一，也是芯片设计技术中主要的难点所在 对于适用于1 0gb i f f s 的光收发物理层关键电路和适用于千兆以太网物理层的高速处理电路，虽 然目前已经有部分国外厂商可以提供产品，但都是少数国外大公司垄断的技术，目前国内还基本处 于空白 在上述形式下。开展对高速数字通信系统物理层处理电路中的核心模块一时钟处理电路的研究 具有重要的意义，对民族通信信息产业的振兴和发展有积极的推动作用。 1 21 0 g b p s 光纤通信 s t m 6 4 o c - 1 9 2s d h s o n e t 光纤通信物理层结构简图如图1 1 所示吼在接收端，光纤通过一 个光电二极管与跨阻放大器( t r a n s i m p e d a n c ea m p l i f i e r - t i a ) 相连，接收端处理芯片( r e c e i v e rc h i p ) 根据从t i a 接收到的串行数据恢复出9 9 5 3 2 8g h z 的时钟，井利用该时钟对串行数据进行数据判决 ( d a t ad e c i s i o n ) 。接收端处理芯片的另一个功能是利用分接器( d e m u x ) 将判决出的串行数据变 为低速并行数据并送给帧处理器( a s i c ) 进行s d h s o n e t 帧处理或前向纠错解码( f e cd e c o d i n g ) 。 在发送端，经过s d i - i s o n e t 帧处理或前向纠错编码( f e cc o d i n g ) a s i c 处理后的并行数据和并 行数据的时钟送给物理层发送端处理芯片( t r a n s m i t t e rc h i p ) 发送端处理芯片主要包括时钟产生单 元( c g u ) 和复接单元( m u x ) 。时钟产生筚元根据外部参考时钟和并行数据的时钟产生高频的 9 9 5 3 2 8g h z 的串行数据时钟和复接器需要的其它频率时钟，复接单元将接收到的并行数据串化为 一路高速串行数据流 东南大学硬士学位论文 图1 1s t m _ 6 4 o c 一1 9 2s d h s o n e t 光纤通信物理层结构简图 由上述分析可见，s t m - 6 4 o c 1 9 2s d h s o n e t 光纤通信物理层的时钟处理模块主要包括发送 端的时钟产生单元( c g u ) 和接收端的时钟恢复单元( c r c ) 1 s t m - 6 4 o c - 1 9 2s d i i ，s o n e t 时钟恢复单元 除了数字信号的准确性，电路的简单性，以及数字系统的可兼容性，数字通信系统的另一个显 著的特点是，在中继器和接收机端，数字信号和数据链路可以被多次再生，在再生过程中的噪声和 干扰被去除，因而系统保持很低的误码率。数据再生是数据通信中的一大特点。从电路设计的观点 来看，它是整个系统的核心部分。时钟信号也称为位同步信号或定时信号。任何数字通信设备要能 正常工作，一般都离不开连续而准确的定时信号 图1 21 0 g h z 光纤通信时钟产生功能简图 图1 31 0 g h z 光纤通信时钟恢复功能简图 在数字光纤传输系统中，有两种方法获得定时时钟信号，一是在信道中单独传输时钟信号，_ 二 是从接收的数字信号中提取时钟信号。光纤通信系统通常采用后一种方式，即依靠接收机中的定时 提取电路来完成，因为前一种方式所花费的代价太高。 s t m - 6 4 o c - 1 9 2s d h s o n e t 光纤通信时钟恢复单元处于物理层的接收端，它从接收到的n k z 数据中恢复出同步的时钟信号，其功能简图如图1 3 所示。光纤通信物理层时钟恢复单元没有对参 考时钟的要求t 没有规定当系统不同步或没有伪随机数据输入时时钟恢复电路应该工作的状态。 2 第一章引言 2 数字光纤通信系统的主要性能指标 数字光纤通信系统的主要性能指标是误码特性、抖动特性和可靠性l l j 幻误码特性 数字光纤通信系统的误码率( b e r ) 应小于l 旷，这是指系统在规定的较长时期内的平均b e r 称为长期平均b e r 。然而，对于一个易受外界环境影响的系统，虽然其长期平均b e r 可能合格， 但在某一段时限内的b e r 仍可能远远超过可以接受的水平。为了能正确反映实际系统的b e r 特性 c c i t t 规定了一些其他的指标：劣化分( d m ) 、严重误码秒( s e s ) 及误码秒( e s ) 。 表1 ic c i t t 误码特性指标 误码性能定义 劣化分( d m )1 分钟时闻内误码率劣于l x l 扩的时闻与总评价时闻之比 严重误码秒( s e s )1 秒钟时间内误码率劣于i x l 旷的时间与总评价时闻之比 误码秒( e s )有误码的秒与总评价时同之比 b 1 抖动特性 抖动是指数字信号脉冲的有效瞬时相对于标准时间位置的偏差，它包括输入信号脉冲在某一平 衡位置附近的变化及提取韵时钟信号在中心位置附近的变化。抖动严重时可因接收脉冲移位而造成 误码。抖动的单位为u ，它表示单位时隙。当信号脉冲为n r z 码时，1 - u i 为1 - b i t 占用的时间长度 邵1 毵，无为码元速率) 。抖动特性主要包括三项指标： 1 输入抖动容限；指系统允许的输入信号最大抖动范围，它衡量数字设备输入端适应一定数 字信号抖动的能力，显然与光端机的性能有关； 2 无输入抖动时的输出抖动：它衡量系统输出端的信号抖动特性； 3 抖动转移特性；指输入信号的抖动值和输出信号的抖动值之比，它衡量光端机自身对抖动 的传递关系。测出不同频率下的抖动增益即得抖动转移特性。 随着光纤通信由s 僻1 6 0 c 一4 8 到s t m - 6 4 0 c 一1 9 2 以及更高层次的提升，其数据传输速率也由目 前的2 5 0 b p s 提高到了1 0 g b p s 或更高的1 0 - 4 0 g b p s 系统对物理层芯片的速度提出了更高的要求， 而时钟处理电路( 时钟产生电路和时钟恢复电路) 正是其速度提升的主要瓶颈，也是芯片设计中最 主要的难点所在。 1 - 3 以太网 万兆以太网( 1 0g i g a b i te t h e r n e t i o g b e ) 基于i e e e s 0 2 3 a e 规范，它吸收了以太网近3 0 年 发展历史的经验。万兆以太两的标准从1 9 9 9 年3 月份开始由i e e e8 0 2 3 任务组制订，数百家网 络公司致力其中。其协议i e e e 9 0 2 3 a e 经过1 9 9 9 年的组织成型和2 0 0 0 年的草案成型和互操作性测 试，于2 0 0 2 年6 月正式宣布。万兆以太网可以满足新的容量需求，解决低带宽接入、高带宽传输的 瓶颈问题，能扩大应用范围，并涵盖和兼容以前的几类以太网技术。万兆以太网具有统一的标准， 覆盖范围也大大增加。万兆以太网的数据传输速率达1 0g b i t s ，在向下兼容的同时增加了城域网和 广域网( m e t r o p o l i t a na n dw i d ea r e an e t w o r k s - m a n sa n dw a n s ) 的功能，并且支持与 3 至堡奎堂堡主兰竺堡奎 s o n e t s d h 基础架构的无缝连接。各种宽带业务的迅猛发展和以太网技术所具有的明显的性价比 优势使得万兆以太网有着巨大的市场前景和发展潜力p 1 1 0 c - , - b a 韭- r1 0 g 9 a s e - wi o ( ；8 a s e - x “h m 饼= m e d i u m d e p e n d e n t i n t l e f a p = p f 帽i m e d i u m a t t a c h m e n t x g m i i = 1 0 g 目a b t t m e d i a i n d e p e n d e 哦雠咖p m d = p 唧a c a l m e d i u m d e p e n d e n t p r s = 脚衄l c o d i n g 油l a y e r锄s = w a n i n t e r f - a & 妯姊e r 图1 4 万兆以太网体系结构及其与o s i 参考模型的关系 万兆以太网是一种只采用全双工与光纤的以太网技术，它不需要带碰撞检测的载波侦听多址接 入协议( c s m a ，c d ) ，该协议定义了较慢的、半双工模式以太技术。在其他方面，万兆比特以太网保 留了原始的以太模型，其物理层( p h y ) 和o s i 模型的第一层( 物理层) 一致，它负责建立传输介 质( 如光纤) 和m a c 层的连接，m a c 层相当于o s i 模型的第二层( 数据链路层) 。在网络的结构 模型中，把p h y 进一步划分为物理介质关联层( p m d ) 、物理介质介入子层( p m a ) 和物理代码 子层( p c s ) 。光学转换器属于p m d 子层，p m a 子层主要完成时钟处理和数据的并串模式转换等功 能。p c s 子层由信患的编码方式( 如6 4 b 6 6 b 、踮，1 0 b ) 等功能组成。i e e e 8 0 2 3 a e 标准定义了2 种类型的p h y ，即局域网p h y 和广域网p h y 。广域网p h y 在局域网p h y 功能的基础上增加了一 个扩展特性集，这2 种p i p 的唯一的区别在于广域网的接口子层( w a n i n t e r f a c es u b l a y e r - w i s ) 包 含一个简化的s o n e t s d h 帧，同时，p m d 也有多种类型。万兆以太网体系结构及其与o s l 模型 的关系如图1 4 所示1 4 j 。 如图1 4 所示，在万兆以太网规范i e e e 8 0 2 3 a e 中，针对应用环境，提供了1 0 g b a s e - x ， 1 0 g b a s e - r 和1 0 g b a s e - w 三种实现万兆以太网物理层的方式1 4 j 。其中1 0 g b a s e - x r 主要针对局 域网( l a n ) 应用。1 0 g b a s e - w 主要面向广域网( w a n ) 的应用。对于1 0 g b a s e - x 类型，在发 送时，p m a 子层将由p c s 送来、s b 1 0 b 编码后速率为每秒3 1 2 5 兆字符( mc h a r a c t e r s s ) 的4 0b i t s 并行数据串化为四路速率为3 1 2 5 g b p s 的串行数据，送到p m d 子层；在接收时，p m a 子层接收p m d 子层送来的四路速率为3 1 2 5g b p s 的串行数据，将其解串为一路速率为每秒3 1 2 5 兆字符的4 0b i t s 并行数据。要完成上述功能p m a 子层需要在发送端产生频率为3 1 2 5g h z 的时钟信号，并在接收 端恢复出与串行数据同步的3 1 2 5g h z 的时钟信号。 4 第一章引言 t 昭c | u ；蕾a n 嘲瞳o b 馥g i n l m 蚰n t 船 刊s o 。舶埔抽l i n s 自d 翻o u t s i 户o s 甜瑚m 知越棚o m 联c r u t 朗鳓州a 啦阳惜y u 哦 捌l ；s 啪“h d | 自砷“ 出 图1 5 万兆网1 0 g b a s e - r w 物理层时钟处理模块 昏 毫 钆 在1 0 g b a s f ，r 和1 0 g b a s e - w 的实现方式中，其物理层的主要差异在p c s 子层，1 0 g b a s e w 的p c s 子层比1 0 g b a s e - r 多了一个广域网的接口子层( w i s ) ，这样就使得以太网可以在 s o n e t s d h 架构上进行传输。1 0 g b a s e - r 和1 0 g b a s e - w 具有相同的p m a 子层，其功能示意框 图如图1 , 5 所示。 1 0 g b a s e - r a v 的p m a 在发送端主要完成以下功能： a )时钟产生( t x c g u ) ；为p c s 子层提供传输源时钟； ”并，串转换( p l s o ) t 把1 6 - b i t 的并行数据串化为一路串行数据流： c )把串行数据发送给p m d 子层。 1 0 g b a s e - r w 的p m a 在接收端主要完成一下功能： a ) 时钟恢复单元( r x c r u ) ；从p m d 接收的串行数据流中提取时钟信号，并给p c s 子 层的接收端提供接收时钟： ”串并( s i p o ) ：串并转换。把串行数据转换为1 6 - b i t 的并行数据流： c )把并行数据传输给p c s 子层，提供链路状态信息。 时钟恢复单元处于p m a 子层的接收端，它接收p m d 子层串行数据和外部参考时钟，恢复出 与串行数据的频率和相位同步的比特时钟信号和码组时钟信号，并给p c s 子层的接收端提供并行 数据的接收时钟。 符合i e e e 8 0 2 3 a e1 0 g b a s e - r w 要求的时钟恢复电路模块功能模块简图如图1 6 所示。根据协 议的规定，时钟恢复模块接收到的是速率为1 0 3 1 2 5g b i t s ( 或9 9 5 3 2 8 g b i t s ) 的n r z 串行比特流。 接收状态信号p m ds i g n a l i n d i c a t e 由p m d 产生，用来标识从媒介接口( m d i ) 接收到的信号的状 5 东南大学硕士学位论文 态。协议i e e e 8 0 2 3 a e1 0 g b a s e - r 没有对外部参考时钟信号的频率和特性做具体规定。恢复出的与 串行比特流对应的频率为1 0 3 1 2 5g h z ( 9 9 5 3 2 8g h z ) 的时钟被送给串并转换单元，其与串行比特 流的相位关系应能够满足数据判决的要求。恢复出的频率为6 4 4 5 3 1 2 5m h z ( 6 2 2 0 8m h z ) 的时钟 信号是低压差分( l 、，d s ) 码组时钟，供p c s 子层的接收端使用。当时钟恢复模块工作在同步状态 时，p m a 子层在该时钟的每个上升沿向p c s 子层发送一次串并转换后的并行数据。用 p m ar xc l k 表示该时钟，用x s b i _ r x 表示p m a 子层串，并转换后的1 6 - b i t 并行数据则时 钟和数据的对应关系如图1 7 所示 图1 61 0 g b a s e - r 时钟恢复单元功能简图 图1 7p m a 子层输出并行数据与时钟的对应关系 当时钟恢复模块与输入的串行数据同步时。协议要求恢复出的时钟频率抖动为士1 0 0p p m ：当不 能够同步输入的串行数据或没有串行数据输入对，协议要求其输出信号的颏率仍然能够稳定在一定 的范围，即时钟频率的抖动应该z e 士2 5 0 0p p m 范围内1 4 】 图1 8 ( a ) 给出了关于时钟和数据输入输出交流( a c ) 信号的有效电平定义，图1 8 ( b ) 给 出了差分的时钟和数据信号上升时间( f r ) 和下降时间( 扫) 的定义。 模块输出的s y n c _ _ e r r 是一个可选的单端指示信号，它用来标识p m a 有没有从串行比特流中恢 复出时钟，其电气特性应符合e i a j e s d g - b 的通用3 v 3 3 v 供电数字集成电路规范；其逻辑高电平 表示p m a 子层存在同步错误，不能从串行比特流中恢复出时钟或者p m d 没有串行比特流给p m a 子层的时钟恢复模块；但是其逻辑低电平并不一定保证对钟恢复模块工作在同步状态。 6 第一章引言 似m a m m 7 飞 j 飞 c u 【一n i 礴 m 狲 8 0 2 慨 ( a )( b ) 图1 8c a ) 输入 俞出交流信号的有效电平定义( b ) 时钟，数据信号上升、下降时间的定义 万兆以太网技术的出现将给城域网带来革命性的变化现在的城域网是基于s d h 的体系结构。 s d h 最初是面向低速、电路交换的话音业务而设计的，虽然其同步机制可保证良好的q o s 性能， 提供5 0m s 的电路保护倒换时间，缺点是s d h 设备价格昂贵，用于数据业务时不够灵活、效率低下。 光以太网基于现在应用非常普遍、技术成熟的以太网技术，并对网管和流量工程等方面的功能进行 了加强，以便应用于现在的电信网络。满足城域网对数据速率和传输链路可靠性的要求。目前，大 约9 5 的局域网是以太网，现在的接入网迫使用户必须购买昂贵的带a t m 或p o s 端口的路由器来 连接电信接入弼，协议的转换带来了大量额外的开销。运营商构建光城域以太网，就可以直接在骨 干层提供以太网端口，实现和局域网的无缝连接。 另外，万兆以太网技术将促进现在两大主流通信技术的融合和发展：以太网和光网络。它集中 了以太网和光网络的优点，如以太网应用普遍、价格低廉，组网灵活、管理简单，光网络可靠性高、 容量大等万兆以太网的高速率、大容量消除了存在于局域网和广域网之间的带宽瓶颈，将有可能成 为未来融合话音、数据和视频的主流网络结构，以太网的应用范围必将得以从局域网延伸到城域网 和广域网。 网络的发展潜力可谓无可限量，以太网作为历史最悠久的网络技术之一，将继续向前发展，利 用其出色的性价比、灵活性和互操作性提供新的业经验证的优势。与大多数技术解决方案一样，成 本将始终是决定以太网技术过渡速度的重要因素。而随着时问的推移，数据传输量的增长率也是大 家有目共睹的。面对日益增长的数据流和多媒体服务，大容量、高速率、多功能模块高端网络产品 将接踵面市，而其市场规模也将不断的得到扩大。 1 4 设计项目和目标 本次毕业设计的课题得到国家8 6 3 计划支持：1 0 - - - - 4 0 g b s 光收发关键器件芯片技术研究( 续) 。 设计目标为：设计出符合光通信和万兆以太网系统要求的时钟恢复电路。首先在现有成果的基 础上进行分析，然后指定切实的目标，进行设计。 1 5 论文组织 本文介绍了万兆以太网的体系结构。给出了其各项电路指标。讨论了时钟恢复电路的基本原理 以及几种常见时钟恢复电路的系统构成，对最为广泛应用的锁相环( p l l ) 结构作了详尽的分析， 包括目前它的几种设计思想。最后在前人研究成果的基础上进行分析，给出了基于锁相环结构时钟 恢复芯片的电路设计、模拟结果以及版图设计与测试方案。 论文由6 个部分组成。在第一章的引言中介绍了论文研究的主要内容和相关技术指标：第二二章 7 东南大学硕士学位论文 在简要介绍常用集成电路工艺的基础上，具体分析了( 姒s 工艺的特点并介绍了超高速集成电路设 计的方法；第三章讨论了时钟恢复电路的设计原理及其电路实现，并对锁相环系统进行了详细的分 析；第四章重点介绍了相位噪声和电路设计实现：第五章介绍了版图设计和测试方案；最后在第六 章对全文进行了总结。 8 第二章集成电路设计工艺及方法 第二章集成电路设计工艺及方法 2 1 集成电路设计工艺 集成电路设计是一项复杂的综合性工程，它包括电路设计、版图设计和工艺设计几大部分。这 些部分是密切相关的。电路设计工程师必须了解集成电路的工艺过程和版图设计规则。例如集成电 路中存在各种寄生效应，它们都与版图及工艺有关。只有熟知工艺的工程师，才能在电路设计中把 互联线的寄生电容、器件的寄生效应等统一考虑进去，或者通过改变电路结构、版图布局等以减小 寄生参量的影响。 总之。要设计出性能优良的芯片，电路设计人员首先必需深入了解设计使用的工艺。本章在概 述集成电路工艺的基础上，具体分析介绍了本课题设计所采用的工艺及其主要器件特性。 制造集成电路可以有许多种工艺【5 l 。除目前的主流工艺c m o s 工艺外，还有双极工艺、混合的 双极c m o s 工艺( 称为b i c m o s 工艺) 、g a a s 工艺等这里对四种常见工艺的主要优缺点做比较 说明。 l 、双极工艺 这种工艺中基本的有源器件是双极结型晶体管( b j l r ) ，故称双极工艺。其生产的电路主要是 t 1 l ( 恤n s i s t o r - t r a n s i s t o r l o 舀c ) ，即晶体管- 晶体管逻辑以及e c l ( 啪i t t e h o u p l e l o g i c ) 。即发射极 耦合逻辑。双极型集成电路由n p n 、p n f 型双极性晶体管组成，这种类型的器件具有驱动能力强、 速度较高的优点( 相同工艺水平条件下比c m o s 高) ；其缺点是功耗较大、集成度较低。 2 、m o s 工艺 这种工艺制造的i c 中基本有源器件是m o s 管( m e t a lo x i d es e m i c o n d u c t o r ) 。m o s 工艺又可分 为p m o s 、n m o s 和c m o s 三种。p m o s 器件的电流由空穴传导；n m o s 器件的电流由电子传导。 由于硅材料中电子的迁移率是空穴的2 3 倍。所以在相同条件下n m o s 工艺比p m o s1 ：艺可使电 路实现更高的工作速度。而c m o s ( c o m p l e m e n t a r ym e t a lo x i d es e m i c o n d u c t o r ) 工艺则包含两种工艺， 所以比较复杂。一般情况下，c m o s 电路中，n m o s 管和p m o s 管是成对出现的，其主要特点是功 耗低、集成度高。 3 、b i - - c m o s 工艺 同时包括双极性晶体管和c m o s 晶体管的集成电路称为b i c m o s 集成电路，它综合了双极和 m o s 器件两者的优点，但制作工艺相对复杂， 4 、g a a s 工艺 从材料性质来看，g a a s 被认为是继硅以后一种有前途的半导体材料。这种材料的技术开始于 上世纪5 0 年代。但到了8 0 年代才得到了突破性的进展，并作为高性能的半导体器件大量应用，显 示了其优越性。g a a s 与s i 不同，它不是单一元素，而是一种i i i v 族化合物半导体，其主要优点 为： a ) 高的电子迁移率：约是硅中电子迁移率的6 倍，在室温下可达8 0 0 0c r n 2 ( v s ) ，正因为这个 优点，其可以用来制作高频、高速的集成电路。 b ) 大的禁带宽度e q 约比硅( 1 1 e v ) 大一倍，达到1 4 2 e v ，因此本征载流子激发的温度很 9 东南大学硕士学位论文 高，可适于高的环境温度下工作。 c ) 短的少子寿命：由于g a a s 禁带宽度e q 大，少子寿命短，因而抗辐照能力比硅器件强得多， 可到达1 0 7 t a d ，因此，可以在较强辐照环境下安全使用。 d ) 很高的村底电阻率：几乎接近于绝缘体。因而g a a s 可以作为高频器件的绝缘介质，又可以 作为高速集成电路的隔离介质 相对于硅器件来说，g a a s 器件也有某些关键的不足之处： a ) 材料昂贵：单晶制造工艺成熟，价格便宜，两g a a s 单晶制造工艺复杂。要求生长出完整性 很高的单晶更为困难，目前虽然工艺已成熟，但价格比硅单晶贵得多。 b ) 工艺困难：硅器件的制作工艺充分利用在硅上可以生长高质量氧化层s i 0 2 的特点，发展平 面工艺及m o s f e t 工艺，直接利用s i 0 2 层作掩膜保护层及据介质。丙g a a s 上不能生长出这种优 质低界面态的氧化层，因而无法做成m o s 结构，而只好改用肖特基( s c h o t t k y ) 势垒等其他场效应 结构，必然给工艺制造带来困难。同时g a a s 比硅要脆，因此在工艺加工过程中很容易碎。 综上所述，一方面由于g a a s 器件在高频、高速、耐高温和抗辐照等方面的优越性，使它在一 些要求高性能应用领域内起主导作用；另一方面它又不可能取代硅作为半导体器件的主流。但g a a s 器件与s i 器件相比具有速度快、功耗低、工作温度高和抗幅能力强等明显优点，使研制超高速g a a s 电路成为必然的趋势。 随着我国集成电路产业的蓬勃发展以及经济全球化的发展趋势，使集成电路设计者能较方便地 在国内外寻求到合适的集成电路代工服务。目前，东南大学射频与光电集成电路研究所组织的多项 目晶圆( h 但w ) 可以为客户提供c m o s 、b i c m o s 和g a a s 工艺的代工服务。结合本课题任务、 代工相对成本等因素，课题组讨论采用法国o m m i c 公司提供的0 2 哪砷化镓赝晶高电子迁移率场 效应管工艺，即g a a sp h e m t ( p s e u d o m o r p h i ch i g he l e c t r o n i cm o b i l i t yt r a n s i s t o r ) 。 2 2 g a a s p 耻m t 工艺 2 2 1g a a sh e m t 简介 分子束外延( m b e ：m o l e c u l a r b e a m b p i t a x y ) 技术的出现促进了高电子迁移率晶体管( h e m t ) 的快速发展。h e m t 被认为是高频高速电路领域中最有竞争力的三端器件，它不仅具有优异的低噪 声特性，而且具有出色的功率性能。其中，p i 髓m r 的表现尤为突出嘲。为了更好的理解和利用 p i - i m e r ，下面就以o m m i c 公司提供的e d 0 2 a h ( 该公司g a a sp h e m t 工艺版本) 工艺1 7 - 8 1 为例， 简要介绍o a a sp h e m t 的器件材料结构和主要电特性原理。 图2 1 表示p h e m t 的结构剖面图。从图可以直观看出p h e m t 器件以g a a i a s g a l n a s 异质结 为基础t 源漏都是金属与半导体形成欧姆接触，金属与半导体形成肖特基接触势垒栅。在p h e m t 结构中。g a a i a s 和c r a i r l a s 两种不同带隙的高质量化合物半导体形成的突变异质结是高电子迁移率 晶体管的关键组成部分，由于禁带宽度不同，异质结界面能带差产生了势阱和势垒，宽禁带自由电 子能量高于窄禁带，施主原子留在距异质结界面很近的宽带隙半导体中，电子脱离母体转移到未掺 杂的窄带隙半导体中，因量子力学和空间电荷效应使这些电子堆积在一个薄层区域内，形成二维电 子气( 2 1 3e l e c t r o ng a s ，简称2 d e g ) 。p h e m t 有源器件正是通过g a l n a s 沟道层中积累的二二维电子 1 0 第二章集成电路设计工艺及方法 气来导电 图2 1 典型p h e m t 结构剖面图 0 d a s n + g 鲥d s n o l lt n t a n u o n a 抽d o p e d g a h l sn + 0 a r e a su f l t t o p e d 2 de l e c f f o ng a s g a l n a su n d o p e d g a a so n d o p e db u f f e r 在e d 0 2 a h 中，e 表示e n h a n c e m e n t m o d e t r a n s i s t o r ( 增强型场效应管) d 表示d e p l e t i o n m o d e t r a n s i s t o r ( 耗尽型场效应管) ：0 2 代表工艺特征尺寸为“0 2 岫，a 代表“a ”类o m m a c 工艺；h 表示 p s e u d o m o r p h i ch e m t l a y e r ( 赝配h e m t 层) 下面就具体介绍设计中涉及的e d 0 2 a h 工艺各种无源器件和晶体管模型及其主要设计参数。 2 2 2g a a s 无源器件 g a a sp h e m t 无源元件册可分为集总元件和分布元件两部分：集总元件包括电阻、集总电感、 集总电容等；分布元件由传输线段( 如微带线、共面波导等) 构成。集总或分布元件的选择主要取 决于电路的工作频率，一般来说，工作频率在2 0 g h z 以上主要使用分布元件。 2 2 2 1 电阻 e d 0 2 a h 工艺提供了两种类型的电阻：n i c r 电阻和g a a s 电阻。 1 n i c r 电阻 n i c r 电阻的典型方块电阻值为4 0 d o ，实现的电阻阻值较小，不适合用作大电阻。但其精度较 高而且阻值受温度影响变化较小，温度每升高1 摄氏度阻值变化大约为o 0 2 。例如一个在2 5 0 c 时1 0 0 q 的电阻，1 0 0 0 c 时阻值将变为1 0 1 5 f l 。 设计者在设计中选用n i c r 电阻时，需要考虑的参数有：电阻长工和电阻宽w ( 单位u m ) 。电 阻的阻值计算公式如下： 且( q ) ：鱼兰：掣 ( 2 1 ) 、7 形 。 电阻长和宽尺寸的选取不仅与需要的阻值有关，而且还与电阻允许流过的最大电流和承受的最 大电压有关电阻的宽度矿限制了允许流过的最大电流，长度工则限制了能承受的最大电压，n i c r 电阻允许流过最大电流和承受最大电压的计算表达式为： i ( m a ) 兰o 2 x 矿 ( 2 2 ) 东南大学硕士学位论文 ( v ) 兰0 0 0 8 x l ( 2 3 ) 可见，确定电阻的参数上和形时，要综合考虑阻值瓜允许流过的最大电流k 和能承受的最 大电压p r m 。另外，在高频和某些特殊设计中，有时要考虑对地的寄生电容效应，其等效电路如图 2 2 所示。 图2 2n i c r 电阻等效电路 图中，c 表示电阻对地总寄生电容( 包括边缘效应、平板电容效应等) 。要精确计算c 的值是 非常复杂的，而且很难用一个适合各种工作条件的计算公式。设计者有时需要经过版图参数提取和 电路模拟来估算 2 o a a s 电阻 在设计中。当需要大的阻值而对电阻精度要求相对不高时，可选用g a a s 电阻。其典型方块电 阻值为1 9 5 d o ，阻值计算公式为； r ) =2 0 0 0 xr c + r , 、x l ：! ! ! ! ! 丝 矿一2 2 c形一1 o ( 2 4 ) 上式中。电阻长度上和宽度形是g a a s 电阻的模型参数；舭为考虑g a a s 电阻与互连线的欧姆 接触电阻，其典型值为0 1 5 ；e c 是工艺参数，表示g a a s 电阻的宽度变化效应。 g a a s 电阻的高频等效电路同n i c r 电阻，设计中电阻长度上和宽度矿的选取原则也与n i c r 电 阻相同。g a a s 电阻允许流过最大电流和承受最大电压的计算表达式为： ，( m a ) 兰0 3 8 x 矿 ( 2 5 ) ( v ) 兰0 0 7 5 x l ( 2 6 ) 2 2 2 2 电容 在g a a s 集成电路中最常用的是金属绝缘体一金属( m i m ) 电容，e d 0 2 a h 为设计者提供了两 种m i m 电容。一种以1 5 0 r i m 厚的氮化硅加8 5 0 r i m 厚的氧化硅作介质层；另一种仅以1 5 0 r i m 厚的氮 化硅作介质层。m i m 电容结构如图2 3 所示。 _ 匝2 h ( a ) 剖面图( b ) 俯视图 图2 _ 3 砌电容结构 _ 图中肌和阡2 是电容模型参数。m i m 电容值常用平板电容计算公式进行计算 1 2 第二章集成电路设计工艺及方法 c ：生s( 2 7 ) o 式中自表示绝缘体介电常数，k 为氧化层厚度，s 为平板电容的面积( s = ；v 1 x f t 2 ) 。定义单位 面积电容： 气= 去= 等 晓s ， 式中矗表示绝缘体的相对介质常数，岛为真空介质常数8 8 5 x 1 0 q 2 f m 。 e d 0 2 a h 工艺中，考虑了边缘电容效应，对不同介质层分别给出了具体的电容计算表达式。 1 、s i n 电容 当用s i n 作介质时，其单位面积电容c 矗约为0 4 f f j m 2 考虑边缘电容，电容计算公式如下： c = 口s + 口p = 3 9 2 x 1 0 - 6 s + 0 5 1 0 - 3 p( 2 9 ) 式中，= 2 ( 聊+ 阡2 ) ，为电容c 的周长，单位哪；面积s 的单位为g m 2 ；得到的电容c 单位为p f 。工艺实际能实现的容值范围0 ：一5 0 p f 。 2 、s i n + s i 0 2 电容 当用s n + s i 0 2 作介质时，其单位面积电容c 。约为4 9p f m m 2 ，电容计算公式如下： c = 口i s + 属x p = 4 9 x 1 0 - 6x s + o 0 5 x 1 0 - 3 p ( 2 1 0 ) 式中，电容c 的周长_ p 的单位为岫；面积s 的单位为t t m 2 ：得到电容c 单位为p f 。相对于 s i n 电容，s i n q - s i