（通信与信息系统专业论文）fpga在无线通信中的应用研究.pdf

南京理工大学硕士学位论文 y 3 9 8 1 主o 摘要 f 拥有自主知识产权的产品开发，是我国信息产业面临的一大课题，也是产 品开发的一个新的方向。) 本文以f l e x 高速寻呼解码芯片的功能实现为工程背 ， 景，以用户现场可编程门阵列( f p g a ) 为f l e x 解码芯片电路的硬件仿真工 具，研究了f p g a 技术在无线通信中的具体应用，采用超高速集成电路硬件描 述语言( v h d l ) 设计实现了f l e x 解码芯片电路。 厂 一f l e x 解码芯片的核心模块包括：同步提取电路，解交织电路，b c h 译 码电路，地址比较电路，s p i 接口电路等。1 本文在位同步提取电路设计中提出 ， 了一种新型的位同步提取电路的设计方法，该方法具有在一定条件下能够连续 保持位同步的优点；在b c h 译码电路的设计中，采用了一种比较实用的方法。 所有的核心模块功能电路采用v h d l 语言进行描述，并且使用l i n x 公司的 v i r t e x 系列f p g a 器件x c v l 0 0 p q 2 4 0 - 4 进行了硬件仿真。硬件仿真结果表 明，本设计实现了f l e x 高速寻呼解码芯片的基本功能。 本文不仅完成了对f l e x 解码芯片的主要功能模块电路的设计，而且归 纳总结了在f p g a 电路设计和硬件调试中的一些有效的处理方法，并对f p g a 的优化设计技术进行了进一步的探讨。 关键词：f p g a ，v h d l ，f l e x ，解码芯片，无线通信 南京理工大学硕士学位论文 a b s t r a c t t h ed e v e l o p m e n to fp r o d u c t sw i t hi n d e p e n d e n ti n t e l l e c t u a lp r o p e r t yi san e w s u b j e c ti nn a t i o n a li n f o r m a t i o ni n d u s t r y , w h i c hi sa l s oi t sn e w o r i e n t a t i o n u n d e rt h e e n g i n e e r i n gb a c k g r o u n do f t h ei m p l e m e n t a t i o no ft h ef l e x i b l eh i g hs p e e dp a g i n g d e c o d e r ，t h es p e c i a la p p l i c a t i o n so ft h ef p o at e c h n o l o g yi nt h ef i e l do fw i r e l e s s c o m m u n i c a t i o nw a ss t u d i e d a n dt h ef l e xd e c o d e rc i r c u i tw a s d e s i g n e d a n d i m p l e m e n t e db y m e a n so f t h ev h d l i nt h i sp a p e r t h em a i nf i m c t i o n a lb l o c k so ft h ef l e xd e c o d e rd e s i g n e di nt h i s p a p e r i n c l u d et h es y n c h r o n i z i n gc i r c u i t ，t h ed e i n t e r w e a v i n gc i r c u i t ，t h eb c hd e c o d i n g c i r c u i t ，t h ea d d r e s sf i l t e r i n gc i r c u i ta n d t h es p ii n t e r f a c ec i r c u i t ，e t e f u r t h e r m o r e ，a n e w p h a s e l o c kl o o pt e c h n i q u ew a su s e di nt h ed e s i g no f t h eb i ts y n c h r o n i z i n gc i r c u i t ， w h o s ea d v a n t a g ei st h ec o n t i n u o u sb i ts y n c h r o n i z a t i o nc a nb em a i n t a i n e du n d e r c e r t a i nc o n d i t i o n i nt h ei m p l e m e n t i n go ft h eb c hd e c o d i n gc i r c u i t ，a ne f f e c t i v e m e t h o di sa d o p t e d a 1 lo ft h em a i nf u n c t i o n a lc i r c u i t sa r ed e s c r i b e di nv h d l t h e h a r d w a r es i m u l a t i o ni sm a d eu t i l i z i n gt h ex c v l 0 0 p q 2 4 0 - 4f p g ad e v i c e ，w h i c h b e l o n g st ot h ev i r t e xs e r i e sp r o d u c t s o ft h ex i l i n xc o m p a n y t h eh a r d w a r e s i m u l a t i o nr e s u l t ss h o wt h a t t h eb a s i cf u n c t i o no ft h ef l e xd e c o d e rw a s i m p l e m e n t e d n o t o n l yt h em a i nf u n c t i o n a lc i r c u i t sw e r ed e s i g n e d ，b u ta l s os o m ee f f e c t i v e m e t h o d sw e r ec o n c l u d e dd e a l i n gw i t l lt h ek e yp r o b l e m si nt h ec i r c u i td e s i g n i n g b a s e do nt h ef p g at e c h n o l o g ya n dt h eh a r d w a r e d e b u g g i n go f t h e d e s i g n f u r t h e r m o r e ，t h eo p t i m i z i n gt e c h n i q u eo ft h ec i r c u i td e s i g nb a s e do nt h ef p g a t e c h n o l o g yw a s d i s c u s s e di nt h i sp a p e n k e y w o r d ：f p g a ，v h d l ，f l e x ，d e c o d e r ，w i r e l e s s c o m m u n i c a t i o n 1 1 南京理t 大学硕l 学位论文 1 1 绪论 1 引言 现场可编程逻辑阵y t j ( f i e l dp r o g r a m m a b l eg a t ea r r a y ) 在现代电子工程中 有着j “泛的应用。它能够将大量的逻辑功能集成于一个单片集成电路中。虽然 专用集成电路( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t ) 也能够将大量的数字逻 辑功能集成于单片之中，但f p g a 具有可编程，高速等特点，既适用于短研制 周期、小批量产品丌发，又适用于大批量产品的样品研制。其项目所需前期工 程丌发费用较低，有着诱人的应用前景。并且，电路设计工程师可以使用符合 标准( i e e e 一1 0 7 6 ) 的超高速集成电路描述语言( v e r yh i g hs p e e di n t e g r a t e dc i r c u i t h a r d w a r ed e s c r i p t i o nl a n g u a g e ) 进行f p g a 电路设计，该语言具有良好的可移 植性，非常适合于可编程逻辑器件的应用设计，并正在我国得以普及，用f p g a 所设计的电路向a s i c 转化比较容易是其另一大优点。 跟国外先进国家相比，目前国内集成电路工业的基础比较差。大规模、 高密度集成电路主要依赖于进口，受制于人。根据信息产业部的一项调查显示， 目前国内的设计能力严重不足，严重影响了国内集成电路工业的进一步发展。鉴 于此，中国国务院2 0 0 0 年秋季颁布了鼓励软件产业和集成电路产业发展的若 f 政策，鼓励国内企业进行软硬件方面的研究与开发，给予了多方面的优惠， 爿且决定在上海建立我国的集成电路产业基地，旨在提高国内集成电路的设计 能力，促进国内集成电路工业的发展。 本课题是南京理工大学与江苏省信腾高科技发展有限责任公司的一个合 f 1 川发j 则l 的重要部分，旨住为丌发拥有自主知识产权的无线通信a s i c 产品作 前期研究。f l e x 高速寻呼解码芯片是该公司产品的核心部件之一，目前全部依 1 一 南京理工大学硕士学位论文 赖于进口，价格较高。为了能够有效降低产品成本，避免受控于国外厂商，开发 出拥有自主知识产权的f l e x 解码芯片是当务之急。 1 2f l e x 高速寻呼协议简介 f l e x 寻呼编码是m o t o r o l a 公司在1 9 9 3 年6 月公布的一个多速率、全 同步、高性能的寻呼协议，其全名为：f l e x i b l eh i g hs p e e dp a g i n g ，即“灵活高 速寻呼”。f l e x 寻呼编码的提出是为了解决低速寻呼系统运营中出现的一些问 题，它扩大了系统的用户容量，降低了传输时的误码率，提高了电池寿命和频 率资源的利用率。时至今日，它己日臻成熟，现已拥有众多寻呼设备生产厂商 的产品支持，并在许多国家的无线电寻呼业务运营公司中得到应用。1 9 9 6 年1 月，中国邮电部决定进行全国高速无线寻呼网的建设，并采用f l e x 寻呼编码 作为系统编码格式。 1 3f l e x 高速寻呼解码芯片研究的意义 f l e x 寻呼协议标准是美国m o t o r o l a 公司的一项专利性协议。1 9 9 6 年1 月中国邮电部科技司代表中国邮电部与m o t o r o l a 公司签署了中华人民共 和国邮电部与摩托罗拉公司关于高速寻呼技术合作谅解备忘录，备忘录中规 定中国高速寻呼网络采用f l e x 编码制式，中国生产f l e x 高速寻呼机及其解 码芯片在国内使用，不需向m o t o r o l a 公司交纳专利使用费。目前中国已建 成了高速寻呼全国网，但国内还没有厂家生产出高速寻呼解码芯片。目前国内 的f l e x 解码芯片全部依赖于进口，没有自主的知识产权，受制于人，产品的 成本较高。本论文的目的是开发出拥有自主知识产权的f l e x 高速寻呼解码芯 片，t f ：为今后进行其它产品的研究丌发积累经验，为我国集成电路工业的发展 贡献力最。 南京理工大学硕士学位论文 1 4f p g a 的应用特点 f p g a 技术打破了软硬件之间最后的屏障，虽然其功能开发是通过e d a 软件实现的，但其物理机制属于纯硬件电路。跟其它的开发方式相比，f p g a 有多方面的优势，可归纳如下： ( 一) ：编程方法简便先进。f p g a 技术采用菊花链在系统编程方式，这种 先进的方式已成为当今世界上各种可编程器件发展的趋势。它省却了价格昂 贵，操作不便的专用编程器，只需十分简单的下载编程电路和一条p c 机的打 印机通讯线就行，无需编程高压，在t t l 电平下即可以进行在线编程，并可 进行菊花链多片串行编程，编程次数可高达一万次。 ( 二) ：高速。f p g a 的时钟延迟可达纳秒级，结合其并行工作方式，在超 高速应用领域和实时测控领域方面有非常广阔的应用前景。 ( - - - ) ：高可靠性。f p g a 尽管在功能开发上时通过e d a 软件实现的，但 其物理机制却属纯硬件电路，十分可靠。通过合理设计，在大多数设计中，无 须考虑复杂的复位和初始化。设计中只需利用简单的语句将闲置语句导入同一 初始入口，就能防止任何的死机现象。可将整个系统下载于同一芯片中，从而 缩小了体积，易于管理和屏蔽。 ( 四) ：功能强大，应用广阔。目前f p g a 的选择范围很大，可根据不同的 需要选用不同容量的芯片。最大可达数十万门，其几乎可以实现任何形式的数 字电路和数字系统的设计。 ( 五) ：易学易用，开发便捷。f p g a 应用的学习相对于m c u 来说，不需 太多的预备知识，只要稍具一点数字电路和计算机软件的基础知识，就能在短 时问内掌握基本的设计方法和开发技巧。 ( 六) ：开发周期短。由于相应的e d a 软件功能完善而强大，仿真能力便 捷而实时，开发过程形象而直观，兼之硬件因数涉及少，因此可以在很短的时 南京理工大学硕士学位论文 间内完成十分复杂的系统的设计，这是进入市场的最宝贵的特征，可以节约大 晕的开发成本。 ( 七) ：易于转化为a s i c ( 专用集成电路) 产品，当产品达到一定规模时， 就可以将产品转换为a s i c ，只要将设计后生成的网表文件( n e f l i s t ) 交给集成电 路生产j 家并提出相应的要求就可以了。 1 5 本文的主要研究工作和内容安排 本文主要研究f l e x 高速寻呼解码芯片的硬件实现，包括同步提取电路， 解交织电路，b c h 译码电路，地址比较电路，s p i 接口电路等。本文在位同步 提耿电路设计中提出了一种新型的位同步提取电路的设计方法，该方法具有在 一定条件下能够连续保持位同步的优点：在b c h 译码电路的设计中，也采用 了一种比较有效的方法。使用v h d l 语言对f l e x 高速寻呼解码器的分层功 能模块进行了描述，并在x i l l n x 公司的f p g a 芯片v i r t e x l 0 0 p q 2 4 0 4 进行 硬件功能验让。本文不仅完成了对f l e x 解码芯片的主要功能模块电路的设计， 而且归纳总结了在f p g a 电路设计和硬件调试中的一些有效的处理方法，并对 f p g a 的优化设计技术进行了进一步的探讨。 本文内容大致可分为三大部分，包括f l e x 高速寻呼协议基础，f l e x 解码芯片的分块功能的硬件实现和f p g a 设计中的优化方法。全文共分为四 毒。 第章丰要介绍了f p g a 的特点、课题的来源和进行f l e x 高速寻呼解 6 匕”设汁的意义。 第一一章是f l e x 协议基础，包括f l e x 协议的帧格式，同步结构，交织 块结构及帧传输顺序等。 第i 荜中洋细的讨论了f l e x 高速寻呼解码电路的功能分块及其具体实 ，也 ，”l j 步 u 路，解交织电路，b c h 译码电路，地址比较电路和s p i 接口电 4 南京理t 人学硕t 学位论文 路等。 第四章主要是在完成了对f l e x 解码电路的功能实现的基础上，归纳总 结了住f p g a 电路设计和硬件调试中的一些有效的处理方法，并对f p g a 的优 化设计技术进行了进一步的探讨。 南京理工大学硕士学位论文 2f l e x 高速寻呼协议基础 木章对当今世界上流行的几种寻呼系统进行了简要的介绍，并且进行了 u ” 能比较。然后简要的介绍了1 9 9 6 年被我国采用为高速寻呼网络组网标 准的f l e x 高速寻呼协议的帧结构及其空中接口的一些规定。 2 1 各种寻呼标准的应用状况介绍 在f l e x 寻呼协议提出之前，欧洲已发展出相当不错的寻呼协议e r m e s ( e u r o p e a nr a d i om e s s a g i n gs y s t e m ) ，目前在欧洲共有7 个正式使用e r m e s 网 路，系统的频道从1 6 9 4 m h z 1 6 9 8 m h z 之间，提供了1 6 条信道，而且可以 寻呼接收仟一条信道传送的信息，容量为p o c s a g 的4 倍，可在欧洲各个国 咏之川他川。 在欧洲以外，沙特阿拉伯也使用e r m e s 系统网路，另外如：马来西亚、 科威特等皆使用全套的e r m e s 网路、甚至包括语音信箱系统( v m s ) 。但由于 e r m e s 在亚洲的市场发展得相当慢，现在想要在亚洲漫游已经不太可能了， 町冉j j ut - f l e x 的应用技术与市场迅速的扩大，e r m e s 似乎已无力东山再起。 口前欧洲之外大多数国家或地区的寻呼系统都是采用p o c s a g ( p o s t o f f i c ec o d es t a n d a r da d v i s o r yg r o u p ) 协议，该协议原只为响声式寻呼和简短 的信息而设计。p 0 c s a g 采用了b c h ( 3 1 ，2 1 ) 编码，可以提供自我错误修 j - 的功能。虽然目前p o c s a g 系统占全球8 0 以上的市场，但用户数仍在不 断的增多，j n j 每信道可分配的用户却持续的减少，甚至出现没有多余的频率分 州；衍、fj | 乎州1 使_ l j 的窘境，口j 以预见的是在p o c s a g 协议无法满足市场的需 求p ，将渐渐被淘汰。 南京理t 大学硕十学位论文 自从f l e x 发表后，在全球寻呼市场掀起一场高速寻呼系统革命，目前 已在北美、亚太、中东及东欧等地区的寻呼系统采用，在全球高速寻呼市场占 有率已达7 0 。美国几乎所有的寻呼公司皆采用f l e x 技术及协议，全球已有 2 4 个不同国家和地区的厂商相继取得许可证。包括：日本、台湾、新加坡、印 尼等，这使得f l e x 占据了美国地区及亚太区市场，我国亦采用f l e x 寻呼编 码为我国高速寻呼的国家标准。 2 2f l e x 信号的结构 2 2 1f l e x 信号的帧结构 f l e x 的编码格式如图2 1 2 1 所示，将1 小时分为1 5 个周期，即4 分钟 为1 个发送周期，周期序号为0 1 4 。一个f l e x 周期定义为1 2 8 帧，每帧时 出l 块0i 块il 块2 块3i 块4i 块5l 块6l 块7 l 块8l 块9i 块l o 一个交织数据块= 1 6 0 毫秒 8 3 2 比特2 电平f m 速率1 6 0 0 比特，秒 2 x 8 3 2 比特2 电平或4 电平f m 速率3 2 0 0 比特，秒 4 8 3 2 比特4 电平f m 速率“0 0 比特秒 i 鳘i2 2i f l e x 帧格式 f jk 度为18 7 5 秒，包含同步部分和1 1 个数据块。每个f l e x 寻呼机分配1 2 8 南京理工大学硕士学位论文 帧中的某一帧作为寻呼机的基本帧，并通过系统重复值和寻呼机重复值确定寻 呼机町接收信息的帧号。每一帧中的同步部分占用时间长度1 1 5 毫秒，同步1 部分用1 6 0 0 b p s 速率发送，提供帧信息码字同步、1 6 0 0 b p s 符号同步和该帧 后续部分的速率指示。同步2 部分为该帧的交织数据块提供位同步和块同步。 每个交织数据块时间长度均为1 6 0 毫秒，数据块采用交织深度为8 1 6 3 2 的列 交织码方式进行比特流传输。 2 2 2f l e x 信号的同步结构 f l e x 的帧同步结构如图2 2 2 所示。图2 2 2 中同步1 采用2 f s k l 6 0 0 b i t s 卜一j d 步l 一卜一同步2 一 图222 司步结构 渊制，包含1 1 2 比特，刚长为7 0 m s 。“a ”模( 见表2 2 1 ) 定义了1 5 种同步 码，日自u 使用了5 种，其它的用于未来的应用。每种同步码均提供全系统的同 步，并定义后续数据的类型和调制方式。帧信息码字是2 f s k 方式调制1 6 0 0 b i t s 速率发射的个3 2 b i t 的码字，帧信息码字的信息比特中包含帧号0 - 1 2 7 ( 7 b i t ) 8 南京理工大学硕士学位论文 周期号o 1 4 ( 4 b i t ) ，5 b i t 用于多路复合相位低业务量指示( 地址区未超过块0 ) ， 1 比特用于指示信道支持漫游用户情况，4 b i t 校验字符以确保传输质量。同步 2 部分可变速率。其与后面的交织数据块的速率相同，提供块同步。2 f s k ，1 6 0 0 比特时，包含4 0 个比特4 0 个字符。2 f s k ，3 2 0 0 比特时，包含8 0 个比特8 0 个字符。4 f s k ，3 2 0 0 比特时，包含8 0 个比特4 0 个字符。4 f s k ，6 4 0 0 比特时， 包含1 6 0 个比特8 0 个字符。 “c ”摸川j _ 实现交织数据块的再同步。交织数据块依据同步1 中的定 义采用不同的调制方式。传送的“c ”模独立于速率或调制方式，解码为同一 比特模式( “c ”= n 1 0 1 1 0 1 1 0 0 0 0 1 0 0 ) 。 帧速率“a ”模式 a i 1 6 0 0 b p s ( 2 f s k ) 0 1 1 1 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 l j 0 0 1 0 0 1 1 1 0 0 l ，x 2 3 2 ( j o b p ，( 2 1 s k 、 1 ( 3 0 0 0 | 0 0 1 l 1 0 0 l l l0 1 0 1 1 0 0 1 0 0 1 1 1 0 0 l a 3 3 2 0 0 b p s ( 4 f s k ) 0 1 0 1 1 0 0 0 i i l l 0 0 1 10 1 0 1 1 0 0 1 0 0 1 1 1 0 0 1 a 4 6 4 0 0 b p s ( 4 f s k ) 0 1 1 1 1 0 0 0 1 1 1 1 0 0 1 10 1 0 1 1 0 0 1 0 0 l l l o o l a 5f u t u r e1 1 0 1 1 0 0 0 1 1 l 1 0 0 1 10 1 0 1 1 0 0 1 0 0 l i l o o i a i5f u t u r e i i i l l 0 0 0 1 1 1 1 1 1 0 10 1 0 1 1 0 0 1 0 0 1 1 1 0 0 1 rr c - n 1 1 c 1 1 0 0 1 0 0 0 l l l 0 0 0 0 00 1 0 1 1 0 0 1 0 0 1 1 1 0 0 l 2 2 3f l e x 交织块的格式 表22 i a 模结构 中国低速寻呼系统国家标准p o c s a g 中的编码码字采用的是( 3 1 ，2 1 ) b e t ! 码宁加个奇偶校验位组成，共3 2 比特。每个码字有纠2 比特的随机错 的能力。f l e x 系统巾使用和p o c s a g 码字一样的码字编码。并且在传输时， 使用了交织技术，从而提高了纠突发错误的能力。 f l e x 的每一帧有1 1 个交织块，每个交织块时间长度为1 6 0 m s ，且与设 定的帧速牢无芙，存16 0 0 3 2 0 0 6 4 0 0 b p s s 的速率下分别包含8 1 6 3 2 个码字。 q 塑室些! ：查兰竺兰些丝茎 通过来用时分复用方式将多路复合相位组合到一起增加了每一块传输的信息量 ( 对应于不同的传输速率) 。信息速率为6 4 0 0 b i t s 时的交织块结构如下： 信息位校验位 c k l23451 9 2 0 2 l2 2 2 3 3 03 i3 2 i 0 ap pppp n 1 5j ( ) bp pppp 俏r0 cppppp 码宁o dpp 一ppp 心字l apd p pp 心+ ，6 dpp pp p 峭彳7 ap p pp p 码宁7 bp p dp p 码字7 cpp p p p 码字7 dp p - p p p 表2 22 6 4 0 0 b p s s 块结构( 3 2 个码字x3 2 b i t ) 表2 2 2 表示了在6 4 0 0 b p s 的速率时信道上的数据流。所有的码字均由 b c h ( 3 1 ，2 1 ) 码字和第3 2 位的偶校验比特组成。传输时的顺序为列向传输。 例如速率为6 4 0 0 b p s 时，数据传输由码字0 a 的第一个比特开始传输，其后为 0 b ，o c ，o d ，l a 7 a ，7 b ，7 c ，7 d 的第一个比特。 2 2 4f l e x 帧信号的传输顺序 交织块被划分为几个区域，如图2 2 3 所示，各区域的大小以码字为单 仲，小受数折 块大小的限制( 即区边界不局限于块边界) 。f l e x 系统采用前向 纠销披术利数曲：使纵技术米保持数据的完整性，防止数据在传输时受到破坏。 自u 向纠错技术采用( 3 l ，2 1 ) b c h 加一位奇偶校验位来实现。数据交织采用列交织 一l0 一 南京理工大学硕士学位论文 方式，信息速率为1 6 0 0 3 2 0 0 6 4 0 0 b i t s 时，交织深度分别为8 1 6 3 2 。 i 訾1 帧信息同步2块信息 地址区向量区信息区空闲区l f ls 2b ia fv fm fi b l 圈2 2 3f l e x 帧中区排列顺序 1 ) 块信息码字 第一个交织块的第l ，2 ，3 或4 个码字包含帧和系统结构信息。最典型 的情况足j l 钉个码：；：( b l w o ) ，b l w o 中2 b i t 用于指示地址区的开始位置，6 b i t 用于指示向量区的开始位置，2 b i t 用于指示跨帧，3b i t 用于指示系统重复值， 4b i t 用于指示地址区首部的优先地址码字数目。 码字2 ，3 和4 包括日历和时间设置和漫游系统要求的信息。 2 ) 地址区： 地址区紧跟在块信息码字之后，包含短地址( 一个码字) ，长地址( 2 个 码字) 。因为单音地址不需要向量，所以单音地址放在最后。优先地址放在地 址区的首部。地址排列顺序是优先地址，短地址，长地址，单音地址。 3 ) 向量区： 向量区丌始于块信息码字所指示的位置并且与地址区保持一一对应的关 系。向量码字指示相应的消息开始的位置和消息包含的码字数目。地址码字对 应的向量码字的位置计算公式为： v ( 码字号码) = 地址( 码字号码) 首地址( 码字号码) + 首向量( 码字号码) 4 ) 消息区： 消息区中包含向量区指定的消息码字。此处为寻呼机用户可能需要接收 的、 u 乎消息。 5 ) 卒闲： 南京理工大学硕士学位论文 在f l e x 编码格式中，每一帧的时间长度固定为1 8 7 5 秒。当寻呼系统 中n r 供发送的消息不能够填充满一帧时，需要对未使用的数据块填充特定格式 的数据。f l e x 编码格式规定未使用的块的填充模式如下： 在2 f s k ，1 6 0 0b p s 时应填充1 ，0 ，1 ，0 变换的码字。 在2 f s k ，3 2 0 0b p s 时应填充1 ，1 ，0 ，0 ，l ，1 ，0 ，0 变换的码字。 存4 f s k ，3 2 0 0b p s 时应填充1 0 ，0 0 ，1 0 ，0 0 变换的码字。 乱4 f s k ，6 4 0 0b p s 时应填充l o ，1 0 ，0 0 ，o o ，1 0 ，1 0 ，0 0 ，o o 变换的 码# 。 南京理工大学缺士学位论文 3f l e x 解码器功能模块的f p g a 实现 f l e x 高速寻呼解码器的主要功能是对r f 端接收的信息加以处理，将 具有本机地址的信息取出并送到m c u 进行处理。船码器的硬件电路按照功能 n f 以划分为同步电路部分，解交织电路部分，b c h 译码电路部分，地址比较 电路部分，从动模式的s p i 接口电路部分等。目前现有的f l e x 解码器仍是单 颗解码器功能( 参见图3 1 ) ，将来可以将2 比特的a d 变换器加进来，以符合 寻呼机轻、薄、短小和便宜的特性。f l e x 解码器与m c u 之间的通信是通过 从动模式的s p i 接口来进行的，s p i 具有全双工的特性，当一个数据包在传输 时，双向都是有效的资料。每个数据包有3 2 比特，前8 比特是数据包的i d ， 后画的2 4 比特是信息封包。 在本章中，首先对f l e x 高速寻呼解码器进行了功能模块划分，并且在 x 1 l 1 n x 公司的e d a 软件f o u n d a t i o n2 1 i 平台上采用v h d l 语言描述了解码 器所有的核心模块功能电路，使用v i r t e x 系列f p g a 器件x c v l o o p q 2 4 0 - 4 进行了硬件仿真。 | 辱| 3 1 f i e x 解f l j _ 5 器的弛掣府川电路 南京理丁大学硕十学位论文 3 1f l e x 解码器的顶层功能框图划分 3 1 1f l e x 解码器的外围引脚定义 e x t s 0 e x t s l l o b a t e x t a l c l k o u t v d d g n d s o s 7 s y m c l k s p i 接 口 f l e x 解码器 1 l - k ，r 一 8 ， 图3 1 1顶层引脚说明 f l e x 解码芯片共有2 8 个有效引脚，其具体的引脚定义和功能说明如图 3 1 1 和表3 1 1 所示 引脚方向简要说明 e x t s oi n接收到的待解码信号的低位端 e x t s li n接收到的待解码信号的高位端 s o s 70 u t 接收机控制信号，三态，8 根线 l o b a ti n用于检测低电压的输入指示 v d di n电源 g n d地 e x t a l i n 时钟输入，7 6 8 k h z x t a l0 u t 时钟输出，7 6 8 k h z 。c l k o u to u t时钟输出，3 9 4 k h z 1 4 南京理工大学硕士学位论文 s y m c l ko u t恢复同步时钟 r e s e t i n 复位信号，低时有效复位 s si n低时选择解码器准备进行串口通信 r e a d yo u t当解码器准备好数据包时为低 s c ki n 提供串行通信的同步时钟 m o s li n s p i 通信的数据输入 m i s oo u t s p i 通信的数据输出 该脚决定是否使用外部振荡器 0 s c p di n 使用内部振荡器时接到g n d 使用外部振荡器时接到v d d t e s ti n 测试管脚，正常工作时连到g n d 3 1 2 解码器的性能特点 表3 1 1 引脚功能说明 # f l e x 寻呼协议信号处理器 # 解码速率1 6 0 0 3 2 0 0 6 4 0 0b p s 咀艾际时问为同步 低电压指刁 # 接收板j 编挂控制 4 j j ：合接收机兼容 16 个j 编利川，- 地址字 南京理工大学硕上学位论文 1 6 个临时地址 # 1 6 运营者消息地址 # 任意相或单相解码 # 提供实时时钟更新 3 i 3 内部功能模块框图 f l e x 解码芯片的内部结构框图如图3 1 2 所示。f l e x 寻呼机射频电 路接收到f l e x 信号后，经过处理，将其转换为基带数字信号，进行a d 变换， 在e x t s 0 ，e x t s l 端口输出二进制数字信号。对于4 f s k 信号e x t s l 为高位， e x t s 0 为低位；对j 二2 f s k 信号e x t s 0 为有效位，e x t s l 为无效位。在接收 步，解交织，b c h 译码及纠 一一一一一一一一一一一一一一一渝 f 一 坚 臣三卫 ；望一戥 节三 三二) 三二王车 6 南京理工人学硕上学位论文 包括同步部分，解交织部分，b c h 译码部分，地址比较部分，s p i 接口部分 其实现如下文所示。 3 2 同步部分的f p g a 实现 3 2 1 位同步部分 在数字通信系统中，消息是一串相继的信号码元的序列，对于二进制信 l ：l 叮0 就是串相继的1 ，o 序列，解调时常常需要知道每个码元的起始时 划。通常我们把在接收端产生与接收码元的重复频率和相位一致的定时脉冲序 列的过程称为码元同步或位同步，称这个定时脉冲序列为码元同步脉冲或位同步 脉冲。f l e x 寻呼系统是一种全同步，变速率的高速寻呼系统。f l e x 信号与 普通的数字通信系统一样，在每一帧的开始部分有位同步信号和块同步信号( 参 见幽2 2 ，f l e x 信号的同步结构) 。由于f l e x 信号是一种变速率的信号，有 16 0 0s p s 和3 2 0 0s p s 两种码元速率，为了准确的确定信号的抽样时刻，必须 在这两种速率下都能对f l e x 信号进行码元同步。 存数字通信系统中，我们常常采取数字锁相法提取位同步信号。其原理 框图如图3 2 1 1 所示。 x ( i 【) 一拉收n v 【) ：例步惦号 u 儿j ：数丁鉴4 1j 器 d l f ：数字环路滤波器 d c o ：数控振荡器 幽3 2 1l数字锁相环路原理框图 数 ：锁梢环路 + 要由数字鉴相器( d p d ) ，数字环路滤波器( d l f ) ，数 南京胛t 人学硕l 学位论文 控振荡器( d c o ) 三部分组成。数字锁相环路工作的基本过程是：输入数字信 号与数控振荡器输出信号在数字鉴相器中进行鉴相，鉴相器输出的与相位差成 正比的数宁信号，经过数字环路滤波器后，滤除干扰信号，输出信号控制数控 振荡器的相位参数，最后达到与输入信号达到一个稳定的相位差，从而使得二 者频率及相位严格相等。 。翟弘 印二禚攀 图321 2 f l e x 信号数字锁相环路原理框图 在实际的电路设计 中，根据f l e x 寻呼编码格 式的特点，对于数字锁相环 路的设计与上述原理框图有 所区别，其方框图如图 3 2 1 2 所示。 分频系数选择模块根 据波特率设置确定对高频时 钟c p 的分频系数。由于f l e x 信号是一种变速率的信号，有1 6 0 0s p s 和3 2 0 0 s p s 两种码元速率，对于不同的码元速率的信号必须采用不同频率的同步时 i ：l | l 。证、川f 机i i l 通常使用7 6 8 k h z 的晶振作为系统时钟，下面我们来确定分 频系数n ： 对于1 6 0 0s p s 码元速率： n 一7 1 6 6 0 0 8 _ _ _ k k = 4 8 ； 刘 ：3 2 0 0s p s 码元速率：n = 坐= 2 4 ： 外沿榆测b 路 上升沿提取电路检测 到数据的上升沿后输出一个 指示上升沿的尖脉冲信号。 上升沿检测模块实现过程如 图3 2 13 所示：将接收信号延迟，信号延迟的时间长度大于一个c p 周期，但 立 逻a j 南京理t 大学硕士学位论文 幽32 14 + 升沿榆测电路波形圈 是小于二个时钟周期，保证 尖脉冲信号有一定的强度； 并且将其取反( 通过一个非 门实现) ，令延迟并且取反后 的信号与原始输入信号相乘 ( 通过一个与门实现) ，输出 个尖脉冲信号( p u l s e ) ，其波形如图3 2 1 4 所示。 锁定检测模块比较接收的数据和同步信号之间的相位差，由二个计数器 组成，分别对“1 ”和0 进行计数，有二种不同的情况，如图3 2 1 5 所示。 计数器在s y n c l k 的上升沿触发开始计数。我们讨论在1 6 0 0s p s 的情况。由前 “u l 一。 厂 兰- jl j。厂 厂一 r ! n 厂1 ，几厂 厂 r ，n c ， 厂 r 厂1 ，厂 r 几，n ( a ) d a t a 为1 ( b ) d a t a 为0 图3 21 5锁定检测模块的波形图 面的讨论可知，由c p 时钟产生s y n c l k 同步信号的分频系数n = 4 8 。在设计中， 我们允许的相位误差为2 5 ，9 _ l 1 6 0 。= 1 1 4 4 。当在一个s y n e l k 信号周期内的计 数值q 在一定的范围内，对于计“l ”计数器，在图3 2 1 5 ( a ) 中为q 4 4 ，图 3 21 5 f b ) 中为q 4 ，对于计o 计数器，在图3 2 1 5 ( a ) 中为q 4 4 ，当计“1 ”和计0 计数器同时满足要求时认为环路处于锁定状 态，l o c k 输出高电平：反之判断为失锁，l o c k 输出低电平，此时锁相环路 将重新丌始获取同步时钟。上升沿检测模块和锁定检测模块的功能类似与数字 鉴相器( d p d ) 。、刍电路中有少量的毛刺时，如计“1 ”计数器和计“0 ”计数 器的计数值q 还在允许的范围内，则环路认为处于锁定状态，所以锁定检测模 块同时r 有数字滤波器( d l f ) 的功能。 住l i 沿检测电路检洲剑尖脉冲后，计数分频模块根据由分频系数选择 1 9 k翻口三 腻附至兰 南京理1 _ 人学顿+ 学位论文 模块确定的分频系数n 对c p ( 7 6 8 k h z ) 进行分频，得到同步时钟s y n c l k ， 该同步信号在锁定状态下的上升沿基本与数据的跳变沿相对应；当环路达到锁 。广 厂 定状态时，本地产生的位同步信 ”! 叫l j l jl _ j 号( s y n c l k ) 与接收码元信号( d a t a ) 图3 2 i 6同步信号相位关系图 的相位关系如图3 2 1 6 所示，图中 p 为相位误差。 数摔振荡器( d c o ) 在数字锁相环中所处的地位相当于模拟锁相环中的压 控振荡器( v c o ) 。其输出为一脉冲序列，而该输出脉冲序列的周期的受数字 环路滤波器送来的校正信号控制。在设计中，其由一个高稳定性的晶振及其整 形电路和计数分频电路组成。 存实际的电路设计中，采用了两个如上所示的数字锁相环路来组成一个 侍同步提取电路， 一个为主环路，一个为副环路。其结构如图3 2 1 7 所示。主 i 鳘| 32i7 实用的位f 司步提取电路原理图 锁相环路的结构跟前面的电 路基本相同，副环路的结构 有一定的区别。位同步提取 电路的工作原理为：主锁相 环路在锁定状态时，因为收 发双方的固有定时重复频率 存在的频差a f ，同步信号将 会渐渐的漂移，当相位误差 的值( p e 时，其中( p 为大于固有误差的相位值，中：为设定的失锁时的相 仿误著，丰锁相环路一直工作，副锁相环路启动。在副锁相环路锁定后将其分 频训数器的值赋给主锁相环路的分频计数器，从而达到微调主锁相环路相位的 l j 的，使得相位跳变在一定的范围时内可以保持对接收信号的连续同步。 仃 “e 常川的数字锁相环路中，例如微分整流型数字锁相环路，同相 2 0 凹 懈 m o 南京理工大学硕士学位论文 一交积分型数字锁相环路，相位调整一般是通过逐步调整来实现的。一般来讲， 调整的速度会比较慢。在本设计中，当信号失锁时，只须一个码元时间就可以 愀复同步，获耿同步的速度比较快。在这一个获取码元同步期间，码元可能会 发生畸变。但是f l e x 信号采用了b c h ( 3 l ，2 1 ) 纠错编码，可以纠正二位 错，因此系统在一般情况下可以自动纠正错误。f l e x 信号的速率较低，其最 高码元速率为3 2 0 0 s p s ，系统有足够的反应时间，经过实验验证，此设计可以 较好的满足设计要求。与普通的数字锁相环路相比，该设计的电路比较简单占 川的资源比较少，足 个真正意义上的纯数字锁相环路，易于用f p g a 实现。 当输入信号不中断，收发双方的相位跳变小于1 5 。时，可以一直保持对输入信 号的同步。 l 芏i3 2i8 位间步提取电路波形图 图3 2 1 _ 8 是按照上述原理实现的位同步提取电路的仿真波形，在图中可 以看出，奉地信号较快的实现了于接收数据d a t a 的同步。位同步提取电路的 v h d l 语言描述见d p l l v h d 。 3 2 2 块同步部分 块同步通常也称为帧同步。在数字通信系统中，信息一般总是以定数 目的码元组成一个个的“字”和“句”，即组成一个个“块”进行传输。块同 步信号的频率很容易由位同步信号经分频得到，但是，每块的开头和末尾时刻 却无法l l 分频器的输出决定，块同步的任务就是给出这个“开头”和“末尾” 2 南京理t 大学硕上学位论文 的时刻。为了实现块同步，通常有两类方法：一类方法不需要外加的特殊码组， 它类似于载波同步和位同步中的直接法，利用码组之间的不同的特性来实现白 l u 步。另一类是在数字信息流中插入一些特殊的码组作为每块的头尾标志，接 收端根据这些特殊码组的位置就可以实现块同步。f l e x 编码协议采用了这种 方法。 存f l e x 编码协议中，共有