（电路与系统专业论文）异步串口通信模块硬IP核的设计与验证[电路与系统专业优秀论文].pdf

摘要 基于0 3 5 # ms i g ec m o s 工艺，本文设计了一款通用异步接收发送器( u a r t ： u n i v e r s a la s y n e h r o n o u sr e c e i v e r t r a n s m i t t e r ) 的硬i p ( i n t e l l e c t u a lp r o p e r t y ) 核。电路采 用半定制方法设计，设计流程包括物理综合、版图的物理实现、验证和功耗分析。 串行通信中信号传输的失真度较小，从而能够在距离很远的两个系统之间传 递数据。通用异步接收发送器是用于串行通信的一种集成电路，包括发送模块( 并 转串) 和接收模块( 串转并) ，实现数据在串行和并行之间来回转换。该模块还可以 作为硬i p 核应用于微处理器接口的设计中。 随着半导体制造工艺特征尺寸的减小和数字集成电路设计复杂度的提高，互 连线延迟效应在设计中显得越来越重要了。采用物理综合解决了深亚微米工艺条 件下线负载模型精度降低的问题。本文给出了传统设计流程中逻辑综合的诸多限 制并讨论了在已知物理信息的条件下连线估计的准确度是怎样提高的。 在超大规模集成电路( v l s l l 设计中，物理实现是指把硬件结构转化为几何版图 的过程。基于c m o s4 层金属的工艺，设计了u a r t 硬l p 核的物理版图。在标准 单元布局完成后，由版图工具插入时钟树。布线完成后，提取实际的延时信息并 反标到静态时序分析工具p r i m et i m e 进行静态时序分析。在提交流片数据之前需 进行l v s ( 1 a y o u t v e r s u ss c h e m a t i c ) 和d r c ( d e s i g nr u l ec h e c k i n g ) 检查。 功能验证和仿真在a s i c 设计中始终扮演着十分重要的角色。u a r t 硬i p 核 的验证分为两类：动态仿真和静态验证。在动态仿真中，总线功能模型b f m ( b u s f u n c t i o nm o d e l ) 用来模拟处理器的接口。本文重点讨论了u a r t 硬i p 核的静态验 证方法( 包括形式验证和静态时序分析) 。形式验证是用数学的方法来比较两个逻 辑功能是否一致。静态时序分析，在某种程度上可以说是a s i c 设计中最重要的一 步，布局布线之前和之后都要对网表进行静态时序分析。 低功耗成为芯片设计的一个重要目标。设计者需在设计的各个环节中考虑低 功耗优化的问题。文中对集成电路功耗的各个组成部分进行了建模，并用s y n o p s y s 公司e d a 工具p o w e r c o m p i l e r 和n a n o s i m 对功耗进行了分析。 实验得到的硬i p 核最长路径时延为8 4 n s ，平均功耗( 5 0 m i t z ) 约为7 m w ，核 心面积为o 1 8 r a m 2 ，加上p a d 进行流片测试的芯片总面积约为0 8 m m 2 。 摘要 关键词：异步串口通信模块，专用集成电路，物理综合，静态验证 i i a b s 仃a c t a b s t r a c t t h i st h e s i sp r e s e n t sah a r di pc o r eo fu a r ti na0 3 5 t ms i g ec m o s p r o c e s s s e m i - c u s t o m i z e dt e c h n o l o g yi su s e da n dt h ed e s i g nf l o wi n c l u d e sp h y s i c a ls y n t h e s i s ， p h y s i c a ld e s i g n ，v e r i f i c a t i o n ，p o w e ra n a l y s i sa n do p t i m i z a t i o n s e r i a lc o m m u n i c a t i o nr e d u c e st h ed i s t o r t i o no ft h es i g n a l ，t h e r e f o r em a k e sd a t a t r a n s f e rb e t w e e nt w os y s t e m s s e p a r a t e d i n g r e a t d i s t a n c e p o s s i b l e au n i v e r s a l a s y n c h r o n o u sr e c e i v e r t r a n s m i t t e r ( u a r t ) i sa ni n t e g r a t e dc i r c u i tu s e df o rs e r i a l c o m m u n i c a t i o n ，c o n t a i n i n gat r a n s m i t t e rq a r a u e l t o s e r i a lc o n v e r t e r ) a n dar e c e i v e r ( s e r i a l t o p a r a l l e lc o n v e r t e r ) i th a n d l e st h ec o n v e r s i o nb e t w e e ns e r i a la n dp a r a l l e ld a t a i ta l s oc a nb eu s e da sah a r di n t e l l e c t u a lp r o p e r t yc o r ef o rt h em i c r o p r o c e s s o ri n t e r f a c e w i t ht h et e c h n o l o g ys c a l i n ga sw e l la st h ei n c r e a s i n gc o m p l e x i t yo fm o d e r nd i g i t a l i n t e g r a t e dc i r c u i t s ，i n t e r c o n n e c t e f f e c t s p l a y a n i n c r e a s i n g l yi m p o r t a n t r o l ei n d e t e r m i n i n gd e s i g nm e t h o d o l o g i e s p h y s i c a ls y n t h e s i sm e t h o d o l o g yi su s e dt os o l v et h e p r o b l e mt h a tt h ep r e c i s i o no fw i r e l o a d sm o d e lw i l lb ed e c r e a s e da st h ea s i cd e s i g n s m o v ei n t ot h ed e e p - s u b m i c r o m e t e rp r o c e s se r a t h el i m i t a t i o n so fl o g i cs y n t h e s i si nt h e t r a d i t i o n a ld e s i g nf l o wa r ea n a l y z e da n dh o wt h ee f f i c a c yo fi n t e r c o n n e c te s t i m a t i o n i m p r o v e sw i t ht h ea v a i l a b i l i t yo f p h y s i c a li n f o r m a t i o ni ss h o w e d i nv l s id e s i g n ，p h y s i c a ld e s i g nr e f e r st ot h ep r o c e s so fr e d u c i n gas t r u c t u r a l d e s c r i p t i o no fap i e c eo fh a r d w a r ed o w nt ot h eg e o m e t r i cl a y o u to fa ni n t e g r a t e dc i r c u i t a na s i cp r o t o t y p eo fu a r th a r di pc o r eh a sb e e nd e s i g n e di naf o u rm e t a ll a y e r c m o sp r o c e s s a f t e rt h ep l a c e m e n to fc e l l s ，t h ec l o c kt r e ei si n s e r t e di nt h ed e s i g nb y t h el a y o u tt 0 0 1 a f t e rd e t a i l e dr o u t ei sc o m p l e t e ，t h er e a lt i m i n gd e l a y so ft h ec h i pa r e e x t r a c t e d ，a n dp l u g g e di n t op r i m e t i m ef o ra n a l y s i s i ft h ed e s i g np a s s e ss t a t i ct i m i n g a n a l y s i s ，i ti sr e a d yt ou n d e r g ol v s ( 1 a y o u tv e r s u ss c h e m a t i c ) a n dd r c ( d e s i g nr u l e c h e c k i n g ) b e f o r et a p e - o u t f u n c t i o n a lv a l i d a t i o na n ds i m u l a t i o n sc o n s t i t u t eal a r g ep a r to ft h ee n t i r ea s i c d e s i g np r o c e s sa n ds c h e d u l e t h ev e r i f i c a t i o no ft h ew h o l eu a r ti pc o r ec a nb e d i v i d e di n t ot w oc a t e g o r i e s ：d y n a m i cs i m u l a t i o na n ds t a t i cv e r i f i c a t i o n b u sf u n c t i o n m o d e l0 3 f m ) i su s e di nt h ed y n a m i cs i m u l a t i o nt os i m u l a t et h ei n t e r f a c eo ft h eu a r t t 丌 a b s t r a c t m o d u l e s t a t i cv e r i f i c a t i o ni n c l u d i n gf o r m a lv e r i f i c a t i o na n ds t a t i ct i m i n ga n a l y s i s ( s t a ) f o rt h ed e s i g no fu a r ta s i ci sp r e s e n t e d f o r m a lv e r i f i c a t i o ni sam a t h e m a t i c a l m e t h o du s e dt od i r e c t l yc o m p a r et h el o g i c a lf u n c t i o no fo n ed e s i g nw i t ht h a to fa n o t h e r t h es t a t i ct i m i n ga n a l y s i s ，t os o m ee x t e n t ，i st h em o s ti m p o r t a n ts t e pi nt h ew h o l ea s i c d e s i g np r o c e s s t h es t a t i ct i m i n ga n a l y s i si sp e r f o r m e db o t hf o rt h ep r ea n dp o s t l a y o u t g a t e - l e v e ln e t l i s t p o w e rr e d u c t i o ni sr a p i d l yb e c o m i n ga ni m p o r t a n t d e s i g ng o a l d e s i g n e r sa r e m o v i n gt oi n c o r p o r a t ep o w e rc o n s i d e r a t i o n si n t oa l lp h a s e so ft h e i rd e s i g nf l o w a l l c o m p o n e n t so fp o w e r a r em o d e l e d t h e p o w e ra n a l y s i s r e s u l t sw i t h s y n o p s y s e d a t o o l sp o w e rc o m p i l e ra n dn a n o s i ma r ed i s c u s s e d t h ed e l a ya n a l y s i sf o r t h ec r i t i c a l p a t h i sa b o u t8 4 n s ，t h e a v e r a g ep o w e r c o n s u m p t i o ni sa b o u t7 m w a tt h ef r e q u e n c yo f5 0 m h za n dt h ea r e ao ft h ec o r ei sa b o u t 0 1 8 m m t h ew h o l ea r e aa d d i n gt h ep a df o rt e s to ft h ec h i pi sa b o u t0 8 r a m 2 k e yw o r d s ：u a r t ，a s i c ，p h y s i c a ls y n t h e s i s ，s t a t i cv e r i f i c a t i o n 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名墨旦耋!帆沙卉年月瑚 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 答名蒿曦飞 h ，p1 签名：q 型导师躲垩主兰至 日期：访7 年c 月l 日 第一章引言 第一章引言 1 1 异步串口通信模块和硬lp 核 以调制解调器为接口，通过串行数据通道，在主机之问进行信息交换和通信 的系统如图1 - 1 所示。例如，调制解调器可以将一台计算机连到一根电话线上， 通过该调制解调器可以与正在接收的计算机通信。主机以并行字格式存储信息， 而以串行单比特格式传送和接收数据。该调制解调器叫通用异步接收发送器 ( u a r t ：u n i v e r s a la s y n c h r o n o u sr e c e i v e r t r a n s m i t t e r ) ，用来接收和发射串行数据。 u a r t 以资源简单，传输距离远，易于工程实施等特点得到了广泛的应用。 在嵌入式微处理器芯片的设计中，u a r t 已成为不可缺少的一部分【1 1 。 串行数据 一器叵 。 通道 、 u a r tl 主处理器 一 图1 - 1 处理器与u a r t 之间通过串行通道进行通信示意图 随着微电子技术的发展，集成电路芯片的功能变得更丰富，工作速度也越来 越快，器件的几何尺寸也越来越小，芯片的成本越来越低。从芯片的功能和规模 来讲，一个芯片就是个完整的电子系统，这种芯片称为片上系统( s o c ：s y s t e m o nc h i p ) 。其广义的定义为：在同一个芯片上集成了控制部件( ，傲处理器、存储器、 输入输出接口) 和执行部件( 微型开关、微机械) 能够自成体系、独立工作的芯片。 集成电路的设计走过了一条从低层次到高层次、从单一设计组织完成整个设计到 多个单位完成片上系统设计的过程。在2 0 世纪7 0 年代之前，芯片设计和制造紧 密相关，芯片设计通常在半导体产业内部完成，设计者根据工艺线的具体工艺条 件设计物理版图。此后设计的层次从晶体管、逻辑门、寄存器( r t l ) 逐步变化， 而在r t l 层次，当今的设计人员的设计能力平均为2 0 0 门人天，而片上系统的 规模都在百万门以上，这样完成片上系统的设计要花费大量的时间。目前集成电 路的集成规模正以5 8 的速度增加，而集成电路的设计效率仅以2 1 的速度增 电子科技大学硕士学位论文 加。这样就在设计效率和设计规模之间形成了一定的剪刀差，其示意图如图1 2 所示。 设 计 效 益 、 设 计 规 模 图1 - 2i c 产业剪刀差示意图 对于一个高技术产业，它所面临的新产品上市时间的压力越来越大，如果由 于产品开发周期过长而错过了市场，那么它需要花费很大的代价才能挤入市场， 在这种强大的商业压力下，基于i p ( i n t e l l e c t u a lp r o p e r t y ) 复用的设计是当前解决这 一矛盾的有效方法。芯片设计公司如果想要极大的提高s o c 的生产效率，就必须 尽可能的使用现有的i p 模块，甚至从其他公司那里购买所需要的i p 。然后，再 将这些合适的i p 模块通过某种方式拼装成符合功能需求的系统芯片，这就是i p 复用技术。集成电路设计中利用口资源可以缩短相应的设计周期，同时也可以提 高一次流片成功的几率。尤其是在要求实现片上系统的今天，充分利用球核可以 使系统级芯片的功能更为强大【2 】o 1 p 内核模块有行为、结构和物理三级不同程度的设计，对应有主要描述功能 行为的“软口内核”、完成结构描述的“固i p 内核”和基于物理描述并经过工艺 验证的“硬口内核”三个层次。 软i p 内核通常是以某种h d l 文本提交给用户，它已经过行为级优化和功能 验证，但其中并不含有任何具体的物理信息。据此，用户可以综合出正确的门电 路级网表，并可以进行后续结构设计，具有最大的灵活性，可以很容易地借助于 e d a 综合工具与其他外部逻辑电路结合为一体，根据各种不同的半导体工艺，设 计成具有不同性能的芯片。 2 第一章引言 硬l p 核是基于某种半导体工艺的物理设计，已有固定的物理拓扑布局，并已 经过工艺验证，具有可保证的性能。它提供给用户的形式是电路物理结构掩模版 图和全套工艺文件，是可以拿来就用的全套技术【引。 1 2 低功耗设计的考虑 低功耗v l s i 研究随着移动通信终端、个人数字助理( p d a ) 等电池供电系统市 场的飞速扩大而显得日益重要。从适应和推动移动通信市场的发展，推动世界i t 行业进步讲，以及从减少电子设备能源的消耗，节约能源和保护环境的角度讲， v l s i 芯片的低功耗研究都具有深刻的历史意义。例如对3 g 移动通信而言，不仅 要求其手持终端具有强大的多媒体信号处理能力，同时要求电池供电系统有较长 的待机时间。 在集成电路技术高速发展的过程中，集成电路芯片的功耗也始终高速增加， 令芯片封装成本、系统冷却成本提高较快。以应用于台式机、服务器领域的通用 处理器芯片c p u 为代表的高性能芯片为例，2 0 0 3 年i n t e l 提供的数据显示，3 0 年 来通用处理器的动态功耗从小于1 瓦快速增加到了2 0 0 0 年的超过1 0 0 瓦，超过了 人们日常使用的白炽灯的功率；另一方面，由于绝大多数集成电路芯片设计和生 产从耗电量较大的双极性工艺转变到耗电量较小、静态功耗近似为零c m o s 工 艺，静态功耗长期以来在数量级上远远小于动态功耗，被认为是可以忽略的部分， 然而从9 0 年代中期开始静态功耗迅速增大，在数量级上已经迫近动态功耗，成为 不可以忽略的功耗因素。仅仅从这一趋势看，集成电路的“低功耗”研究这个长 期受到忽视的研究领域必然逐步成为半导体工艺生产以及集成电路芯片设计的重 要热点。 事实上，从5 0 年代起，集成电路一经发明，人们就提出来低功耗的要求。只 是由于在集成电路发展的早期，电路系统本身规模较小，功耗问题不是很突出； 其后更加由于静态功耗几乎为零c m o s 电路的兴起，取代了功耗较大的双极性电 路，在很长一个时期里，功耗问题始终作为速度、面积之后的次要的设计目标， 为人们所忽略。在这个阶段，芯片设计中的功耗问题，更多的是包涵在与封装技 术、冷却技术的选择相关的可靠性问题之中。只要芯片不会因为局部发热过多， 散热不均而失效，设计者不会关心“功耗”问题。 情况的改变开始于9 0 年代移动通信市场以及其后p d a 市场的迅猛发展，其 标志就是作为低功耗、嵌入式处理器代表的英国a r m 系列处理器等低端处理器 3 电子科技大学硕士学位论文 市场的巨大成功。市场的需求是技术发展的先导。市场巨大的移动通信终端以及 p d a 等电子系统要求作为其信息处理核心的芯片系统在集成度越来越高的情况 下，使用电池供电并且能够长时间正常工作。过去数十年来，遵循摩尔定律的发 展速度，芯片规模越来越大，相应的工作频率提高很快，集成电路芯片本身的功 耗越来越大。而电池工业技术发展缓慢，远远落后于半导体技术发展的摩尔定律。 因此，电池供电系统的发展将更多的依赖于具有更加优越的低功耗特性的集成电 路芯片心 从节约能源，注重环保的角度考虑，集成电路芯片的低功耗要求也是不可忽 略的趋势之一。随着互联网产业以及计算机产业的不断发展，以集成电路芯片为 核心的电子系统功耗的不断加大，能源问题已日益突出。据i b m 称，早在1 9 9 4 年的一次调出显示，北美地区能源消耗的1 0 用于支撑l t 系统，如此大的消耗 开支占据了很多公司的大部分财政预算。对照i r t s 预测，未来将有更大比例的 能源消耗于以集成电路芯片为核心的电子系统中。基于此，越来越多的科研机构 和企业希望能够通过对计算机软件以及硬件的研究和开发，设计出更加节省能源 的产品，特别是针对高端服务器的节能技术。因此，集成电路的“低功耗”具有 多方面重大的意义【5 j 。 进入s o c 时代，集成电路设计中低功耗研究的重要意义不言而喻，功耗逐渐 成为与速度、面积同等重要的芯片设计目标。 1 3u a r t 硬l p 核在实现与验证中碰到的挑战 硬m 核从逻辑设计到物理设计的实现和验证均面临着诸多挑战，突出的表现 在以下几点： f 1 1 芯片设计人员需要对设计有着深刻的了解，才有可能制定出合适的约束 条件进行综合，并且在充分理解芯片内部结构的前提下完成i p 核的物理 实现。传统的把逻辑实现与物理实现分割开来，物理设计人员对前端设 计毫无知情的设计方法已经不能适应现代芯片的实现。 电子设计自动化工具( e d a ) 对u a r t 硬i p 核设计的支持是必不可少的， 新的e d a 工具将围绕深亚微米工艺特点展开，试图在行为级对系统进行 描述、模拟和综合，将前端设计和后端设计以及测试融为一体，出现了 集制造、工艺和设计于一体的新工具。然而，e d a 工具并不能解决所有 的问题，芯片设计人员必须对芯片的结构、对深亚微米芯片物理实现的 4 第一章引言 特点有着充分理解的前提下才有可能利用好先进的e d a 工具。 ( 3 ) 验证在系统集成芯片设计中所占的比重越来越大。设计中的每步都离 不开验证，没有验证的充分保证就不可能有成功的产品。如何快速充分 地对结构、功能、工艺复杂的设计进行验证，已经成为现代芯片设计中 研究的热点，也是巨大的挑战。 ( 4 ) 特征工艺尺寸的不断减小，使得高层次结构设计与最后的版图设计之间 的鸿沟不断加深，必须在设计的早期就考虑物理实现对设计的影响。在 芯片设计中为了实现设计目标，往往需要在前后端之间做多次的反复设 计，不但影响了设计的周期，更为严重的是有可能造成设计的不收敛， 无法实现口核的正常功能。所以在深亚微米芯片的设计中，考虑怎样减 少迭代的次数，这就需要有新的设计方法，使得前端能够同后端的版图 设计紧密结合起来，减少设计的迭代，保证设计的质量。 ( 5 1 制造工艺越来越复杂，因此在物理设计阶段需要考虑更多的因素。功耗 问题在深亚微米系统芯片中备受关注。半导体特征尺寸的不断减小使得 静态功耗在总功耗中所占的比重不断增大。时钟树的设计、信号完整性 问题、时序问题、可制造性问题、封装、散热，等等，越来越多的因素 在深亚微米物理设计中需要考虑。 1 4 本文的主要研究工作和论文安排 本文的主要研究工作都围绕着u a r t 硬i p 核的设计和验证展开，工作的重 点放在综合、验证和版图的物理实现上。 本人的主要研究工作如下： ( 1 ) 对异步串口通信模块进行结构划分，用硬件描述语言v e r i l o g 来实现各个 模块的设计并验证，保证功能的正确性。 ( 2 ) 在o 3 5 z ms i g e 工艺库下实现模块的综合，经过时序和面积的优化，将硬 件语言描述变成与工艺相关的门级网表描述。 ( 3 ) 通过自动布局布线，经过优化电源网络和时钟树，物理版图实现了该模 块并通过了物理验证( d r c l v s ) ，提取了互连线参数。 ( 4 ) 在设计的各个阶段，均进行了静态验证( 包括形式验证和静态时序分析) 和动态仿真验证。 ( 5 ) 对硬i p 核模块进行了低功耗的分析。 5 电子科技大学硕士学位论文 本文内容安排如下： 第二章，探讨了u a r t 硬i p 核的综合，一方面针对u a r t 硬i p 核的结构特 点，讨论了有利于u a r t 硬i p 核的结构设计，给出了u a r t 硬i p 核的功能划分。 另一方面，通过分析传统的逻辑综合在现代芯片设计中的局限性，引出了物理综 合的概念，并探讨了物理综合的工作原理及其在综合中的作用。u a r t 采用了基 于物理综合的综合流程，把逻辑综合与物理综合紧密结合起来，最后比较了综合 和布线后的结果。 第三章，针对u a r t 硬i p 核在深亚微米芯片设计的物理实现中所遇到的挑 战，提出了相应的解决方案。本章重点讨论了u a r t 硬i p 核物理实现中的几个 关键点：包括电源网络设计、时钟网络设计、时序收敛问题以及版图的物理验证。 以上问题的成功解决，确保了u a r t 硬i p 核物理实现的顺利完成。 第四章，重点探讨了u a r t 硬i p 核的验证。在u a r t 硬坤核的设计中，验 证始终贯穿其中，没有详细验证的保证，就不可能有正确的设计结果。验证包括 动态功能仿真和静态验证。验证涵盖了设计流程中的不同阶段。通过将动态验证 和静态验证结合起来，从而得到正确的设计结果。 第五章，在设计中还考虑了低功耗的设计方法，分析了电路的功耗。介绍了 针对不同层次的功率优化技术，然后针对u a r t 硬i p 核的设计，重点讨论了低 功耗的设计分析方法在该设计中的应用。 6 第二章u a r t 硬m 核的功能划分及综合技术 第二章u a r t 硬i p 核的功能划分及综合 综合作为逻辑设计与物理设计之间的桥梁，一方面需要及时反馈其综合结果 给逻辑设计，以便在必要的时候修改逻辑设计；另一方面需要给物理设计提供良 好的门级设计，方便其物理实现 “。随着硅工艺几何特征尺寸的缩小，在预测布 局布线后时序时，原有的线负载模型变得越来越差。对于结构复杂、设计频率高、 采用深亚微米工艺的芯片或硬i p 核的设计来说，如果单独采用传统的逻辑综合， 其综合结果不令人满意且缺乏说服力，所以在u a r t 硬口核的设计中，采用了 基于物理综合的综合流程，把逻辑综合和物理综合结合起来，避免了逻辑综合一 些固有的缺陷。物理综合通过把综合和布局信息结合起来考虑，可以提供比原来 更为准确的性能预测。 2 1 综合的概念 综合可以定义为两种不同设计形态之间的转换。典型情况下，它代表把一个 设计实体的行为描述转变为一种结构描述。简言之，它把一个模块应当执行的功 能描述( 即行为) 转变为一种组合，即许多元件的互连( 结构) 。综合步骤可以在 每一抽象层次上定义：电路综合、逻辑综合和结构综合。 电路综合：电路综合的任务是把一个电路的逻辑描述转变为一个能满足时序 约束条件的晶体管网络。这一过程可以分为两个阶段：( 1 ) 根据逻辑方程推导出晶 体管电路图。这需要选择一种电路类型( 互补静态、传输管、动态、d c v s l 等) 和建立一个逻辑网络。确定晶体管的尺寸以满足性能要求。 逻辑综合：逻辑综合的任务是产生一个逻辑级模型的结构描述。这一模型可 以用许多不同方式来说明，如状态转移图、状态图、电路图、布尔表达式、真值 表或h d l ( 硬件描述语言) 描述。综合技术因电路性质( 是组合电路还是时序电路) 或希望采用的实现结构( 是多层逻辑还是p l a 或f p g a ) 而不同。综合过程包括一 系列优化步骤，它们的顺序和特点取决于所选择的目标函数面积、速度、功率 或它们的组合。一般说来，逻辑优化系统把这个任务分为两个阶段：( 1 ) 与工艺无 关的阶段，在这一阶段运用许多布尔或代数变换技术来优化逻辑。工艺映射阶 段，在这一阶段考虑所要实现结构的特点和性质。把在第一阶段产生的与工艺无 7 电子科技大学硕士学位论文 关的描述转换成一个门级网表或一个p l a 描述。 结构综合：结构综合也称为行为综合或高层次综合。它的任务是对于一个给 定执行目标的行为描述和一组性能、面积和功耗的约束条件产生一个总体结构设 计的结构图。这包括确定需要什么样的结构资源( 执行单元、存储器、总线和控 制器) 来执行这一任务，然后把行为操作与这些硬件资源相联系，并确定在所产 生的结构上执行操作的顺序。 在综合的三个层次上，逻辑综合在很长的一段时间里发挥了最重要的作用， 这是因为它能够高效地把寄存器传输级的h d l 语言转化为逻辑门级的结构描述。 电路综合和结构综合由于受到技术水平的限制，发展的速度有限。然而随着集成 电路的广泛应用，要求芯片设计大规模、高性能、短周期，大大推动了高层次综 合技术的发展。三种综合技术之间可以互相吸取优势，对于逻辑综合来说，它不 但需要从系统的行为级考虑综合的效果，还需要考虑芯片的物理实现对逻辑综合 的影响【”。 2 2u a r t 硬i p 核的功能结构划分 u a r t 硬i p 核的规划必须在设计过程的早期就开始。芯片面积是决定芯片能 否满足时序、功能和费用目标的关键。一些初期规划应该和初期规范制定同步进 行。初期规划是决定模块之间功能接口和片上时钟分配的关键。r t l ( r c 西s t e r t r a n s f e rl e v d ) 级规划，就是通过预综合r t l 产生一个规划。它对于定义物理级划 分和时序约束是非常重要的。在许多设计中，物理级的划分结果都与逻辑级的划 分结果不同。划分策略如下：尽可能早地定义逻辑层、基于物理关系定义物理层、 把一套全局约束分为多套局部约束、划分扫描链并定义i ，0 管脚。在模块设计或 选择之前，整个设计的时序、面积和功耗要达到的目标都应该在文档中明确描述。 特别是，在设计开发过程的早期就应该计划好整个芯片的综合方法和综合策略。 在进行芯片设计时，可以通过仔细地设计模块之间的接口，把各模块的问题 局部化。良好的设计接口，应该能将模块内部的时序和功能尽可能地与外部模块 的时序和功能隔离，当然也能够和其他模块之间相隔离。因此，每个模块都可以 在隔离的状态下设计和验证。任何一个作为单元进行规划的模块应该采用寄存器 输入、输出。对于模块，特别是可重用模块，当在设计中被作为一个独立单元使 用时，我们没有必要知道它的输入、输出连线有多长。采用寄存器接口的设计方 法，有利于芯片设计时的布局规划。总之，设计中主要模块采用寄存器接口，是 8 第二章u a r t 硬i p 核的功能划分及综合技术 保证设计时时序收敛的非常好的技术。通过将时序收敛问题局部化，使得综合、 时序分析和时序驱动的布局、布线工具发挥更高的工作效率1 8 j 。 基于上述思想，u a r t 硬i p 核的功能划分为4 个部分：发射机、接收机、调 制解调( m o d e m ) 控制器和接1 ：3 模块，如图2 - 1 所示。发射机的作用是将主处理器的 输入信号进行并串转换发送出去。主处理器提供的输入信号包括数据信号和控制 信号，由控制信号控制数据在u a r t 中的移动。接收机的作用是将u a r t 接收的 数据进行串并转换给主处理器。m o d e m 控制器实现对m o d e m 状态和输出的简单 控制。接口模块实现与主处理器的接口控制和读写时序的控制，并且包括中断仲 裁机构来控制相应的中断。 图2 - 1u a r t 硬i p 核的整体架构 u a r t 硬口核的接1 2 1 时序兼容i n t e l c p u 访问外设的时序，如图2 - 2 所示 该图是已经在口核内部与本地时钟同步过后的时序图。 c l k l 6 x 厂 厂 厂 厂 r 几厂 厂 厂 i a d s n 厂一 衅m ，二二二 二二二) 二二二二二二二二二 c s 厂 v d n ( w r n ) 厂 。删t 川二二二二二二二二二 ( 图2 - 2 u a r t 硬i p 核的接1 2 1 时序图 9 电子科技大学硕士学位论文 图2 2 中c l k l 6 x 为内部主时钟。a d s n 为地址选通信号，低电平时有效。c s 为片选信号，它应与地址总线上的数据同时到达。r d n 和w r n 分别为写使能和 读使能信号，与数据总线上的数据同时到达。该硬i p 核的用户只要遵从上面的接 口时序要求，就可以访问和控制i p 核内部的所有寄存器。 在图2 - 1 中，接口模块除了内部寄存器t s r 和r s r 不能够直接访问外，其 他内部寄存器均可通过对应的地址来访问。在图2 2 的接口时序图中，控制信号 a d s n ，c s ，r d n ，w r n 相对于内部时钟而言均是异步信号，即模块不知道这些控制 信号什么时候会到达。如果信号不能由时钟控制，或者它是由不同域中的时钟同 步的，则该信号的跳变对于控制时序器件的时钟有效沿来讲是随机发生的。在设 计中，如果不进行内部同步而直接应用异步信号来控制的话，会给后面的静态时 序分析带来很大的麻烦，因为这些信号与时钟是不相关的，所以这些时序路径分 析不到。 要解决这个问题，在本设计中，采用了跨越时钟域信号的同步方法，即应用 同步装置的电路。同步装置的电路有两种基本类型，它取决于异步输入脉冲的宽 度是比时钟周期更大些还是更小些。不同的情况需要采用不同的电路进行同步。 经过分析，上述的接口控制信号的脉冲宽度都是大于一个本地时钟的周期的。 ”r 图2 - 3 接口同步电路的设计 如图2 - 3 中信号i n l 是外部的异步信号，经过一个d 触发器d f f l 和与非门 逻辑，把该异步信号的沿触发变成了电平触发，与非门的输出信号用来控制d 触 发器d f f 2 的使能端，因此，d f f l 可以用普通的d 触发器，而d f f 2 需要用带使 能端的d 触发器。当i n l 信号有效电平到达时，i n 2 不是立即对后面的电路产生 影响，而是等到内部时钟的上升沿到达之后再变化，这样就起到了同步的作用。 1 0 第二章u a r t 硬p 核的功能划分及综合技术 2 2 1u a r t 内部寄存器描述 表2 - i 内部寄存器描述 地址【2 ：o 】模式缩写寄存器名称 0 0 0只读r h r接收寄存器 0 0 0只写t h r发送寄存器 0 0 1 读写 i e r中断使能寄存器 0 1 0只读i i r中断标识寄存器 0 1 1 读写l c r线控制寄存器 1 0 0 读写m c rm o d e m 控制寄存器 1 0 1只读l s r线状态寄存器 1 1 0只读m s rm o d e m 状态寄存器 另外还有两个移位寄存器：r s r ( r e c e i v e rs h i f tr e g i s t e r ) 接收移位寄存器 t s r ( t r a n s m i t t e rs h i f tr e g i s t e r ) 发送移位寄存器。它们不能被c p u 直接访问到。 表2 2 中断使能寄存器各位说明 b i t 7b i t6b i t 5b i t 4b i t 3b i t 2b i t1b i t o 00 0 0m o d e m 状态接收器线状态t h r 空接收数据 准备好 中断使能寄存器( r ) 中将允许中断源中断。相应位为1 的中断源将被允许中 断，相应位为0 则该中断被禁止。 中断标识寄存器识别中断源的优先级。 表2 - 3 中断标识寄存器各位说明 b i t 7b i t6b i t 5b i t4b i t3b i t 2b i t lb i t 0 o000中断识别位中断状态位 中断优先级见下表。 电子科技大学硕士学位论文 表2 4 中断标识寄存器中断源的优先级说明 优先级 寄存器位【3 ：0 中断类型中断源中断重置方法 o n e0 0 0 1无中断无中断挂起无 10 1 1 0接收器线状态接收数据发生溢读线状态寄存 出错误、奇偶错器 误、帧错误、b r e a k 20 1 0 0接收数据准备好r h r 中的数据可读接收控制寄 用存器 30 0 1 0发送寄存器空t h r 空写发送保持寄 存器或读中断 标识寄存器 40 0 0 0m o d e m 状态检测到读m o d e m 状态 c t s ，d s r ，c d 线寄存器 的改变或r i 的负 边沿 中断标识寄存器各位说明： b i t 0 位表征是否有中断挂起，如果该位被置为0 ，表明有中断。 b i t l 3 识别中断源的优先级。 线控制寄存器控制发送字符的格式和接收字符的检查。 表2 - 5 线控制寄存器各位说明 b i t 7b i t6b i t 5b i t 4b i t 3b i t 2b i t1b i t o o设置b r e a k奇偶强偶检验位奇检验位停止位字长 i n t e r r u p t 置位使能使能 b i t0 - 1 定义了接收和发送数据的字长。 b i t2 该位定义了停止位的位数。 b i t3 5 定义了奇偶模式。 b i t6 该位置位时，在发送线将被强制b r e a k 。串行输出将强制为零。 第二章u a r t 硬i p 核的功能划分及综合技术 表2 - 6 线控制寄存器中字符长度说明 b i t1b i t o字符的长度 005 位 o16 位 1o7 位 118 位 奇偶校验位的选择见下表为 表2 7 线控制寄存器中奇偶校验说明 b i t 5b i t4b i t3检验类型描述 1 或0l 或0 0无无奇偶校验 o01奇校验包含检验位的位数为奇 011偶校验包含校验位的位数为偶 101强置1检验位为1 111强置0校验位为0 线状态寄存器( l s r ) 给用户提供发送和接收的状态信息。为了获得接收字符的 信息，在读r h r 中接收的字符前，必须先读取l s r 中的信息。中断( 接收数据 准备好、接收线状态中断和t h r 为空中断) 与该寄存器的线状态有关。 表2 - 8 线状态寄存器各位说明 b i t 7b i t 6b i t 5b i t 4b i t3b i t 2b i t1b i t 0 o发送器空t h r 空b r e a k 由帧格式奇偶出溢出出数据准 断错误错错备好 b i t 0 位表示数据准备好，即如果一个字符被接收到r b r 中，该位设置为1 。 如果没有可用字符，该位为0 。 b i t l 位表示溢出错误标志位，当一个字符接收到接收移位寄存器中，而r h r 中无空余位置，则该位设置为1 。r h r 中没有被读的字符将被新接收的字符覆盖。 b i t 2 位表示奇偶校验出错标志。该位被置位，表明接收的字符奇偶检验出错。 只要l s r 被读取，该位就会清零。 b i t 3 位表示帧格式出错标志。它包括接收的字符没有可用的停止位。只要 l s r 被读取，该位就清零。当接收的数据帧格式错误被检测出来时，接收器将重 新做同步处理；如果下个采样仍为零，则会被视为新的开始位。 电子科技大学硕士学位论文 b i t 4 位表示b r e a k 中断指示位。如果接收器的串行输入端在一个字符传送的 整个时间段内一直保持为零，该位则会置为1 。 b i t 5 位表示发送保持寄