（计算机应用技术专业论文）基于编码和逆向折叠的soc测试数据压缩方法研究.pdf

基于编码和逆向折叠的s o c 测试数据压缩方法研究 摘要 基于核复用的系统芯片s o c 是超深亚微米和纳米阶段的代表性产品，它不论 在开发周期，还是在系统功能、性能方面，都体现出无可比拟的优点。然而随着集成 的p 核数量的增加，芯片复杂性和测试数据量也不断增加；同时，自动测试设 备a t e 变得越来越昂贵，导致s o c 的测试费用正在飞速上升、测试难度急剧 增加。s o c 的测试问题已经受到越来越广泛的关注。解决s o c 测试问题的一种 最直接有效的方法就是对测试集进行压缩，通过压缩来减少s o c 测试数据量，从 而达到降低测试费用的目的。 本论文针对s o c 测试数据压缩主要提出了两种方案，其中主要的工作有： ( 1 ) 对当前主流s o c 测试方法进行了分类，将这些测试方法归结为外建自测 试b o s t 、内建自测试b i s t 与混合模式自测试三大类，并对每类都举出一些方 案进行阐述，剖析其内在原理及特点。 ( 2 ) 详细讲述了第一种方案改进的f d r 码( i f d r 码) 。针对f d r 码仅对 测试集中的0 游程进行编码压缩、对测试集中广泛存在的大量的1 游程不但不能压缩 反而对每个l 需要用两个比特位来编码的这一问题，i f d r 采取同时对0 游程和l 游 程进行编码的方式对测试数据进行压缩，获得了更高的压缩率。在对测试集中无关位 的确定化问题上，i f d r 也提出了一种较好的确定化方法。i f d r 码属于外建自测试的 范畴。 ( 3 ) 第二种方案新型逆向折叠方案( n e wc o n v e r s ef o l d i n gs c h e m e ，n c f s ) 是在折叠计数器技术的基础上，设计了一种新的折叠电路，并改进了测试模式 间的逆向折叠关系，通过一个逆向折叠种子和测试模式间的逆向距离值来记录整 个测试集。由于这种新的逆向折叠关系自身的特性，我们不必再像原逆向折叠方 案中那样对扫描链长度的奇偶性作区分，更不必在扫描链长度为奇数时对测试 模式中每条扫描链后增加一位无关位，并且在逆向距离的计算以及跳转路径的 选择上更简捷、更灵活。另外，新型逆向折叠电路也比原折叠计数器方案电路 更简单，更加节省硬件开销。新型逆向折叠技术属于混合模式自测试的范畴。 对i s c a s8 9 标准电路的实验结果表明，本文提出的两种方案均能获得很 高的压缩率并顺利解压还原原始数据，是高效的压缩方案。 关键词：s y s t e m - o n - a - c h i p s o c 压缩解压缩测试源划分f d r 码 折叠计数器 t h er e s e a r c ho fs o ct e s td a t ac o m p r e s s i o n b a s e do nc o d i n ga n di n v e r t e df o l d i n g a b s t r a c t s y s t e m - o n - a - c h i p ，w h i c hi sb a s e do ni pc o r e sr e u s i n gt e c h n o l o g y ，i sar e p r e s e n t a t i v e p r o d u c to fv d s ma n dn a n o m e t e rt i m e s s o ch a si n c o m p a r a b l ea d v a n t a g e sn o to n l yi n d e v e l o p i n gp e r i o d ，b u ta l s oi nt h es y s t e mf u n c t i o na n dp e r f o r m a n c e h o w e v e r , w i t ht h e i n c r e a s eo ft h ea m o u n to fi pc o r e si n t e g r a t e d , t h ec h i p sc o m p l e x i t ya n dt e s td a t av o l u m e g r o wp e r s i s t e n t l y m e a n w h i l e ，a u t ot e s te q u i p m e n tb e c o m e sm o r ea n dm o r ee x p e n s i v e ， w h i c hl e a d st os p e e d yi n c r e a s eo ft e s tc o s ta n dd i f f i c u l t y t i l i sp r o b l e mi sd r a w i n gm o r e a n dm o r ea t t e n t i o n ad i r e c ta n de f f e c t i v es o l u t i o ni st oc o m p r e s st h et e s ts e t , t h e r e b yt h e t e s tc o s tw i nb er e d u c e db e c a u s eo f d e c r e a s e dv o l u m eo fs o ct e s td a t a t w os c h e m e sa r ep r o p o s e di nt h i st h e s i st oc o m p r e s st h et e s td a t ao fs o c s ，a n dt h e m a i nw o r ki sa sf o l l o w s ： ( 1 ) p r e v a l e n ts o ct e s tm e t h o d sa r ec l a s s i f i e da s ：b o s t b i s t ，a n dh y b r i ds e l ft e s t b yw a yo f i l l u s t r a t i o n , t h e i rp r i n c i p l e sa r ea n a l y z e da n dt h e i rf c t u r e sa r ep r e s e n t e d ( 2 ) mf i r s t s c h e m ei sd e s c r i b e d , w h i c hi sc a l l e d i m p r o v e df r e q u e n c y - d i r e c t e d r u n - l e n g t h ( i f d r lc o d e i nf d r , o n l yr u n - l e n g t h so fo sa r ec o m p r e s s e db yc o d i n gw h i l e r u n l e n g t h so fi s l a v i s h2b i t so ne v e r y1 t os o l v et h i sp r o b l e m i f d rc o d e sb o t l l r u n - l e n g t h so f o sa n dr u n - l e n g t h so fi s ，a n di ta c h i e v e sh i g h e rc o m p r e s s i o nr a t i o i f d ra l s o p r e s e n t sab e t t e rw a y t od e t e r m i n ed o n t - c a r eb i t s i f d rb e l o n g st ob o s z ( 3 ) t h es e c o n d h e m e ，w h i c hi sc a l l e dn e w c o n v e r s ef o l d i n gs c h e m e ( n c f s ) ，i s b a s e do nf o l d i n gc o u n t e rt e c h n o l o g y an e wf o l d i n gc i r c u i ti sd e s i g n e da n dt h e c o n v e r s ef o i d i n gr e l a t i o n s h i pb e t w e e nt e s tp a t t e r n sa r em e n d e d ，s on c f sc a n r e c o r d st h ew h o l et e s ts e tb yo n es e e da n ds o m ef o l d i n gd i s t a n c e sb e t w e e np a t t e r n s b e c a u s eo fi t sc h a r a c t e r ，w ed o n tn e e dt od i v i d es c a nc h a i n si n t oo d do n e sa n d e v e no n e s ，t os a yn o t h i n go fa d d i n gad o n t c a r eb i tt oap a t t e r nw h e nt h el e n g t ho f s c a nc h a i ni so d d i ti ss i m p l ea n df l e x i b l et oc a l c u l a t et h ef o l d i n gd i s t a n c e sa n dt o c h o o s ew h i c hw a yt og o m o r e o v e r ，n c f s sc i r c u i ti ss i m p l e rt h a nf o r m e rs c h e m e s ， a n di te c o n o m i z e sh a r d w a r em o r e n c f sb e l o n g st oh y b r i ds e l f t e s t e x p e r i m e n t a lr e s u l t sf o rt h ei s c a s8 9b e n c h m a r kc i r c u i t ss h o wt h a tt h e s e2 s c h e m e sc a na c h i e v eh i g hc o m p r e s s i o nr a t i oa n dr e s t o r et h eo r i g i n a ld a t a ，s ot h e y a r ev e r ye f f e c t i v ec o m p r e s s i o nm e t h o d s k e y w o r d s ：s y s t e m o n - a - c h i p s o c ；c o m p r e s s i o n d e c o m p r e s s i o n ；t e s tr e s o u r c e p a r t i t i o n t r p ；f d rc o d e ；f o l d i n gc o u n t e r 插图清单 l ls o c 测试成本曲线9 l - 2b o s t 结构框图1 l l - 3b i s t 结构框图1 l 2 - 1g o l o m b 码分块示意图1 6 2 2 测试向量用f d r 码编码实例1 7 2 - 3 交替与连续长度码分块示意图1 8 2 - 4 标准线性反馈移位寄存器2 l 2 5 传统折叠计数器方案结构2 3 2 - 6 选择状态转移的折叠控制器方案2 4 2 - 7 逆向折叠电路结构图( 单扫描链) 2 6 2 - 8 当l 为奇数时测试模式的变化2 7 3 一li f d r 编码实例3l 3 - 2 预处理步骤3 3 3 3 预处理方法部分流程图3 3 3 4 解码器的结构方框图3 6 3 5f s m 的m e a l y 状态转换图3 7 4 l 新型逆向折叠电路结构图4 2 4 2 无向加权图4 3 4 3 最短邻近式方法求解t s p 问题4 4 4 - 4 最接近插入式方法求解t s p 问题4 5 4 5 测试模式逆向标记4 6 4 - 6 逆向折叠测试数据压缩方法的解压结构4 7 4 - 7 逆向折叠控制电路4 8 4 - 8 转换电路( m = 3 ) ：4 8 图图图图图图图图图图图图图图图图图图图图图图图图 表格清单 2 一l 传统游程码部分编码表( b = 3 ) 1 4 2 - 2g o l o r e b 码编码表( m = 4 ) 1 5 2 - 3f d r 码编码表l7 2 - 4 交替与连续长度码编码表18 2 - 5 四位折叠计数器生成时序2 2 2 - 6 在折叠计数器序列中的状态转移和翻转数2 4 2 7 四位折叠计数器的逆向折叠序列2 5 3 - li f d r 的一种编码方法3 0 3 2 几种方法压缩结果的比较3 8 4 1 四位新型逆向折叠计数器的跳转规则4 0 4 - 2 四位新型逆向折叠计数器的逆向折叠序列4 0 4 3 选择状态转移方案与原逆向折叠方案的实验数据4 9 4 4 本方案对各电路的实验数据4 9表表表表表表表表表表表表表 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成 果。据我所知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已经发 表或撰写过的研究成果，也不包含为获得金日垦王些太堂或其他教育机构的学位 或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示谢意。 学位论文作者签字：未圣研为签字日期；沙。年月侣日 学位论文版权使用授权书 本学位论文作者完全了解金g 巴工些太堂有关保留、使用学位论文的规定，有 权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借阅。 本人授权金壁王些太堂可以将学位论文的全部或部分论文内容编入有关数据库 进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文作者签名：专每毒1 为 签字日期；p ，7 年月膳日 学位论文作者毕业后去向： 工作单位： 通讯地址： 电话： 邮编： 一名：铆w 一，0 掷期：垆厂月日 致谢 在这里，首先我要真诚感谢我的导师欧阳一鸣副教授! 欧阳老师严谨细致、 一丝不苟的作风一直是我学习的榜样；他循循善诱的教导和不拘一格的思路给予我无 尽的启迪。从本文的选题、研究试验到初稿的审阅修改，欧阳老师都倾注了很多心血， 提出了很多有益意见。欧阳老师在学术和科研上严谨态度和勇于探索的精神深深地感 染了我，将使我终身受益。谨向欧阳老师致以崇高的敬意和衷心的感谢! 同时，我还要特别感谢梁华国教授以及系统结构实验室的所有成员对我的无 私帮助。在与他们交流的过程中，我获得了相当大的启发，也感谢他们长期以 来对我的关心和帮助。 感谢我的父母，生我养我，二十六载，你们永远健康快乐是我最大的心愿。 感谢在百忙之中评阅本论文的专家、教授，感谢你们对本论文的宝贵意见和建议。 最后，再次请所有关心、帮助我的老师和同学接受我诚挚的谢意! 作者：郭文鹏 2 0 0 7 年5 月 第l 章绪论 对于s o c 测试方法的研究是国内集成电路发展的迫切需要，对我国国民经 济和现代化国防建设具有重要意义。 1 1 集成电路( i c ) 概述 1 1 1 集成电路背景 所谓集成电路( i n t e g r a t e d c i r c u i t ，i c ) 技术是指采用半导体制作工艺，在 一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照 多层布线或遂道布线的方法将元器件组合成完整的电子电路的技术。从集成电 路技术诞生到今天，集成电路产业已经逐步成为信息产业的核心。并被世界上 各工业发达国家和部分发展中国家竞相发展。集成电路产业属于国家战略性基 础产业，它决定着一个国家的装备水平和竞争实力。欧、美、日等发达国家都 将集成电路核心技术的拥有和产业化的水平作为提高国家综合竞争力的重要目 标之一，许多发展中国家也加入到了该竞争行列中，国家和地区的竞争日趋激 烈。我国也不例外，随着我国近年来经济的腾飞，信息产业已经成为国民经济 的支柱产业，集成电路技术也步入了快速发展的轨道。国家不仅在政策上给予 支持，而且在资金上加以扶持，制定发展计划，培养科技人才，建立工业园区， 加强开发研究。 1 1 2 国际、国内发展现状 据美国半导体工业协会统计，世界集成电路市场在过去3 0 年里的平均年增 长率达到1 7 ，2 0 0 0 年达到总销售额近2 0 0 0 亿美元。国际半导体技术路线图 ( i t r s ) 预测，到2 0 1 0 年4 5 n mc m o s 工艺的高速、低功耗、超大规模i c 将 能量产，能在单个芯片上集成数十亿个晶体管，其时钟频率将达到 10 g h z 2 0 g h z 【1 】。 近几年来随着我国集成电路产业取得的高速发展，产销额逐年增大，其在 世界集成电路产业中的比重也不断增大。根据中国集成电路产业发展状况报 告( 2 0 0 1 年版) 统计，到2 0 0 0 年，我国集成电路市场实际需求总量达到2 2 6 8 4 亿块电路，销售总金额达到9 7 5 3 1 亿元，分别是1 9 9 6 年需求量的3 3 4 倍，需 求总金额的4 5 1 倍，市场需求规模在世界集成电路市场销售总额中所占的比例 己由1 9 9 5 年的1 8 7 上升至7 【2 】。据中国半导体行业协会统计，截止到2 0 0 5 年底，国内从事集成电路设计的单位已经超过5 0 0 家，其中不仅有科研院所和 高等学校，而且也有国有大中型企业和民营企业；做从业人员超过2 万人，行 业收入超过1 0 0 亿元人民币。未来5 年内，我国的集成电路产业规模可能会超 过日本、韩国和欧共体，位居全球第二位【3 j 。 面对集成电路产业如此巨大的增长趋势与发展潜力，为了促进我国电子工 业持续快速地发展，国家自然科学基金委员会已经把“半导体集成化芯片系统基 础研究”列为重大研究项目计划；8 6 3 国家技术研究发展计划将s o c 芯片设计以 及关键技术列为计划重点项目，其中s o c 芯片的可测性设计的主要问题就是 s o c 芯片的测试问题。我国要拥有自主知识产权的高质量系统芯片产品，提高 集成电路产业水平，就必须解决好系统芯片的测试问题。同时，它也是提高国 民经济和建设现代化国防、发展地区经济、增强产业竞争力的一个有效途径。 1 2 集成电路的测试 在集成电路的实现过程中，测试是必不可少的一个环节。所谓测试，就是 检测集成电路芯片中那些由生产制造过程而引入的缺陷。具体做法是：在被测 电路的输入引脚施加相应的激励信号，然后检测输出引脚的响应，并将检测到 的输出引脚的响应与期望的响应进行比较以判断电路是否存在故障。测试的主 要作用是被测器件是否生产合格，是否符合要求。然而，测试的作用不仅用于 判断被测器件是否合格，它还可以提供关于制造过程的有用信息，从而有助于 提高成品率，还可以提供有关设计方案薄弱环节的信息，有助于检测出设计方 面的问题。 1 2 1 测试的分类 ( 1 ) 按目的分类 按要达到的目的分类，可将集成电路测试分为如下4 类： 特性测试( c h a r a c t e rt e s t ) 特性测试也往往称为验证测试( v e r i f i c a t i o nt e s t ) ，其目的是验证这个设计 是否正确，是否满足了规范中所有的要求。通过特性测试，我们可以对设计进 行修正，还可以为产品测试开发出测试程序。 产品测试( p r o d u c t i o nt e s t ) 产品测试没有特性测试那么全面，但是它必须满足质量上的要求，也就是 在产品测试中通过的芯片应该是满足规范要求的。因此每一片生产出来的芯片 都要经过产品测试。从降低测试成本的角度出发，产品测试在保证故障覆盖率 的前提下，通常使用尽可能小的测试向量集合，从而缩短测试时间。 老化测试( b u r n - i nt e s t ) 老化测试的目的是保证被测器件的使用可靠性，即在一段时间之内，进行 持续性的或者周期性的测试，使得有问题的器件在这段时间之内就失效。 入厂测试( i n c o m i n gt e s t ) 系统制造商在进行系统集成之前，需要对所购买的器件进行入厂测试。这 一类测试最主要的目的是避免在系统组装的时候使用有缺陷的器件。 2 ( 2 ) 按内容分类 按所涉及的内容，可将集成电路测试分为如下3 类： 参数测试( p a r a m e t e rt e s t ) 参数测试可分为直流参数测试和交流参数测试。直流参数测试包括短路测 试( s h o r t t e s t ) 、开路测试( o p e n t e s t ) 、最大电流测试( m a x i m u mc u r r e n t t e s t ) 、 汇漏测试( 1 e a k a g et e s t ) 、输出驱动电流测试( o u t p u td r i v ec u r r e n tt e s t ) ，以及 阈值测试( t h r e s h o l d l e v e l t e s t ) 等。交流参数测试包括传输延时测试( p r o p a g a t i o n d e l a yt i m et e s t ) 、建立和保持时间测试( s e t u pa n dh o l dt i m et e s t ) 、工作频率测 试( f u n c t i o n a ls p e e d t e s t ) 、访问时间测试( a c c e s s t i m e t e s t ) 、刷新时间测试( r e f r e s h t i m et e s t ) ，以及上升和下降时间测试( r i s ea n df a l lt i m et e s t ) 1 4 j 。 功能测试( f u n c t i o n a lt e s t ) 功能测试也叫行为测试，它是用来验证模型或逻辑是否像预期的( 规范行 为) 那样工作，这也可以称为“设计验证测试”。它由输入向量和对应的响应所 组成，检验芯片的内部结构是否实现了设计方案所要求的正确的操作。功能测 试能够对模型化故障( 例如固定故障) 达到一定的覆盖率。但在芯片规模较大 时，采用功能测试向量并不合适。例如，对于一个3 2 位的加法器，其输入共有 6 5 个，为了验证这个器件的加法功能对所有的输入组合都是正确的，需要对2 6 5 种输入激励全部进行测试。即使假定一种输入激励进行测试只需要ln s ，那么 整个芯片的测试也需要约1 0 0 0 年才能完成。 为了解决这个问题，提高测试效率，需要采用故障模型来检查电路是否能 正常工作稍后将对常见的故障模型进行介绍。 结构测试( s t r u c t u r a lt e s t ) 结构测试是在一个大规模数字系统的原始输出端口观察其内部信号的状 态，用来验证制造的芯片的拓扑关系。结构测试也可以表述为：在制造过程之 前给定一个完好的电路，结构测试可以用来验证其在制造过程之后，所有的互 联都是完好的，所有的门级真值表都是正确的。结构测试首先需要将电路的物 理缺陷模型化，建立故障模型，产生测试激励。然后将测试激励从原始输入引 入故障点，并将故障点的测试响应传播到电路的原始输出，最后比较测试响应 与无故障响应，判断电路是否有故障，继而进行故障定位。因为它依赖电路内 部的特定结构，所以这种测试被看作是结构化的。 比较功能测试与结构测试就可发现，功能测试是依赖电路功能的，输出应 符合其电路自身的功能；而结构测试则不关心电路的功能，它对于电路某个输 入引脚的信号变化，会根据电路的内部结构来推算内部节点的状态变化，以及 输出引脚的值的变化。结构测试的最大优点就是可以让我们自己研发测试相关 的算法。这也是以故障模型为核心的，即大多数测试产生算法和测试评估算法 都是基于某种故障模型的。接下来我们介绍一下常见的故障模型。 3 1 2 2 故障模型 在讲故障模型之前我们先区分一下缺陷、差错和故障三个名词的意义。 缺陷( d e f e c t ) 是指实际的物理系统与所设计的系统之间存在的差异。缺陷 可能是在制造过程中产生的，也可能是在长期的使用过程中产生的。 差错( e r r o r ) 是指有缺陷的系统在运行中产生错误的信号。差错是由缺陷 引起的，但缺陷在某些条件下有可能并不引起差错。只有当缺陷引起差错时我 们才有可能发现它。 故障( f a u l t ) 是对物理缺陷的抽象表示，但有时故障也指电路中实际存在 的物理缺陷。 一个电路或元件的物理故障是各式各样的。故障的种类和故障的数目也都 有很大的差异。为了便于研究，按照故障的特点和影响将其归类，称为故障模 型( f a u l tm o d e l ) 。经过大量的实验和研究，人们逐渐建立了三种常用的故障模 型，即固定故障模型( s t u c k - a tf a u l t m o d e l ) 、延迟故障模型( d e l a yf a u l t m o d e l ) 和静态电流( i d d q ) 故障模型。 ( 1 ) 固定故障模型( s t u c k a tf a u l tm o d e l ) 固定故障模型按故障的数目可以分为单固定故障模型( s i n g l es t u c k a t f a u l tm o d e l ，s s f ) 和多固定故障模型( m u l t i p l es t u c k a tf a u l tm o d e l ，m s f ) 。 s s f 模型是指在被测试电路中只存在一个逻辑故障。当然，实际电路系统通常 不止存在一个逻辑故障，但为了简化问题，而且经过实践证明，我们完全可以 采用s s f 模型解决多故障的问题。 ( 2 ) 延迟故障模型( d e l a yf a u l tm o d e l ) 延迟故障模型也是工艺缺陷引起的。但它与固定故障模型不同的是，在这 里的工艺缺陷导致的故障并没有损坏电路逻辑功能，而是使晶体管的开关时间 处长了，也就是增加了逻辑门的充放电时间，这样对于一些工作频率要求比较 严格的器件，尤其是在电路系统的一些关键路径上，就可能达不到电路设计的 要求。 ( 3 ) 静态电流( i d d q ) 故障模型 i d d q 就是指m o s 管的静态电源电流。i d d q 故障模型是指电路在生产过 程中的缺陷，使电源和地之间出现了不正常的连接，从而增加了芯片的静态电 流。i d d q 模型能够覆盖诸如晶体管固定开启故障、大多数的短接故障、一些 开路故障以及一些无法控制或无法观察到的逻辑故障等。 除了这三种常见的故障模型外，工业中还有桥接故障( b r i d g ef a u l t ) 、转 换故障( t r a n s i t i o n f a u l t ) 、瞬时故障( t r a n s i e n t f a u l t ) 、耦合故障( c o u p l i n g f a u l t ) 、 相邻矢量敏化故障( n e i g h b o r h o o dp a t t e r ns e n s i t i v ef a u l t s ) 等等。 1 2 3 集成电路技术发展对测试的影响 当今先进的设计和制造能力为创造功能和性能空前强大的芯片提供了巨大 4 的潜力，超大规模集成电路( v e r yl a r g es c a l ei n t e g r a t i o n ，v l s i ) 技术已经发 展到在单个芯片上可以集成上亿个晶体管，并且时钟频率高达g h z 的程度；与 此同时，高速度、高集成度的设计也给测试带来了前所未有的严峻挑战。 历史表明，v l s i 器件的发展趋势是门密度、引脚数及晶圆尺寸越来越大， 而同时特征尺寸、所设计的线条及金属化连接的尺寸却越来越小这就意味着 今天制成的像系统芯片( s y s t e m o n - a c h i p ，s o c ) 那样的超大规模集成电路芯 片以及未来制成的特大规模集成电路芯片更容易被污染，出现工艺及金属化错 误，同时也就拥有更多物理( 更多的门以及门的连接) 故障概率。越高的频率、 越多的引脚数、越高的集成度以及越高的复杂性会导致用于测试现代芯片的测 试平台的成本上升，带来“测试成本危机”。在一定的市场中，经常性的测试成 本可以是硅芯片和封装总成本的2 4 倍。 同时市场对产品的低成本和上市时间要求越来越高，这就要求测试开发人 员必须快速而有效地完成测试程序。如果测试程序需要在拿到样片之后进行大 量的测试，那就会延误量产，推迟上市时间，从而造成很大的损失【4 】。目前， 集成电路设计正快速的向系统芯片设计方法转变，逐步地将各种预先设计和验 证的芯核( c o r e ) 集成在一个芯片上，例如：存储器芯片、处理器芯片、混合 模式信号和r f ( 信号处理) 芯核等。这种基于芯核的设计风格和创新技术，大 大增加了设计产量，加快了产品投放市场的时间，但是，不断增加的芯片复杂 性和测试数据量，也使得芯片的测试费用不断上升，尤其是自动测试设备 ( a u t o m a t i ct e s te q u i p m e n t ，a t e ) 变得越来越昂贵。 1 3 系统芯片s o c 随着集成电路的工艺制造技术、封装测试技术和设计方法学的进步，晶体 管的尺寸越来越小，芯片开发者能在芯片上使用的晶体管越来越多，也因此能 容纳更多的电路，目前量产芯片的特征尺寸己降到9 0 r i m 。这使得原来需要组合 具有不同逻辑、存储、模拟等多种功能的多个i c 才能实现的系统功能，如今如 需要一个i c 就可取代，这就是系统芯片s o c 带来的好处。系统芯片s o c 是超 深亚微米( v e r yd e e ps u b m i c r o n ，v d s m ) 和纳米阶段的代表性产品，它的出 现将集成电路带入了一个新的发展时期。 系统芯片s o c 是指一种微电子技术，利用该项技术可以将数百万个逻辑门、 数百万个比特的存储器以及许多不同的模拟功能单元，集成在单一芯片上以形 成完整系统。但习惯上是把s o c 视为内含上述数字以及模拟功能单元的集成电 路。在业界，s o c 一直没有明确界定的核心内涵和表征，而文献 4 】给出了s o c 的一种判断标准：“一种集成电路芯片如果具备了下述特征，就可称其为s o c ， 这些特征是：a 实现复杂系统功能的v l s i ：b 采用超深亚微米工艺技术；c 使 用一个或数个嵌入式c p u 或d s p ：d 具有从外部对芯片进行编程功能；e 主要 采用第三方的i p 核进行设计。” 1 3 1s o c 的优越性 i n t e l 公司创始人之一g o r d o nm o o r e 在他的摩尔定律中指出，集成电路中 晶体管的密度( 集成度) 每1 8 2 4 个月翻一番，同时价格降一半。预计在2 0 1 0 年，芯片上晶体管的数量将达到百亿数量级，但芯片的制造能力与设计能力的发 展却相差很大，每经过十二个月，芯片的集成度提高5 8 ，而设计能力只能提 高2 1 1 “。原有的垂直型芯片设计模式，即一个厂商负责从规格定义到行为级、 逻辑级、门级和版图级的整个芯片设计过程，因为设计周期较长，越来越不能 满足市场要求。近十年来，一种新的水平型设计模式基于复用的设计，受 到学术界及产业界的密切关注。通过复用一些经过验证的电路模块，可快速构 建一个复杂的系统。这类可多次重复使用的电路模块通常被称为知识产权 ( i n t e l l e c t u a lp r o p e r t y ，i p ) 核，而基于芯核复用实现系统级功能的芯片就是系 统芯片s o c 。 s o c 具有传统a s i c ( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t ) 无可比拟的优 点：由于s o c 采用了以复用i p ( i n t e l l e c t u a lp r o p e r t y ) 芯核为主的设计技术， 因而在缩短开发周期、完善系统功能、提高系统整体性能方面均具有明显优势。 系统芯片的新的设计方法已经改变了传统的设计和测试方法。为了提高设 计生产率和缩短上市时间，内核复用已经成为s o c 设计不可替代的主要方法。 这种设计方法导致出现了专门的i p 公司，专门为用户提供嵌入式内核。据预测， 在不远的将来，4 0 6 0 的内核将来自外来资源，可能会占到芯片的9 0 。 1 3 2s o c 遇到的问题 基于i p 模块的s o c 技术有效地提高芯片结构化设计及其集成度，从而使 s o c 单个芯片能够完成更复杂的任务的同时，也给我们带来了很多的问题。由 于s o c 中包括数字、模拟、射频、电源等各种模块或核，s o c 芯片的复杂度增 长迅速，s o c 设计中的问题越来越突出；并且由于芯片复杂度的急剧增长，对 芯片的测试也变得越来越困难，因测试而产生的费用也越来越令人难以接受。 s o c 设计中遇到的的问题有：多时钟域的不同类型电路之间的互连、通信 和集成问题；针对v d s m 和纳米工艺使数字电路设计表现出的模拟特征，工程 师们需要应对电子线路的模拟行为所带来的寄生效应；逻辑设计必须结合物理 特征才能精确给出时延、功耗、可布性、面积等类属参数。目前在单个芯片上 设计和实现一个完整的通用系统难度很大1 1j 。 s o c 测试中遇到的问题主要有测试进入、i p 核结构未知、i p 核隔离以及测 试控制等。 首先，由于i p 核被嵌入到s o c 芯片中，因此i p 核的测试进入不能像板级 系统设计那样在物理上即可直接访问芯片的输入输出引脚。i p 核的输入输出端 口缺少了其原有的可控可观性，使得s o c 中的i p 核测试起来非常困难。因此， 必须为i p 核提供相应的测试访问通道，实现测试访问。而现在的芯片引脚数与 6 芯片内门数、可能的故障数的比率为每个引脚2 0 0 0 个门，每个引脚1 2 0 0 0 个故 障。也就是说，大部分芯片在一个合理( 成本效益) 的功能测试模式数目范围 内实际上都是不可测的，而且这样的功能测试模式生成将是一个相当长的耗时 过程。要向内置逻辑提供更多访问的最好方法是要提供更多的引脚。但即使现 在有的芯片设计了5 0 0 多个引脚，也还是赶不上曰益增长的门密度，而且越多 的引脚数也就意味着越高的芯片成本 其次，由于s o c 其自身的特性，一个完整的s o c 芯片经常集成多个i p 核， 而一般情况下i p 核的提供者与s o c 集成者是独立的。i p 核提供者只负责提供 i p 核，不负责其测试，i p 核的测试是由s o c 集成者完成的。为了保护知识产权， i p 核提供者不会向s o c 集成者提供i p 核的结构信息，而是在提供i p 核的同时 提供一个测试数据集。这样，对s o c 集成者来说，i p 核测试就是黑盒测试，因 而很难对测试进行优化。 再次，由于一个s o c 上通常嵌入了多个i p 核，而且还可能包含一些用户 定义逻辑u d l ，因此，需要在测试i p 核的过程中对核进行隔离。所谓隔离就 是指i p 核在测试过程中将核输入输出端口与片上其他相连接逻辑的输入输出 端口相隔离，从而使得i p 核在测试过程中与其他逻辑不至于相互干扰。即，在 i p 核测试时，一方面可以保证片上其他逻辑不会干扰i p 核测试，另一方面保 证i p 核的测试响应不会危及片上其他i p 核的正常状态。 最后，在s o c 中，片上可能复用了很多不同类型的i p 核，这些i p 核不可 能同时被测试，而是要分批进行测试，因此就需要一种测试控制策略来控制片 上i p 核的测试。最简单的测试控制策略是一次只测试一个i p 核，但这种策略 是非常不经济的。一般情况下，将几个比较小的i p 核同时进行测试，用来减少 总的测试时间，降低测试成本。因此，需要相应的测试控制逻辑实现对片上i p 核的测试进行控制j 。 另外，在生产应用上以及成本效益上，s o c 也还远未达到经济规模。目前， s o c 在通信类和消费电子类产品的发展状态较为成熟，但数量仍难以达到经济 规模。相对地半导体应用最多、标准化最高的信息产品类仅占2 成。预测未来 只有在p c 产品大量使用时，s o c 的应用方可达到经济规模，成本效益的问题 方可解决。 1 3 3 扫描技术 由于不同公司的利益问题，i p 核结构求知问题只有出现新的工业生产模式 才有可能得以解决。但针对另外三个问题，扫描技术则是一个行得通的解决方 法。扫描技术针对高门数、成本敏感、时序复杂的芯片提供了一种内部节点的 分类测试访问( 控制或观测性) 方案，这样就可以减少测试时间、测试数据量 和测试平台的复杂性，并且增强实现高质量的能力，还可支持自动测试或向量 生成过程的能力。 7 扫描技术需要对电路本身做一些改动，使之除了通常的工作方式之外，还 增加一种专门为测试用的方式，在这种方式下，利用控制信号使所有的触发器 以串行移位寄存器方式工作。这种新的为测试用的方式称为扫描方式。 扫描技术分类： “扫描”是指将电路中的任一状态移进或移出的能力，其特点是测试数据 的串行化。通过将系统内的寄存器等时序元件重新设计使其具有扫描状态输入， 可以使测试数据从数据输入端经过由移位寄存器等组成的数据通路串行移动， 并在数据输出端对数据进行分析，以此提高电路内部节点的可控制性和可观察 性，达到测试芯片的目的。 ( 1 ) 全扫描技术 全扫描设计就是将电路的所有触发器都采用特殊设计的具有扫描功能的触 发器，使其在测试时链接成一个或几个移位寄存器( 扫描链) ，这样，电路分 成了可以进行分别测试的组合电路和移位寄存器，电路中的所有状态可以直接 从原始输入和输出端得到控制和观察。这样的设计将时序电路的测试生成简化 为组合电路的测试生成，大大降低了测试生成的难度。 ( 2 ) 部分扫描技术 由于部分扫描技术只选择一部分触发器构成移位寄存器，因此其关键技术 就在于如何选取扫描触发器。2 0 世纪8 0 年代以来，对部分扫描的研究主要集 中在如何减少芯片面积、降低对电路性能的影响、提高电路的故障覆盖率和减 小测试矢量生成的复杂度等方面的算法研究，大致可分为：根据可测试性分析 来选择扫描触发器、根据要求的故障覆盖率来选择扫描触发器、根据简化测试 矢量生成来选择扫描触发器等技术。 ( 3 ) 边界扫描技术 它是在芯片的输入输出引脚处放上边界扫描单元b s c ，并把这些扫描单元 依次连接成扫描链，然后运用扫描测试原理观察和控制元件边界的信号在正 常工作状态下，通过边界扫描单元中的边界扫描寄存器b s r 并行地输入、输出 信号；测试时，由b s r 串行地存储和读出测试数据。扫描单元也可以串、并行 混合地接收和输出数据。 ( 4 ) 电平敏感扫描设计l s s d 在扫描电路中，为了把组合电路与时序元件隔离开来，需要增加切换开关。 但在作扫描切换时，很容易出现竞争冒险，从而引起扫描电路误触发，使测试 失败。为了解决这个问题，选用时钟电平来触发，而不用通常所用的边沿触发 方式。用电平触发的扫描电路设计称为电平敏感扫描设计l s s d 。 8 1 4s o c 测试简述 1 4 1s o c 测试特性 由于s o c 具有不同于以往板级系统的特征，所以它的测试也具有与以往不 同的特性。 ( 1 ) 速度达到g h z ，功能涵盖了逻辑、c p u 、模拟模块以及上百种不同类型 的存储器； ( 2 ) 时钟域( 集合) 数量增加，s o c 内部的接口和扫描链测试时需要灵活、 分级和异步时钟： ( 3 ) 可复用的“黑盒子”核或硬智能属性( i p ) 元件测试时可能需要调用不同 的测试方法学，这其中就包括b i s t ； ( 4 ) 核测试标准的问题，其中也包括内核测试语言c t l ( c o r et e s tl a n g u a g e ) 【4 i 。 对测试系统，s o c 也提出了并发测试( c o n c u r r e n tt e s t ) 能力和灵活性的要 求。 所谓并发测试能力是通过类似分时技术在单处理器上，或通过使用多处理 器实现对多个核的并行测试。这是目前唯一一个可以大幅度减少s o c 测试时间、 降低测试成本的方法【4 】。据s o c 芯片内各种类型电路模块测试时间的分类统计 数据指出，随机逻辑占时间比例为1 2 5 、微处理器占1 2 5 、数字信号处理 器占2 0 、嵌入式存储器占3 0 、模拟电路占2 5