（通信与信息系统专业论文）基于fpga的数字存储示波器研究.pdf

武汉理工大学硕士学位论文 摘要 示波器是调试电路的一个重要工具，其性能的优劣直接影响电路测试数据 的准确度。在电路参数的分析过程中，除了示波器的带宽、采样率和存储深度 外，一个更重要的指标就是波形捕获率，该指标直接关系到示波器能否捕获到 偶发的错误信号，而这个指标也正是数字存储示波器的一个软肋。 本系统基于单片f p g a 的多处理器结构，让整个系统运行在并行处理上， 提高整体的性能。其中，多处理器全部在a l t e r a 的e p 3 c 4 0 p 2 4 0 c 8 n 中实现， 在降低设计复杂度的同时也提高了系统的稳定性。f p g a 的可编程性使多处理器 的设计可行；首先通过双采样处理器对信号进行乒乓采集，提高采样的效率， 降低丢失波形的概率，然后在波形显示部分直接使用专门的显示处理器，包括 波形映射处理器和显示控制器。其中波形映射可以等效增加l c d 的刷新率，该 方法突破了l c d 显示的低刷新率。将多个波形叠加起来一起显示，提高了示波 器的波形刷新率，增强了捕获偶发信号的能力。 核心处理器采用n i o si i 处理器，充分发挥了f p g a 的性能，使用n i o si i 处理器接收操作面板信息并反馈给其他各个处理器单元，负责协调各个协处理 器的有序工作。使用n i o su 处理器构建了一个s o p c 系统，可以将数据处理与 计算模块设计成p 核连接到处理器的总线上，统一由核心处理器控制。在需要 增加示波器的功能时，可以将相应的p 核连接到处理器上，这样就实现一个可 裁剪的多功能示波器。 在本系统中使用s d 卡对采集的数据进行保存，并将保存的数据送入p c 机 中进行分析，该p 核是连接在处理器的a v a l o n 总线上的，通过处理器控制s d 卡的读写操作。 示波器的数字信号处理模块使用d s pb u i l d e r 构建模型并调用q u a r t u s1 1 将其直接转化成高效的数字逻辑电路。d s pb u i l d e r 不仅可以搭建数字信号处理 模型，还可以通过仿真检测模型的准确性。 本系统具有高度的灵活性，f p g a 内的处理器和存储器都可以进行修改，以 适应不同的需求。f p g a 的可编程性使得示波器的升级更加容易，可以在f p g a 中加入需要的功能模块而不必改变外围电路。 关键词：f p g a ，乒乓采集，波形捕获率，s d 卡，d s p b u i l d e r 武汉理工大学硕士学位论文 a b s t r a c t o s c i l l o s c o p ei s 觚i m p o r t a n tt o o lf o rd e b u g g i n gc i r c u i t ，o s c i l l o s c o p ea f f e c t a c c u r a c yo nt e s t d a t ao fc i r c m t i nt h ep r o c e s so fa n a l y z i n gc i r c u i t ，b e s i d e s o s c i l l o s c o p eb a n d w i d t h , s a m p l i n gr a t ea n ds t o r a g ed e p t h ，am o r ei m p o r t a n ti n d e x e s w h i c hi st h ew a v e f o r mc a p t u r er a t et h a td i r e c t l yr e l a t e st ow h e t h e rc a p t u r e st h e o c c a s i o n a le r r o rs i g n a l ，h o w e v e rt h i si n d e xi s s h o r t c o m i n go fd i g i t a ls t o r a g e o s c i l l o s c o p e t h i ss y s t e mi sb a s e do ns i n g l ec h i ps t r u c t u r ew i t hf p g a ，t h ew h o l es y s t e m1 1 1 1 1 o np a r a l l e lp r o c e s s i n g ；e n h a n c et h eo v e r a l lp e r f o r m a n c eo fo s c i l l o s c o p e m u l t i p l e p r o c e s s o r si no n ef p g at h a tr e d u c et h ec o m p l e x i t yo ft h ed e s i g no ft h es y s t e ma n d a l s oi m p r o v et h es t a b i l i t y t h ef p g ap r o g r a m m a b l em a k et h ed e s i g no fm u l 邱l e p r o c e s s o r si sf e a s i b l e f i r s tu s et h ed o u b l ep r o c e s s o r st oa l t e r n a t i n gs a m p l es i g n a l ， w h i c hc o u l dc o l l e c tm o r ed a t aa n dr e d u c el o s sp r o b a b i l i t yo fw a v ea sf a ra sp o s s i b l e i nt h es e c o n dp a r tt h a td i r e c t l yu s es p e c i a lw a v e f o r md i s p l a yp r o c e s s o r , i n c l u d i n g w a v e f o r mm a p p i n gp r o c e s s o ra n dd i s p l a y i n gc o n t r o l l e r t h e s ei n c r e a s et h er e f r e s h r a t eo fl c de q u i v a l e n t l y c o l l e c t i n gt h ew a v et o g e t h e ri m p r o v ew a v e f o r mr e f r e s h r a t eo ft h eo s c i l l o s c o p e ，a n de n h a n c e st h ea b i l i t yt oc a p t u r et h eo c c a s i o n a ls i g n a l t h ec o r ep r o c e s s o ru s i n gn i o si is o f tp r o c e s s o r , g i v ep l a yt ot h ep e r f o r m a n c eo f f p g a ，t h ec o r ep r o c e s s o ro ff p g aa c c e p to p e r a t i o np a n e li n f o r m a t i o na n df e e d b a c k t h e mt oa l lo t h e rp r o c e s s o ru n i t sa n dm a k e se a c hp r o c e s su n i tw o r ks e q u e n t i a l t h e n i o s p r o c e s s o rc o n s t r u c t e das o p cs y s t e m ，d a t ap r o c e s s i n gm o d u l ea n d c a l c u l a t i o nm o d u l ec a nb ed e s i g n e da si pc o r el o a d i n gt ot h ep r o c e s s o r , c o n t r o l l e db y c o r ep r o c e s s o ru n i f i e d i no r d e rt oi n c r e a s et h eo s c i l l o s c o p ef u n c t i o n , c a nb ei n c r e a s e i pc o r et ot h ep r o c e s s o r ，w h i c hm a k e st h eo s c i l l o s c o p ei sf l e x i b l e i nt h i ss y s t e m ，w eu s es dc a r dt os a v et h ed a t ao fc o l l e c t i n gw a v e ，a n dm o v et h e d a t at ot h ep cf o ra n a l y z i n g ，t h i ss dc a r di pc o r ei sc o n n e c t e dt ot h ep r o c e s s o ro f a v a l o n ，t h r o u g ht h ep r o c e s s o rb u sc o n t r o la n do p e r a t i o ns d c a r d t h ed s pm o d u l eo fo s c i l l o s c o p eu s i n gd s pb u i l d e rt om o d e l i n ga n di n v o k et h e q u a r t u s 1 it ot r a n s f o r mi tt ol o g i cc i r c u i t d s pb u i l d e rn o to n l yc a nb u i l dm o d u l e 武汉理工大学硕士学位论文 o f d s p , b u ta l s ot e s tt h ea c c u r a c yo fm o d u l et h r o u g hs i m u l a t i n gi t t h i ss y s t e mh a sah i g hg r a d eo ff l e x i b i l i t y , t h ec p ua n dm e m o r yw i t h i nt h e f p g ac a nb em o d i f i e dt of i tt h ed i f f e r e n tn e e d s t h ep r o g r a m m a b l eo ff p g am a k e s u p g r a d eo fo s c i l l o s c o p em u c he a s i e r c a na d df u n c t i o n m o d u l e sw i t h o u tc h a n g e p e r i p h e r a lc i r c u i t k e yw o r d s ：f p g a , p i n g p o n ga c q u i s i t i o n ，w a v e f o r mc a p t u r er a t e ，s dc a r d ， d s pb u i l d e r 1 1 1 独创性声明 本人声明，所呈交的论文是本人在导师指导下进行的研究工作及 取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外， 论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得 武汉理工大学或其它教育机构的学位或证书而使用过的材料。与我一 同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说 明并表示了谢意。 签名：0 出缆 日期：出巨：呈：星兰 学位论文使用授权书 本人完全了解武汉理工大学有关保留、使用学位论文的规定，即： 学校有权保留并向国家有关部门或机构送交论文的复印件和电子版， 允许论文被查阅和借阅。本人授权武汉理工大学可以将本学位论文的 全部内容编入有关数据库进行检索，可以采用影印、缩印或其他复制 手段保存或汇编本学位论文。同时授权经武汉理工大学认可的国家有 关机构或论文数据库使用或收录本学位论文，并向社会公众提供信息 ( 保密的论文在解密后应遵守此规定) 研究生。签名，：函岘绚导师。签名，秀。函日期加一r 多歹 j 武汉理工大学硕士学位论文 第1 章引言 示波器是最常用的测量工具之一，电子电路技术的发展导致信号的频率和 上升时间的提高，进而对示波器的要求也越来越高。模拟示波器已经不能满足 要求，数字示波器具有模拟示波器不能比拟的优势【l 】o 1 1 数字存储示波器概述 现代测量技术已经不仅仅满足于观察信号的幅值特性，信号的频谱特性、 功率谱特性、信号上升时间以及谐波分析等特性在现代电路系统设计中越来越 受到重视。数字存储示波器的高效的数字信号处理能力正好满足了分析这些信 号特征的要求，对电路设计的测试和测量起到很大的作用。 数字存储示波器与模拟示波器的最显著的区别是数字存储示波器是将信号 数字化并将其存储在存储器中，然后再通过波形重建将存储器中的波形显示到 显示器上1 2 。数字存储示波器相对于模拟示波器有许多优点，以下几点是数字存 储示波器的特点【3 】： ( 1 ) 波形数据的存储，模拟示波器不能存储波形，所以观察的波形不能回显， 而数字存储示波器不仅能够回显，还可以对存储的数据进行更加复杂的分析； ( 2 ) 数字存储示波器方便通信，可以很好的与其他设备通信，完成测量的数 据的交换分析； ( 3 ) 数字存储示波器不仅可以在内部进行波形的分析，还可以与计算机相连， 借助计算机的分析能力； ( 4 ) 数字存储示波器有多种触发模式，方便示波器识别复杂的或者特殊的信 号，一般有边沿触发、脉冲触发、视频触发等； ( 5 ) 测量慢信号和单次信号，数字存储示波器可以将这类信号存储之后再显 示，模拟示波器很难观察到这类型号； ( 6 ) 数字存储示波器具有等效采样模式，使用低采样率可以观察到更高频率 的信号。 以上特点都是数字存储示波器的共有特点，对于不同测量环境数字存储示 波器还有独特的功能，如测量视频信号的数字荧光示波器等。 武汉理工大学硕士学位论文 1 2 国内外数字存储示波器发展状况 数字存储示波器的高端市场直都被国外垄断，尤其是以泰克、安捷伦和 力科为代表的示波器巨头垄断绝大多数的示波器市场【4 】。目前示波器的实时带宽 可以达到3 0 g 以上，力科在带宽上是处于领先位置的【5 1 。数字示波器不仅仅向 高带宽高采样率的方向发展【6 】，而且还向多功能化发展。由于现代电路的复杂度 越来越高，测试电路需要更多的辅助工具，所以示波器增加了专用分析模块， 如高速串行数据分析功能可以对串行数据进行硬件的解码，从数据串中恢复出 原始数据。美国的公司专注于开发虚拟器件，其虚拟示波器的发展也是迅速 的r 7 1 。现在出现了模数混合示波器【8 】，将数字示波器和逻辑分析仪结合在一起， 使其不仅能对模拟信号进行分析还可以对多路数字信号进行分析，适合对混合 信号电路进行分析调试。数字存储示波器是没有余晖效应的，所以无法观察复 杂的信号。数字荧光示波器成功解决了这个问题，它使用专门的显示方式将采 集到的数据直接显示到显示器上，提高了波形的刷新率。对于光通信领域示波 器也有专业的光学示波器【9 】，专门针对现代光纤通信的应用。还有一种组合示波 器【l 们，它将数字示波器和模拟示波器集成到一起，更加全面的发挥两种示波器 的优势。 我国示波器开发起步较晚，加以核心的采样芯片受到国外的限制，数字存储 示波器的市场一直处在中低端产品。目前国内数字存储示波器市场上出现的产 品最高带宽为3 0 0 m h z 1 1 】，像普源精电公司就是我国数字示波器发展最快的公司 之一，其生产的低端示波器已经和国外的性能相差无几。但是高端示波器与国 外的同类产品有很大差距，所以高端示波器的研究是我国未来的主攻目标【1 2 】。 1 3 示波器的重要指标 在选择数字存储示波器时，一般会考虑采样率、带宽、存储深度和波形捕 获率等技术指标【l 引，以下对这几个指标的重要性进行分析。 采样率是指示波器采样系统对待测信号的采集速率，用s p s 来表示，即每 秒采集的点数，在衡量一个示波器时，往往都使用示波器的最高采样率来表示 示波器的性能。采样率表征了示波器对待测信号的数字化能力，采样率越高， 代表示波器采集到的信息越完整，显示在l c d 上的波形也就越接近原始波形。 在测试上升沿的信号时，如果没有足够的采样率，就无法对上升沿信号进行精 2 武汉理工大学硕士学位论文 确的采集。所以采样率直接决定示波器的采集数据的能力，是数字存储示波器 的重要参数，高采样率越来越受到人们的重视【l4 1 。 带宽是指整个示波器系统能够采集信号的频率范围，它表征了示波器对输 入信号的要求。通常情况下只考虑带宽的上限，即示波器最高能够允许多高的 频率的信号通过。当高于这个最高带宽时，采集的信号就会失真，采样的数据 就会不准确，难以恢复信号波形。因此对示波器带宽的定义就是对正弦信号衰 减约为一3 d b 时的信号频率就是示波器的带宽。对于模拟信号，待测信号的最高 频率分量决定了其是否能被正确采集，而对于数字信号则是由信号的上升时间 决定的【1 5 】。示波器的带宽与待测信号的频率关系可以如图1 1 所示。 示波器必须有足够的带宽来减少测量的误差，尽量避免在示波器的3 d b 频 率附近测量信号，因为在3 d b 处正弦信号的衰减已经为3 0 t 1 6 】。这就是说1 0 0 m 的示波器测量1 0 0 m 的正弦信号时的误差高达3 0 ，在实际测量中为了保证测量 的误差在3 以内，示波器只能测量其带宽的3 0 频率处，即如果是1 0 0 m 的示 波器只能测量3 0 m 的正弦信号才能保证测量误差在3 以内。如果测量误差需要 控制在1 ，就需要示波器带宽高于信号五倍的带宽才行【1 7 】。 - 1 o 0o so- 7 oo - | 1 3 、 、 i f 1 、 ； 、 麓蠢攀尚承渣羹警纛比 图1 - 1 信号幅度衰减曲线 由傅里叶变换知道，任何的周期信号都可以分解成一个基波信号和多个谐 波信号，其中谐波信号都是基本信号频率的整数倍【1 8 】。信号包含的谐波信号越 多的，其越接近于方波信号。对于非周期信号，考虑信号的上升沿，上升沿的 均5 o 5 o 5 o 5 o 5 o 5 螗朔蜊瓢划觳删暇删氟硎强仡枷 一誊-鼍鼍 武汉理工大学硕士学位论文 速度越快，所包含的谐波分量越多，频率分量越高。 在实际的工程问题中，只要谐波分量的幅度小于基波信号幅度的1 0 ，就 可以忽略这个谐波分量的影响。通过傅里叶变换的系数可以计算出不同信号的 不同谐波分量的幅值占基波的幅值的比例，只保留比例大于1 0 的谐波分量【1 9 】， 这样才能保证构成的波形与理想波形误差小。表1 1 表示了不同的信号需要保留 的谐波分量，方波信号需要保留到9 次谐波。 表1 1 不同信号的重要的谐波分量 波形类型重要燃 正弦波 l il 方便1 l9 三角波 l ：3 脉冲波( 占空比5 0 ) l ：9 啪中波( 占空比2 5 0 )i ：1 4 脉冲波( 占空比1 0 ) 1 2 6 波形捕获率也是示波器的另一个重要指标【2 0 1 ，它标示波器捕获波形的能力， 高捕获率有利于捕获到亚稳态信号、毛刺信号等随机的错误信号。 与示波器的捕获率相对应的一个概念就是示波器的采样时间占有比例【2 ，就 是采样数据时间占总时间的比例，比例越高说明漏失的波形越少。为了提高这 个比例，本系统使用双采样处理器对信号进行乒乓采样，这样就可以在数据处 理和显示的同时进行数据采样，提高采样时间占有比例。 1 4 设计任务与目标 本系统的设计任务是一个基于单片f p g a 的并行结构的数字存储示波器， 相对于传统的串行结构，该系统具有更高的波形捕获率，避免漏失波形数据。 本示波器的采集模块、存储模块、数字信号处理模块、操作面板控制模块以及 显示模块等都需要在f p g a 内实现，真正实现单片f p g a 系统。 传统的示波器的波形捕获率一般在1 , 0 0 0 w f l n s s 左右，本系统的波形捕获率设计 目标在1 0 ，0 0 0 w f i n s s 以上，采样时间占有比例大于5 0 。 1 5 本文结构与创新点 第1 章首先介绍了数字示波器的发展以及特点，接着介绍了国内外数字示 4 武汉理工大学硕士学位论文 波器的现状，说明了研究数字示波器的意义。最后提出本文设计的任务与目标。 第2 章展开了本文示波器的设计方案论证，介绍传统的示波器的优缺点， 在此基础上提出改进，确定了系统结构。在结构确定后，对方案中的芯片进行 选型，确定本文示波器最终的方案。 第3 章完成采样模块的设计，介绍了提高采样率的交替采样的方法。本文 设计的采样模块使用两个专用的采集处理器对信号进行乒乓采集，提高信号的 采集效率。最后是触发电路与时基电路的设计。 第4 章完成显示控制模块的设计，本系统采用独立的波形协处理器对采样 的数据进行映射和显示，提高了显示的速度。使用波形重叠显示的方法提高了 示波器的波形刷新率。 第5 章完成数字示波器的存储系统的设计，本系统使用s d 卡作为示波器 的波形数据存储器，可以将波形的数据通过s d 卡存储到到p c 机上，在p c 机 上对波形数据进行分析。 第6 章完成数字信号处理模块的设计，使用d s pb u i l d e r 在s i m u l i n k 里建 立d s p 模型并进行仿真，仿真正确后使用d s pb u i l d e r 直接生成d s p 的硬件逻 辑。 第7 章是本文的总结与展望。 本系统是基于e p 3 c 4 0 p 2 4 0 c 8 n 多处理器的并行结构，使用双采样处理器对 信号进行采样，提高信号的采样效率；使用专用的波形显示处理器提高波形捕 获率。本系统中的数字信号处理模块使用f p g a 内部的d s p 资源完成，实现一 个基于单片f p g a 的数字存储示波器系统。f p g a 的可编程性使得该示波器系统 的升级更加容易，可以定制用户需要的数据分析模块，具有高度的灵活性。 1 6 本章小结 本章着重介绍了数字存储示波器的优势以及其特点，对国内外数字存储示 波器的发展现状进行对比，引出了本课题研究的意义与目的。最后给出了本文 的整体结构和创新点。 5 武汉理工大学硕士学位论文 第2 章数字存储示波器的总体方案 本项目研究的示波器是一种基于f p g a 的数字存储示波器，其特点在于将 处理器、控制器、存储器及d s p 模块全部集成到单核的f p g a 中，减少了多芯 片间的总线互联，更加有利于p c b 版的开发。同时设计性能更高，降低设计的 复杂度，节约设计的成本，具有很好的市场竞争力。 2 1 数字存储示波器的基本结构 示波器经历了从模拟示波器到数字示波器的转变已经有二十多年，数字示 波器的发展超乎许多人的想象。现代的高端的数字示波器已经远远的超越了模 拟示波器的各方面的性能【2 2 1 ，数字示波器的发展也从原来的追求性能方面转向 多元化发展。但是无论高端的带有串行总线分析的示波器还是低端的探测未知 信号的示波器，其基本结构都是相同的，如图2 1 所示，这是一个数字存储示波 器的基本结构框图【2 3 1 。 通遭l 信号 1 模拟通道 叫信号调理 i一 通道2 信号 i 模拟通道 叫信号调理 时钟 生成器 a d c 采样电路 a d c 采样电路 数字信号处理 模块 僦h 显示 与控制器一一1 触发电路| | 时基电路 图2 - 1 一般数字存储示波器的结构图 从图中可以看出，待测信号送入示波器后，首先经过模拟通道的信号调理， 其目的是将输入信号进行相应倍数的缩放，使其满足后续a d 采样芯片的要求。 示波器的带宽由三部分电路决定，分别是探头的带宽、模拟通道的带宽和示波 6 武汉理工大学硕士学位论文 器采样率。带宽的测量有许多的不确定性【2 4 1 ，但是示波器的带宽主要取决于这 三个带宽中的最小值，所以模拟通道的带宽也要满足设计的要求。如果模拟通 道的带宽不够，导致待测信号的失真，那么后续采样数据都是失真的数据，所 以整个测量系统都是不准确的。待无失真的信号进入a d 采样电路后，控制器 通过触发时基电路来控制a d 采样。并将采样后的数字信号存入数据缓存区中。 内部处理器将采集的数据进行数字信号处理，包括频率计算、幅值计算、插值 运算以及f f t 运算等。经过处理后的数据通过一定重建方法将波形显示在显示 器上，这就完成一次完成的采样、处理和显示过程。在完成一次采样后，触发 电路继续观察被测信号，当满足触发条件时，进行下一次的触发采剿2 5 1 。 2 2 系统整体方案论证 数字存储示波器不同于模拟示波器的一个很大的特点就是数字存储示波器 可以将采集的数据存储起来以供后续分析，并且也可以直接在数字示波器内部 进行数字信号处理【2 6 1 ，分析信号的频谱，观察信号谐波分量等，这些都是模拟 示波器力所不能及的。当然模拟示波器也有其优势，那就是波形更新率，由于 模拟示波器使用的是向量扫描模式，所以其波形更新率高达每秒几十万波形， 这是一般数字存储示波器望尘莫及的。为了缩小这一差距，显示需要新的显示 方法【2 丌，在设计中需要高端的处理器提供更快的处理速度，以便提高l c d 显示 的更新率。 2 2 1a r m + d s p 方案 虽然a r m 处理器结构的示波器已经能够满足许多的分析功能，其高性能的 处理能力也是示波器的波形更新率得到了提高，但是由于现在的信号频率越来 越高，信号也越来越复杂。所以采集到的信号的数据也是越来越大，处理这么 多的数据需要消耗很多的处理器的时间，这样会使整体的示波器的系统性能降 低。那么系统的处理时间增加许多，采样时间相对减少，不利于捕获完整的波 形数据。因此在示波器加入专门的数字信号处理芯片可以减轻a r m 处理器的负 担，减少系统的处理时间，提高效率，图2 3 是这种方案的结构图。 7 武汉理工大学硕士学位论文 邋 遁 图2 2 基于a r m + d s p 的数字存储示波器 从图2 2 中可以看出，d s p 芯片负责专门的数字信号处理，其专业的处理结 构使其计算f f t 等运算时间有了很大的提高。这样a r m 处理器只用负责将数 据送入d s p 芯片中等待其将数据处理完毕，a r m 再将计算结果读出，并将其相 应的存储起来或者显示在l c d 上。由于加入d s p 芯片的协同处理，a r m 处理 器可以更多将时间用在系统的多功能设计上。可以设计多通信接口，方便示波 器与其他设备间的数据交换，增强示波器的通用性。 这种结构在整体性能上有了很大的提高，由于加入了专业的数字信号处理 芯片，使得复杂的数字信号处理可以快速的完成，从采集的波形获得更多的信 息。但是增加了一个芯片后，使得电路的设计变得复杂，特别是数据线的设计， 需要在a r m 、d s p 、s r a m 多个芯片和l c d 间传输。这就造成数据线的干扰【2 引， 使系统不够稳定。 2 2 2f p g a + d s p 方案 最近十几年可编程逻辑器件的发展给许多电子设计带来了新的视野，在数 字存储示波器的开发上也有了新的设计方案。由于f p g a 的高度灵活性和可编 程的特性，在数字示波器中加入f p g a 不仅可以使系统更加灵活，而且其可靠 的时序控制能力，使系统的设计更加稳定可靠。其内部丰富的资源如d c m 、p l l 以及b r a m 等都可以应用在设计中以简化系统。图2 3 是f p g a 的数字存储示 波器的设计结构刚2 9 】。 8 武汉理工大学硕士学位论文 图2 - 3 基于f p g a + d s p 的数字存储示波器 相对于方案一中的结构，方案二使用f p g a 作为前段采集处理模块，其目 的是利用f p g a 的灵活性，让其完成一些特殊功能，例如高速f i f o ，任意数据 宽度的高速存储器，可靠的时钟锁相环以及逻辑功能电路。现代d s p 芯片不仅 具备了高性能的数字信号处理能力，芯片内部也集成了许多控制以及通信等模 块，使得d s p 成为具有系统结构的芯片。所以方案一中a r m 的控制显示器的 显示波形、示波器控制面板的控制等都由d s p 芯片来完成。利用f p g a 的逻辑 电路设计，可以设计一个高效的a d 采集控制器，并可以将采集到的数据及时 的存储带f p g a 内部的f i f o 中。并且一些查找表都可以在f p g a 内部实现，时 基不同采样率也会有所不同，相应的存储深度也会不相同的【3 0 1 ，这些都可以在 f p g a 内部用查找表的方法实现，提高了电路的效率。f p g a 内部是由l u t 这 些基本单元组成的，所以其可以构成任意数据位宽的查找表，增加了设计的灵 活性。 2 2 3 本系统的方案 从以上两个个方案中可以看出，数字存储示波器的功能越来越强大，已经 在大多数的功能上超过了模拟示波器。但是由于现代的测试技术的发展，需要 示波器有更多的测试功能以满足各种高端系统的设计，例如射频系统、光传输 系统等都需要特点功能模块。在增加这些功能模块的同时也增加系统设计的复 杂度。因此需要高性能的处理器来完成这些复杂的功能，a r m 、d s p 以及f p g a 等高端芯片就逐渐成为了数字存储示波器的核心芯片。 方案一使用d s p 协助a r m 处理复杂的数据分析与运算。这样a r m 就会节 省一部分时间多采集波形数据，使波形数据更加完整。处理器可以用更多的时 9 武汉理工大学硕士学位论文 间去完成采集和存储工作，这样可以增加示波器的存储深度，是用户能够更好 的观察到被测信号的波形细节部分。但是由于增加芯片的数量，使得数据线在 p c b 板有更多的布线，这样不仅增加了设计的复杂性，还使得系统的数据线由 于产生串扰而不够稳定，造成采集的波形的错误或者失真。 方案二使用功能更加灵活的f p g a ，其不仅能完成各种控制功能，而且能够 灵活的使用f p g a 内部的丰富的资源，使用内部的d c m 可以将输入的低时钟信 号变为高频时钟，使用b r a m 可以实现高速的片内f i f o 对采集数据进行存储， 使用逻辑单元可以控制a d 芯片的采样，使用内部的处理器软核可以实现智能 测试系统。这些都是其他处理器所不能代替的，因此方案二是一个很好方案。 随着集成电路的高速发展，f p g a 的集成度也越来越高，从最开始的几千门 到现在的千万门级。所以f p g a 能够实现的功能越来越强，不仅仅只局限于数 字逻辑电路的设计，f p g a 芯片内部还集成了d c m 、p l l 、硬核、d s p 模块、 高速串口等多种资源，可以适用不同的设计需要。f p g a 不仅可以实现高性能的 嵌入式系统的设计，还可以实现灵活的数字信号处理功能。所以本研究课题的 方案在方案二的基础加以修改，将外部的d s p 处理芯片也集成到f p g a 中，相 当于使用单片f p g a 完成从采集到显示的全部的控制和数字信号处理。图2 4 就是本课题的单片f p g a 解决方案。 图2 4 单片f p g a 数字存储示波器 本系统从电路上分为时钟电路、电源电路、信号调理电路、触发电路、a d 电路、s a r m 存储器、l c d 接口和f p g a 电路。其中f p g a 内部分为以下几个 模块，信号调理模块、高速采样控制模块、存储模块、d s p 模块、核心处理器 模块、波形协处理器模块、显示控制模块、通信模块和专用测试模块。 l o 武汉理工大学硕士学位论文 本设计中的一个难点就是高速采集模块，最好的采样解决方案是使用单片 的高速a d 芯片，如使用a t 8 4 a d 0 0 1 ，可以使电路的设计特别是版图的设计简 单化，单一的时钟也容易设计。但是单芯片高速a d 的价格昂贵，而且这种高 端芯片大多数是国外的半导体公司的高端产品，很难买到。所以只有使用多芯 片轮换交替式采样，使用低采样率的芯片构成高采样率的模块。 为了准确的采样数据，必须使用精准的时钟信号。由于本设计使用两个芯 片交替采样，所以需要使用两个同频率的相位相差1 8 0 。的时钟信号作为两片 a d 芯片的采样时钟。只有两个时钟相位精确相差1 8 0 。，采集到的数据才能在 后期的波形重建中显示正确的波形。所以系统前端的设计中，a d 芯片的选择和 时钟芯片的选型是非常重要的。 2 3 示波器系统芯片选型 2 3 1a d 芯片的选型 由于本数字存储示波器需要1 g s p s 的采样率，当使用两片a d 芯片交替采 样时，每个a d 芯片的最高采样率需要5 0 0 m s p s 的采样率，在考虑性价比后， 选择了a t m e l 公司生产的双通道8 位a d c 芯片a t 8 4 a d 0 0 4 。该芯片具有以下 特点： 奉双通道采样，具有8 位的分辨率 幸每个通道高达5 0 0 m s p s 的采样率，在交替模式下达到1 g s p s 的采样率 辜单口输出模式和双口复分输出模式 幸3 3 v 供电电压，2 2 5 v 输出电压 模拟差分输入范围为5 0 0 m v p p 宰差分输出模式( 1 0 0q ) 低功耗，每通道为0 7 w 低误码率，在5 0 0 m s p s 的采样率下，误码率为1 0 。1 5 a t 8 4 a d 0 0 4 是一款性价比很高的a d c 芯片，双通道既可以交替工作，也 可以相互独立工作，每个通道都有自己独立的时钟。双通道交替工作是最高可 以达到1 g s p s 的采样率，满足设计的要求。该芯片有多种输出模式，利用其l ： 2 的输出模式，可以将数据流的速度降低到2 5 0 m b p s ，这对于f p g a 接受采样数 据的电路降低了要求。 武汉理工大学硕七学位论文 由于本设计需要使用a t 8 4 a d 0 0 4 中的双通道，需要该芯片工作在交替模式 下，如图2 6 所示，即由双通道交错采样，在采样时钟为5 0 0 m 时，整体的采样 率可以达到1 g s p s ，不仅达到系统设计的要求，系统的时钟没有过高。使用控制 字使得a d c 芯片工作在双通道交替采样模式，两个通道在各自的时钟上升沿对 同一信号进行采样，使两个时钟相位相差1 8 0 。，这样两个通道的采样点就会错 开，使整体的采样点增加。采样点的数目越多，对后期的波形重建就越有利， 显示出来的波形就越接近原始波形。这也是为什么采用1 0 倍于输入信号带宽的 采样率，就是为了提高采样数据的真实性。在高速采样的同时，a t 8 4 a d 0 0 4 采 样分离的输出模式，降低输出数据流的速度，使输出数据的速度降低到2 5 0 m b p s ， 这个速度对于f p g a 来说是可以接受。 采样数据需要存储到存储器中，由于本系统使用双采样处理器对信号进行 采样，所以存储其也需要两个。所以使用两个r a m 来分别完成各个采样处理器 的存储。 2 3 2 时钟芯片的选型 在以上分析中，可以看出精准的时钟信号才能保证信号采集的准确，不仅 需要时钟自己需要很小的抖动，而且还需要两路不同通道的时钟之间也要保证 完好的相位差值，时钟信号的好坏直接关系到整个系统的准确性。 a l t e r a 的f p g a 中具有大量的时钟管理模块【3 4 1 ，有p l l 锁相环，可以分 频、倍频，还可以减小时钟的相位差。所以本设计使用f p g a 内部生成5 0 0 m 的 时钟来驱动a d 芯片进行采样。使用f p g a 产生两路时钟分别送到两个通道中， 不仅可以保证每路时钟的低抖动，还可以利用f p g a 内部的p l l 保证两路时钟 的相位差稳定。 时钟源由有源晶振模块提供，选择一款5 0 m 的有源晶振，将其时钟信号送 入f p g a 的时钟网络中，f p g a 在对时钟信号进行分频或者倍频分配给不同的模 块。由于不同的模块对时钟的频率的要求都不相同，所以使用这种方案非常方 便，f p g a 中有大量的d c m 可以提供多种时钟需求。 2 3 3f p g a 的选型 f p g a 是一个可编程的芯片，相对于定制芯片来说，可以称之为半定制芯片。 传统的全定制芯片往往功能单一，不易升级。f p g a 的可编程的特性下好可以解 1 2 武汉理工大学硕士学位论文 决这个问题，在协议、电路功能升级时可以将逻辑电路也相应的升级。 本系统是一个基于单片f p g a 的系统，数据采样处理器、f i f o 存储器、核 心处理器、波形映射处理器以及显示控制器等都是在f p g a 内实现的，所以选 定的f p g a 需要有很大的容量。由于设计的时钟采用的f p g a 内部的锁相环， f p g a 需要很好的时钟管理模块。而且由于数字信号处理模块也在f p g a 内部实 现，f p g a 内部需要有硬件乘法器等d s p 模块。 在综合考虑以上的要求后，本系统选定了a l t e r a 公司最新推出的低成本 c y c l o n eh i 系列的芯片e p 3 c 4 0 p 2 4 0 c 8 n 。该芯片含有3 9 ，6 0 0 个逻辑单元，内部 的b r a m 为1 ，1 6 1 ，2 1 6 b i t s ，足够本系统的内部存储器使用。更重要的是该该芯 片还有1 2 6 个1 8 1 8 硬件乘法器，非常适合数字信号处理。锁相环p l l 也有四 个，可以实现时钟生成模块。 使用e p 3 c 4 0 p 2 4 0 c 8 n 设计系统还可以构建一个s o p c 嵌入式系统，在芯片 内部可以调用n i o si i ，这是一个3 2 位的微处理器软核，其最高的性能可以达 到3 0 0 d m i p s ，性价比高。这个微处理器，就可以将各种特定功能的逻辑电路生 成p 核连接到处理器的总线上，构成一个完整的嵌入式系统。该系统具有最大 的特点在于灵活性强，可以不断的升级，增加新的p 核到系统内，增强系统的 功能。 利用f p g a 的时钟资源可以生成系统所需要的时钟，a d 采样芯片需要两 路相同的时钟，使用f p g a 的p l l 生成两路5 0 0 m 时钟。对于时钟的要求一定 要是低抖动，时钟歪斜小。 2 4 本章小结 本章通过传统示波器结构和参数的分析，对比几种常见的数字示波器方案， 综合方案的优点，得出了基于单片f p g a 的数字存储示波器系统。并基于方案 选取了相应器件的芯片，确定了最终方案。 1 3 武汉理工大学硕士学位论文 第3 章数字存储示波器采集模块设计 准确的采样是保证数字存储示波器测量精度的基础，因为后期的数字信号 处理和显示都是以采集的数据为基础的。为了提高采样率，本采集模块使用双 a d 交替采样3 1 1 。为了增加波形捕获率，使用双处理器进行乒乓采集。 3 1 数字存储示波器采集模式 数字存储示波器的采集需要处理器对a d 芯片进行初始化和控制并将采集 的数据存储到f p g a 内部的f i f o 中，a d 的采样率是由时基确定的，当时基很 快时，采样率相应也要很快，时基很低时，采样率相应也会很低。 3 1 1 实时采样 实时采样是指在一个周期内对待测信号进行多次采样，这是示波器最基本 的方式【3 2 1 。采集的点越多，恢复出来的波形越接近实际的波形。实时采样是最 简单最容易理解的一种采样方式，采集的点只用按照时间顺序排列在一起连接 起来就可以还原待测波形。 根据采样定理知道，当采样信号的频率大于待测信号的最高频率分量2 倍 时，采样的点才能无失真的恢复原始信号。这是一个理论上的数据，需要理想 的滤波器才能从中恢复出信号，而实际中的滤波器都是有“尾巴”的，不可能 出现“砖墙式 的滤波器。所以在实际中需要使用5 倍甚至1 0 倍的采样信号对 待测信号进行采样，这样才能保证波形不会发生混叠【3 3 】。图3 1 是一个实时采样 的示意图。 ，一一 zz7 仃仃 图3 - 1 实时采样示意图 1 4 武汉理工大学硕士学位论文 从图中可以看出，在一个周期内采样信号多次对待测信号进行采样，将采 样点用直线连接起来就可以会恢复出待测信号。如果采样点的数量不够，恢复 显示的波形就会有失真，影响观测的结果【3 4 1 。所以本系统使用的采样率都是在 一个信号周期对信号采样1 0 次，1 0 次的采样点数再经过正弦内插得到更加精确 的波形【3 引。 实时采样的优点在于可以捕捉到单次脉冲等非周期信号，观测开关瞬间的 毛刺信号等都需要使用实时采样。实时采样还有一个优点在于它可以实时的显 示出观测的波形，延时很小，有助于调试实时系统。但是实时采样依赖于a d 芯片的最高采样率，所以要想实时采样高速信号就必须有更高的采样率，这就 需要更好的a d 芯片，这也是实时采样的一个限制。另外高采样率的实时采样 数据流的速度相对来说会很高，这就需要高速率的处理器了存储器相应的处理 和保存采样数据，所以实时采样对处理器和存储器的要求也是很高的，这是实 时采样的另一个限制【3 6 1 。 实时采样是一个非常直接的采样方式，对非周期信号的测量非常有用，但 是其对a d 采样芯片、处理器和存储器都提出了很高的要求。所以在采样周期 信号且对信号的细节不是很关心的时候，一般使用等效采样来完成信号的采集。 其基本原理是在待测信号的多个周期内对信号进行采样，将多个周期内的采样 点集中起来就可以组成信号一个周期的波形【3 7 】。因此等效采样需要待测信号是 一个周期信号。可以一个周期只采样一个点，在下一个周期间隔上一个采样点 固定的时间at 在采样一次