（通信与信息系统专业论文）dfe自适应均衡器的fpga设计.pdf

ab s t r act t o d e s i g n c i r c u i t w i t h p r o g r a m m i n g l o g i c d e v i c e s i s a t r e n d i n t h e d e - v e l o p m e n t o f m o d e r n e l e c t r o n i c t e c h n o l o g y . a t p r e s e n t , a l l b i g c o m p a n i e s h a v e t a k e n t h i s m e a n s . t h i s t h e s i s i s a i m e d a t d e s i g n i n g a d e c i s i o n - f e e d - b a c k a d a p t i v e e q u a l i z e r w i t h f p g a , i n w h i c h t h e w r i t e r h a s p r e s e n t e d a d e s i g n s c h e m e a n d c o m p l e t e d t h e d e s i g n , a ft e r a n a l y z i n g t h e b a s i c s , s t r u c t - u r e , f u n c t i o n a n d t h e s t r u c t u r a l c h a r a c t e r i s t i c s o f t h e a d o p t e d d e v i c e . t h e s y s t e m h a s a g o o d p e r f o r m a n c e , w h o s e c l o c k c a n a t t a i n 5 1 . 4 mh z . i n t h e d e s i g n , t h e a d o p t e d s o ft w a r e i s m a x + p l u s 1 1 p r o d u c e d b y a lt e r a a n d s y n - p l i f y p r o d u c e d b y s y n p l i c i t y , a n d t h e d e v i c e i s f l e x 1 0 k f a m i l y p r o d u c e d b y a l t e r a . k e y w o r d s : a d a p t iv e e q u a l iz e r d f e f p g a 第一章绪论 第一章绪论 1 . 1自 适应信息处理的应用和发展 自 适应信息处理是目 前最具有生命力的学科之一，它己涉及到现 代各个技术领域的应用，其自 身随应用也得到了 很大的发展。目 前， 比较重要的领域有:( 1 ) 通讯。具体涉及到自 适应信道均衡、自 适应 特征提取、自 适应数据压缩、自 适应编码及自 适应滤波等，还有基于 多媒体技术的图象、语音数据的自 适应压缩编码。( 2 ) 多维自 适应处 理及目 标的快速自 适应识别，系统的快速自 适应检测与辨识。 这些在 机器人的视觉、制导及测控等方面有着十分重要的作用。( 3 ) 雷达信 号处理中的自 适应波束形成、自 适应电子扫描等。( 4 ) 军事、航空领 域，自 适应寻的、自 适应目 标跟踪等。( 5 ) 民 用及社会领域，宏观及 微观市场的自 适应预测及处理等。 在这些广泛应用的过程中及基础上，自 适应信号处理理论及技术 本身也得到了发展。具体有:( 1 ) 自 适应信号处理技术种类的发展， 从最初的自 适应滤波到自 适应谱估计、自 适应控制等。( 2 ) 自 适应系 统的结构越来越复杂多样，性能也越来越优越。( 3 ) 自 适应算法也得 到了发展，出现了各种改进算法和新的算法。( 4 ) 多维自 适应理论及 技术的建立与发展，使自 适应信号处理从一维迈向多维。 1 . 2均衡技术在通讯中的应用 现代高速大容量数据通讯，一般采用微波中继及微波卫星、光纤 光缆中继等手段，其次是短波超短波信道的 移动通信。 通信媒介一般 统称为信道，会对信号产生几方面的失真，首先是谱色散和衰落，表 现为幅度及相位的畸变及损耗，其次是带来背景随机干扰、突发干扰 或人为干扰，并且这些干扰和失真都是时变的和随机的。这些干扰和 失真的最终结果将导致数据间严重的码间干扰及附加干扰。为了克服 第一章绪论 这些干扰，必须在技术上采取一些措施，其中之一就是均衡技术。因 此，均衡技术对提高通信质量有着十分重要作用。 1 . 3可编程逻辑器件的应用和发展 近年来，出现了一系列生命力强、应用广泛、发展迅猛的新型 集成电路，即可编程逻辑器件( p l d - p r o g r a m m a b l e l o g i c d e v i c e s ) , 是一种可由 用户根据自己要求来构造逻辑功能的数字集成电路。最早 的可编程逻辑器件出现在7 0 年代初，主要是可编程只读存储器( p r o m ) 和可编程逻辑阵列( p l a ) 。随着技术的进步，生产工艺的不断改进， 器件规模不断扩大，逻辑功能不断增强，各种可编程逻辑器件如雨后 春笋般地涌现，如p a l , g a l , r p r o m / e e p r o m , e p l d / c p l d , f p g a , i s p l s i 等等。 可编程逻辑器件发展迅猛，高性能的新产品层出不穷，以满足 系统设计者的各种需求，它们特别适用于科研和小批量生产，适合于 各种数字电路系统，并能提高系统性能、缩短设计周期、降低开发成 本。 第二章 d f e自 适应均衡器的原理和结构 第二章d f e自 适应均衡器的原理和结构 2 . 1数字基带信号的传输与码间干扰 图2 . 1 表示数字信号基带传输系统的模型: g r ( w )c ( w) d(t) 匾 s(t) 匾 ,at)- r i10 $ f % 图2 . 1基带传输系统方框图 在上图，假设输入到发送滤波器 ( 即信道信号形成器)的二进制 数字符号 序列为 a n ) ， 与它对应的数字基带信号用冲激函数序列来表 示，则有 d ( t ) 一艺 ，a n 的取值可为 1 或0 , ，相应码型为双极性码， a 8 ( t 一n t b ) 这时对应码型为单极性码，也可为+ 1 t b 为码元周期。 d ( t ) 激励发送滤波器 形成适合信道传输的 信道信号s ( t ) ， 此信号可表示为 中-l 式或后 s ( 1 ) = 艺a . s t ( 一 n t b ) 式中， g t ( t ) 是发送滤波器的 冲激响应，它决定了 发送的 数字基带信号 的 波形。 如果已 知发送滤波器的 传输特性为g t ( w ) ， 则g t ( t ) 可由 下 式来确定 9 (卜1 0d g t (0)2 1r)一 、 co 第二章d f e自适应均衡器的原理和结构 信号s ( t ) 通过信道时，波形有畸变，同时 一还叠加有噪声。因此，在接 收滤波器输出的总信号可表示为 。 ( ) 一艺a h ( 一 n t b ) + n r ( ， ) 式中 h ( t ) 一 上 千 h ( to ) e d o) 27c j - 的 h ( w) =g: ( c o ) c ( w ) g* ( co) c ( c a ) 和g r ( w ) 分别 表示信道 和接收滤波器的 传输函 数; h ( g ) ) 和h ( t ) 表示整个基带系统的 传输 特性和冲激响应， n r ( t ) 为输出噪声分量。 总信号v ( t ) 送入采样判决器，以确定a 。 的取值。 采样时刻一般选 在t = n t b + t 。 处， t 。 是可能产生的时偏。 对第k 个码元而言，采样值应 为 v ( k t , + 。 ) 一 艺 a h ( k t , + 。 一 n t b ) + n r ( k t , + ， 。 ) 一 a k h ( t o ) + 艺a h ( k 一 n ) t , + t o + n r ( k t b + 。 ) - k m 式中， a k h ( t o ) 表示第k 个码元的 采样值，它是确定码元a k 的依据。 式 中第二项是除第k 个码元以 外的所有其它码元在该采样瞬时取值的总 和， 称之为 码间串 扰 ( 或 码间 干 扰)。由 于 序列( a n 中 各个符号的 取 值是随机的，故码间干扰是一个随机量。式中第三项是噪声的采样 值，显然也是一个随机量。 由 于这两个随机量的存在，当v ( k t b + t o ) 值加到判决器时，对码元 a k 取值的判决就可能发生错误。为了减少或消除这种判决错误，降低 误码率，必须要减少或消除码间干扰和噪声的影响，前者可采用均衡 方法，后者可采用匹配滤波器的办法。 数字信号的载波传输也叫频带传输。数字频带信号在信道中传输 时，同样会产生码间干扰和受到噪声的影响，使判决发生错误， ，. 对码 间干扰也同样可以采用均衡技术来消除。 第二章d f e自适应均衡器的原理和结构 2 . 2 d f e自 适应均衡器的原理和结构 均衡技术最早是从匹配滤波的概念中产生的。假设信道失真的响 应为h ( z ) ，如在接受端匹配滤波，则匹配滤波器的频率响应为 众z ) 一 h ( z ) , + * ， 表示共w，则总响应为t ( z ) 二 h ( z ) 1 2 ，可完全消除 相位失真，但不能克服幅度失真。为了进一步消除失真，理想的均衡 器相当于一个逆向滤波器，即c ( z ) = h - ( z ) ， 这时t ( z ) = h ( z ) c ( z ) = 1 ， 将 信道引起的失真全部消除。这是狭义的均衡器概念，在实际上已很少 使用，主要原因是，首先h - ( z ) 不一定能用一个稳定的物理系统实 现， 其次， 由 于h ( z ) 一 般 为 近 似为 全 零点 系 统， 所以h - ( z ) 为 全极 点 系统，它会对附加干扰产生放大作用，使信噪比下降而影响通信质 量。 现代的均衡概念，是将降低码间干扰和消除附 加干扰( 或提高信 噪比) 综合考虑后的折中， 折中的结果是使某种特定的代价函数最 小。由于信道及干扰的众多因数是时变的，所以 采用参数及结构固定 的均衡器已不能适应需要。 现代均衡器都是采用一些优化准则下的自 适应均衡器( a e ) 。 早期的a e 都是根据人们实际工 作的 经验确定几种 固定的结构，然后再用最优化原理实现自 适应，几乎都是采用 l u i s 类算法或l s 类算法来实 现。 这几种固 定结构有线性均衡器( l e ) 、 判 决反馈均衡器( d f e ) 及线性抵消均衡器( l c e ) 。 本系统设计的就是判 决反馈均衡器。它的结构原理图如图( 2 . 2 ) 所示 自 适应均衡的核心内容是自 适应算法，自 适应算法是由特定的优 化准则作用于相应的代价函数或目 标函数后的产物。最典型的两种逼 近算法: 一 是维德罗 ( wid r o w ) 的 最小均方 ( l m s ) 算 法， 另一个是卡尔 曼( k a lm a n ) 的卡尔曼滤波器算法。l m s 算法是自 适应信息处理的重 要组成部分，是目 前应用最广泛、最成熟的一类算法，所以本系统采 用的是l m s自 适应算法，以 最小均方准则( l m s ) 作用于代价函数 e 2 ( n ) = a ( n ) 一 y ( n ) 2 。因此根据图( 2 . 2 ) 可得到关系式: 第二章 d f e自 适应均衡器的原理和结构 图2 . 2 d f e自 适应均衡器结 构原 理图 y ( n ) = c t ( n ) q ( n ) ( 1 ) e ( n ) = a ( n ) 一 y ( n ) ( 2 ) c ( n + 1 ) = c ( n ) + 2 ,u e ( n ) 口 ( n ) ( 3 ) 这 里c (n ) 一 c ,， 二 、 c m , b ,，二 、 b j rn q ( n ) = x ( n 一 1 ) , - - - , x ( n 一 m) , 6 ( n 一 1 ) , . . . , b ( n 一 n ) t 自 适应均衡的原理是这样的，以图( 2 . 2 ) 说明: 由 e ( n ) 一 a ( n ) 一 y ( n ) 通 过 ( 3 ) 式 不 断 调 整均 衡 器的 系 数， 使 均方 误 差 ( m s e ) e e 2 ( n ) 最小， 从而使得a ( n ) 逼近a ( n )，因为( 3 ) 式就是由 l m s算法推导得来的。 关于( 3 ) 式的 推导: ( 3 ) 式是一个关于滤波器抽头系数的递归等式，它是在最小均方 准则下，借助最陡梯度算法求出来的。根据d f e自 适应均衡器的结 构原理图( 图2 . 2 )可知，它相当于由两个维纳滤波器构成，其实质 仍然是一个横向滤波器，它的输出及误差为: y ( n ) = 亡 t ( n ) q ( n ) e ( n ) = a l t e r a 库和l p m 库提供了 一些基本的函数、宏函数及 第二章i f 6 a设计简介 常用电路的基本设计单元供编程人员使用。由于m a x + p l u s i i 是针对 能生成写入可编程器件的网表而设计的，因此m a x + p l u s i i 的编译器 支持基本的v h d 工 语句，也就是说它只支持 r t l 描述方式，而不支描 行为描述方式。因此，本系统设计还采用了综合能力比较强的 _ 具 s y n p l i c i t y 去完j戊 综合，再由m a x + p l u s 1 1 完成其它工作。 3 . 3 a l t e r a f p g a 器件 可编程逻辑器件一般分为两类:简单的p l d 和复杂的p l d o简单 的p l d 包括 p r o m , p a l , p l a . g a l ;复杂的p l d 包括 e p l d , c p l d , f p g a 。木系统采用的可编程逻辑器件为f p g a ，下面主要介绍f p g a ( f i e l d p r o g r a m m a b l e g a t e a r r a y ) 。 现场可编程门阵列f p g a 是由许多较小的逻辑单元组成的内部阵 列，单元间的信号连接通过其周围的布线通道互连实现，逻辑单元及 布线通道一可由用户现场配置。 木设计采用的是a l t e r a 公司的f p g a 器件，下面主要介绍 a l t e r a 公司的f p g a 器件，其它公司的f p g a 器件请参阅有关文献。 由a l t e r a 公司提供的f p g a 器件有两类:m a x 系列芯片和 f l e x 系列 芯片。m a x 系列芯片是“ 与非叮 7 结构，而f l e x 系列芯片是查找表型结 构，所以在选用不同的芯片进行设计时应采用不同的设计方法。 关于m a x 系列芯片，这里不作介绍，因为本系统设计采用的是 f l e x 1 0 k 系列芯片。a l t e r a f l e x 1 0 k 系列f p g a ，规模从一万门到几 十万门，可提供7 0 2 - 5 3 9 2 个触发器及6 1 4 4 - 2 4 5 7 6 比 特r a m ，提供 3 0 n s , 4 0 n : 及5 0 n s 等几个速率等级，可适应 1 8 - 1 0 5 m h z 的信号处理 速率。f l e x 1 0 k 系列器件的片内结构如图( 3 . 1 ) 所示。 a l t e r a f l e x 1 0 k 系列f p g a 主要由输入输出单元工 o e ，嵌入阵列 块e a b ，逻辑阵列块l a b 及内部连线组成。e a b 是在输入和输出端口 加有寄存器的r a m 块，其容量可灵活变化， 所以e a b 不仅可用于存储 器，还可用于其它如乘法器、纠错逻辑等电路。当用于r a n t 时 一 ，e a b 可配置成多种形式的字宽和容量。嵌入阵列块( e a b ) 是f l e x 1 0 k 扒二 _ 章f p g a设计简介 1 6 * 1 6 乘 法器 2 5 6 * 1 6 r a m 5 9 d 21 21 8 11 3 1 m h z m h z 3 . 5 f p g a 设计流程 对于 系统级设计，既可以 采用自 底向上( b o t t o m u p ) 的设计方法， 也可采用自上至下( t o p d o w n ) 的设计方法。对于非系统级f p g a 设计， 一 般是采用自 上至 1 ( t o p d o w n ) 的设计方法，在利用v h d i 语言进行硬 件设计的方法中，自 土至下分成 3 个层次对系统硬件进行设计，分别 是行为描述、r t l 方式描述和逻辑综合，具体过程如图示。 规格设计 行为级描述 行为级仿真 r t l级描述 r t l级仿真 逻辑综合、优化 门级仿真、定时粉杳 输出门级网表 第四章 d f e自 适应均衡器的f p g a设计 第四章d f e自 适应均衡器的f p g a 设计 4 . 1 系统分割 根据工作原理结构图，d f e自 适应均衡器可以分为滤波器、判决 器和均衡算法三部分。在系统设计中，按照模块的大小和功能分为以 下三部分:滤波器部分、判决器和抽头系数调整部分。这样系统硬件 框图如图( 4 . 1 ) 所示: 输入输出 图4 . 1 三部分分别完成不同的功能。滤波器模块完成式 0 n y n =艺c , x _ 一 艺 b , ci = -m +1 =1 的卷积运算得出y n ;误差判决模块完成判决和求误差;抽头系数调 整模块完成对滤波器抽头系数的调整。为保证各模块接收数据的正确 性，各模块之间传递的不仅有数据，还有控制信号。图( 4 . 2 ) 简要表 示了模块间通信时的波形示意图。 d e l a y c l o c k d a t a d a t al s y n _ s i g a n l d a t a rece i ved at al 图 4 . 2模块间通信波形示意图 第四章 d f f自适应均衡器的f p g a设训 出于灵活性的考虑，本系统采用类似于集散控制而非集中控制的 方案。也就是说，各模块内部都有自己的控制器，整个系统并没有一 个中心控制器。这样可以保证三大模块彼此之间相对独1 l . 。若要改变 设计，比如改变算法，只需改变误差控制函数运算模块即可，其它模 块可以不变。各模块功能的恰当分割大大增加了系统的灵活性。 由于系统内存在反馈环路，因此只能采用串行处理结构，而不 适于流水线结构。所谓串行处理结构，是指在时钟频率高于峰值数据 通过率时，新的数据只有在上一个数据经过没一部分处理之后才能进 入系统进行处理的一种结构，而流水线结构则是所有数据像流水线上 的工件一样，以一定的速率进入系统处理，在某一个时间点，在系统 不同逻辑深度的部分正在处理着不同的数据。 4 . 2误差分析与字长的确定 在进行数字信号处理系统的硬件设计之前，应考虑的第一个问题 就是数据的精度问题。因为任何一个数字系统的有关参数以及每次运 算过程中的结果总是存储在有限字长的存储单元中，即只能以有限位 数表示，从而使它们的精度受到限制。因此，在满足一定要求的范围 内，确定适当的字长是十分必要的。 数字信号处理中有限字长影响首先和二进制数的运算方式有关。 二进制数有原码、反码、补码三种形式;二进制运算分为定点制、浮 点制。本系统中采用定点补码二进制数的表示方式。这是因为在硬件 实现时，补码表示法可以把加法和减法统一起来，从而降低设备的复 杂程度。同时，采用定点制运算在速度和系统复杂程度上都优先于浮 点制运算，缺点是动态范围小，可能出现溢出。但本系统中各类数据 采用不同的精度，并非统一的位数，并且根据实际情况，中间变量宽 度有所扩展，从而有效地弥补了这一缺陷。 精度的确定可依据数字滤波器量化误差模型计算得出，具体可参 阅文献( 1 7 ) ，但该法计算复杂。另一种方法是采用m a t l a b 软件模拟 第四章 d f e自 适应均衡器的f p g a设训 法确定，通过软件模拟，以数据量化误差不足以影响到系统性能为目 的，同时也考虑到系统硬件规模，综合确定数据的位数与精度。 本系统的设计是在结合实际情况确定有关字长及精度的。假如 采用 1 2 位的a / d 转换，这样输入数据x i n 的字长为 1 2 位，1 位符号 位，1 0 位精度。因为系统的量化效应主要是由系数量化引起的，因 此抽头系数的字长适当宽一些，本系统取1 6 位，1 位符号位，1 5 位 精度。 4 . 3 d f e自 适应均衡器的设计 1 . 滤波器模块 滤波器模块主要完成以下运算: 0 n 、 一 1 c , x n-， 一 y b i an-1 i - - m + l i - 1 上式中两部分分别为前馈滤波和后馈滤波。两部分结构相似，但节数 不同，并且参加运算的数据精度不同。该模块主要由 桶形移位寄存器 和卷积模块组成。如果上式的卷积运算，直接使用硬件实现会占用大 量的资源。考虑到采用的是f l e x 1 0 k 系列芯片来实现设计，f l e x i o k 是属于查找表型结构，可以 将卷积运算转化为查表移位求和来实现。 下面以一个简单的卷积运算为例说明硬件实现结构。 对于式 y = x ( 1 ) h ( 1 ) + x ( 2 ) h ( 2 ) + x ( 3 ) h ( 3 ) + x ( 4 ) h ( 4 ) ( * ) 假设x 和 h 都是无符号整型二进制数，宽度为两位，取值如下: x ( 1 ) = 1 1 , x ( 2 ) = 0 0 , x ( 3 ) = 1 0 , x ( 4 ) = 0 1 h ( 1 ) = 0 1 , h ( 2 ) = 1 1 , h ( 3 ) = 1 0 , h ( 4 ) = 1 1 被乘数 乘数 中间乘积项 中间乘积项 h ( n ) x ( n ) ) 一一 - 一卜 0 1 1 1 1 0 1 1 p i ( n ) 一 一 一 卜 p , ( n ) 一 一 一 卜+ 01 1 图 4 . 3 o i l 0 0 0 1 0 0 0 1 1二1 0 1 0 x ( n ) 与h ( n ) 的卷积运算过程 第四章 gy r e自 适应均衡器的p p g a设计 图( 4 . 3 ) 表示式( * ) 的运算的实现。在图中可以看到运算纵向和横向分 别实现。中间数据p , ( n ) 中的四个数据实际上是乘数x ( n ) 的最低位比 特与h ( n ) 相乘的结果，并且该值不是0 就是h ( n ) 。这是因为二进制 的取值只有0 和 1 。再看中间数据p ， 和p z 的值，即“ 1 0 0 和“ 0 1 1 ，是 由不同的h ( n ) 之和构成，而对h ( n ) 的选择是由 乘数x ( n ) 的相同位的 比特决定的，如上图中x ( n ) 的最低位为1 0 0 1 ，则p ， 的值为h ( 1 ) + h ( 4 ) ; 其高位为 1 0 1 0 ，则p : 的值为h ( 2 ) + h ( 4 ) 。因此利用a l t e r a 公 司f 1 e x 1 0 k 器件中的查找表结构，预先将h ( n ) 的各种组合( 上例中为 1 6 种) 存入r a m ，则上例中的原需4 次乘法和3 次加法的卷积运算转 化为一次加法。 考虑到f ie x 1 0 k 系列芯片中r a m的容量有限，本系统采取的万 案是局部串行、全局并行的设计方案，即将输入分成几组，每一组采 用串行结构运算，而总体结构类似并行处理，每一组都同时处理数 据。 根据上面的分析，可以将滤波器模块的设计表示如下: r a m 1 h移位相加器 输入 延时器 地址发生器 3 一一 累 一 输。 r a a a i 卜 一 叫 i k a r i n -h . ,v- 。i-争力 口 卜 二兰兰兰立一 二 二兰 一 二 二 竺上 土 二 竺二 二 器 r a m 3 厂一 叮 移位相加器 3 控制器 图 滤波器模块的设计划分 ( 1 ) 延时器的设计 实现功能:完成a / d 转换后的数据通过不同的触发器产生不同的延 迟。延时器分前馈和反馈两部分，这两部分结构是一样的，只是节数 和字长不一样。 设计代码: 第四章d f e自适应均衡器的 i i g a设计 l i b r a r y i e e e ; u s e i e e e .s t d _ l o g i c _ 1 1 6 4 .a l l ; u s e i e e e .s t d _ l o g i c _ a r it h .a l l ; e n t i t y s h i ft 一 i s p o r t ( c l k , r e s e t n , d _ i n 二 i n s t d _ l o g i c ; s h i ft _ e n : i n s t d _ l o g i c ; s h i l 心w0 : o u t s t d _ l o g i c ; s h i ft es o u t l : o u t s t d l o g ic ; s h i ft o u t 2 : o u t s t d l o g i c ; s h i ft es o u t 3 : o u t s t d _ l o g i c ) ; e n d s h i ft es 4 ; a r c h i t e c t u r e s h i ft 4 o f s h i ft 4 i s s i g n a l s h i ft r e g : s t d _ l o g i c _ v e c t o r ( 3 d o w n t o 0 ) ; s i g n a l s h i ft e n m: s t d lo g i c ; b e g i n p r o c e s s ( c lk ,r e s e t n ) b e g i n i f r e s e t n = o t h e n s h i ft r e g 0 ) ; s h i 几e n m = 0 ; e l s i f c l k e v e n t a n d elk= i t h e n s h i ft e n m = s h i ft e n ; i f s h i ft e n m = l t h e n s h i n _ r e g = s t 走l o g ic _ v e c t o r ( s h l ( u n s i g n e d ( s h i ft ft r e g ) , 1 ) ) ; s h i ft es r e g ( 0 ) = d i n ; e n d i f ; e n d i 几 e n d p r o c e s s ; s h i ft o u t 0 = s h i ft es r e g ( 0 ) ; s h i ft es o u t l = s h i 几r e g ( l ) ; s h i ft es o u t 2 = s h i ft r e g ( 2 ) ; s h i ft es o u t 3 = s h i ft r e g ( 3 ) ; e n d s h i ft 4 ; l i b r a ry i e e e ; u s e i e e e . s t d _ l o g i c _ 1 1 6 4 .a l l ; u s e i e e e . s t d l o g i c es a r i t h .a l l ; e n t i ty s h i ft 3 i s p o r t ( c l k ,r e s e t n , d in : i n s t d l o g i c ; e n d s h i ft 3 ; s h i ft re e n : i n s t d l o g i c ; s h i ft o u t o : o u t s t d l o g i c ; s h i ft o u t l : o u t s t d l o g i c ; s h i ft o u t 2 : o u t s t d _ l o g i c ) ; a r c h i t e c t u r e s h i ft 3 o f s h i ft 3 i s s i g n a l s h i ft es r e g s i g n a l s h i ft e a rn b e g in s t d es l o g ic es v e c t o r ( 2 d o w n t o 0 ) ; : s t 走l o g i c ; p r o c e s s ( c l k ,r e s e t n ) b e g in i f r e s e t n = o t h e n s h i ft es r e g o ) ; s h i ft e n m - 0 ; e l s i f c l k e v e n t a n d c l k = 1 t h e n s h i ft e n m = s h i ft e n ; i f s h i ft e n m = 1 t h e n s h i ft - r e g = s t d _ l o g ic v e c t o r ( s h l ( u n s ig n e d ( s h i ftr e g ) , 1 s h i ft r e e ( o ) = d i n : ， . ) ) e n d i f ; e n d i 丘 e n d p r o c e s s ; s h i ft . o u t o = s h i ft r e g ( 0 sh iftsh ift o u t l = s h i ft r e g ( i o u t 2 = s h i ft r e g ( 2 ) ; e n d s h i ft 3 ; _ 1 9 第四章u f e自适应均衡器的f p g a设计 l ib r a r y i e e e ; u s e i e e e .s t d _ l o g i c - i 1 6 4 .a 1 1 ; u s e w o r k . e q u - p a k . a l l ; e n t ity f i lt e r s h i ft i s p o rt ( c l k : i n s t d _ l o g i c ; r e s e l n : i n s t d _ l o g i c : 二 ， 1 ; x i n : in s t d - l o g i c _ v e c t o r ( i 1 d o w n t o 0 ) ; a : in s t d _ l o g ic _ v e c t o r ( 1 d o w n t o 0 ) : 一 0 0 , s en : i n s t d _ lo g ic : = 0 ; y f f : o u t d a t a i a r r a y ( 2 d o w n t o 0 ) ; ym a i n : o u t s t d _ l o g i c _ v e c t o r ( i 1 d o w n t o 0 ) y _ b f : o u t d a t a 2 a r r a y ( 2 d o w n t o 0 ) ) ; e n d f i l t e r s h i ft ; a r c h i t e c t u r e r t l o f f i l t e r s h i ft i s s i g n a l y 0 ,y l ,y 2 ,y 3 : s t d _ l o g i c v e c t o r ( l i d o w n t o 0 ) s i g n a l z 0 , z l , z 2 : s t d _ l o g i c _ v e c t o r ( 1 d o w n t o 0 ) ; b e g i n s h i ft l : f o r i i n 1 1 d o w n t o 0 g e n e r a t e u l x : s h i ft 4 p o r t m a p ( c l k , r e s e t n , x i n ( i ) , s e n ,y 0 ( i ) ,y l ( i) , y 2 ( i ) , y 3 ( i ) ) ; e n d g e n e r a t e ; s h i ft 2 : f o r i i n 1 d o w n t o 0 g e n e r a t e e n d g e n 。u 2 xe n d g e n era te 一 sh ift - 3 p o rt m ap (e lk ,resetn ,a (i),s_ en ,z o (i),z l(i),z 2 (i)i y _ b f ( 2 ) = z 2 ; y _ b f ( 1 ) = z l ; y b f ( 0 ) = z 0 ; e n d rtl 设计说明: 该延时器采用七节桶形移位寄存器组成，前馈4 节，反馈3 节，在控制信号s e n 作用下进行移位， a / d 转换器每采样一次，延 时器就移位一位。这里，x i n 是a / d 输出信号，字宽为1 2 位，1 位 符号位，1 0 精度位;a 为判决器判决输出信号，同时也是反馈输入 信号，它的字宽为2 位，1 位符号位，1 位数据位。如符号位为。 ， 表示对应码元为 1 ， 如符号位为 1 ， 则对应码元为- 1 。设计时，考虑 到字宽不是1 位，故先分别设计前馈和反馈的字宽为1 位的移位寄 存器， 然后采用例 化的 方法来 设计。 输出 信号分为3 组: y _ f f , y _ a m i n , y _ b f , y _ f f 为前馈的前3 节输出，y _ m a i n 为前馈的第4 节 输出，y _ b f 为反馈的3 节输出， 这样分组是考虑到为了节省r a m 的 容量。 综合结果见附录图1 , 2 第四章d p 6自 适应均衡器的p i g a设训 ( 2)地址发生器的设训 实现功能:根据延时器输出的不同延时值产生存储器的地址信 号。 a . 地址发生器 i 的设计代码: l i b r a ry i e e e u s e i e e e . s t d u s e i e e e . s t d u s e i e e e s t d - l o g i c - i 1 6 4 .a 1 1 ; _ l o g i c u n s ig n e d .a l l ; _ l o g ic a r i t h . a l l ; u s e w o r k .e q u _pa k . a l l ; e n t i ty p _ s i s p o s i t i v e : = 1 2 ) ; i n s t d r es e t nm l o g i c ; s t d _ l o g i c :二 l ; lo a ds h iftn :e n in s t d l o g ic .-= 0 ; : i n s t d _ l o g ic : = 0 ; p a r a l l e l _ i n s e ria la d d r 6 mo u t s t d _ io g i c _ v e c t o r ( n - i d o w n t o 0 ) ; o u t s t d s t l o g ic ; e n d p s ; o u t s t d _ l o g i c ) a r c h i t e c tu r e r t l o f p _ s i s s i g n a l l o a d n m , s h i ft e n m b e g in p r o c e s s ( c l k , r e s e t n ) s t d _ l o g i c ; b e g i n v a r i a b le s h i ft r e g : s t d - l o g i c _ v e c t o r ( n - i d o w n t o 0 ) ; i f r e s e m= 0 t h e n s e r i a l _ o u t 0 ) ; a d d r s t - 0 ; l o a d n m 二 0 ; s h i ft e n m = o : e l s i f c l k e v e n t a n d c l k = l t h e n ，。 姗- lo ad n ;en m = sh ift 。 i f l o a d n m= 1 t h 而 s h i 几r e g : - p a r a l le l in ; s e r ia l二 o u t = 少 i ft - r e g ( 0 ) a o o 仁s 卜二厂 ; e l s i f s h i ft e r ror = i t h e n s h i 几r e g= s t 屯l o g i c - v e c t o r ( s h r ( u n s i g n e d ( s h i 几r e g ) , 1 ) ) s h i ft _ r e g ( n - i ) : = 0 ; s e r i a l夕u t = s h i ft r e g ( 0 ) a d d r s t = i e l s e a d d r s t 1 2 ) p o rt m a p ( c l k , r e s e t n , l o a d , s h i ft , d a t a e n d g e n e r a t e s 一e r m ; i n ( i ) ,r a m _ a d ( i) , a d d r s t _ m ( i) ) ; e n d rt l; a d d r st = a d d r st m (0 )an d a d d r一 st一 m ( 1) an d a d d r一 st一 m (2 );e n d rt l; b .地址发生器2 的设计代码: 地址发生器 2 的设计代码同地址发生器 1 设计代码中的一路 并/ 串转换程序p _ s ，这里不再写出。 c .地址发生器 3 的设计代码: l i b r a r y i e e e ; u se ieee .std- lo g ic i 16 4 .a11;u se ieee .std lo g ic u n sig ned .a ll; u s e i e e e .s t d l o g i c a r i t h .a l l : u s e w o r k . e q u _pa k .a l l ; e n t i ty p _ s 1 i s p o rt ( e l k : i n s t d es l o g i c ; r e s e t n : m s t 走l o g i c := 1 ; l o a d es n : i n s t d l o g i c := 0 ; s h i ft e n : i n s t d _ l o g i c := 0 ; p a r a l le l_ i n : i n s t d _ l o g i c 户e c t o r ( 1 d o w n t o 0 ) s e r i a l o u t : o u t s t d l o g ic ; a d d r _ s t : o u t s t 走l o g i c ) ; b eg i s ig n a l lo ad _ n m ,sh ift _ e n mb eg in: std 一 lo g ic ; p r o c e s s