（微电子学与固体电子学专业论文）10位80msps流水线adc的研究与设计.pdf

摘要 摘要 近年来，无线通讯的发展十分迅速，对其中的一项关键技术模数转换提 出越来越高的要求，由此推动了模数转换技术的不断进步。流水线式模数转换器 ( p i p e l i n e d a d c ) 是目前a d c 主流的产品之一，大多应用在速度和精度兼顾的领 域，如通讯中的无线局域网，消费产品中的手机、高清晰度电视等。 本论文对1 0 b i t2 5 v8 0 m s p sp i p e l i n e dc m o sa d c 进行了研究和设计：通过对 速度、功耗、面积和动态特性的综合考虑，选用了前8 级每级1 5 位精度，最后一级 2 b i tf l a s ha d c 的流水线式系统结构，并采用数字校正电路对级间误差进行校正。 模块电路包括采样保持电路、子a d c 、子d a c 、时钟产生电路、延时对准电路和 数字校正电路等。最后，利用v i r t u o s o 完成了部分模块的版图设计。 在l i n u x 工作环境下，基于t s m c0 1 8 岬c m o s 工艺库，使用c a d e n c e 工作 平台中的s p e c t r e 仿真器对设计的所有模块电路进行了仿真，模拟仿真结果表明： a d c 的模拟信号输入范围为0 6 5 v - 1 8 5 v ，分辨率为1 0 位，采样速率达8 0 m h z ， 功耗约为1 6 0 m w ，指标均达到了设计要求。 关键词：流水线a i ) c 采样保持电路两级运放数字校正 a b s t r a t a b s t r a c t w i t ht h e g r e a td e v e l o p m e n t o fw i r e l e s s c o m m u n i c a t i o n ，a n a l o g t o d i g i t a l t e c h n i q u e ，w h i c hi so n eo ft h ek e yt e c h n i q u e si nw i r e l e s sc o m m u n i c a t i o n ，i sb e i n gm a d e a m a z i n gp r o g r e s sd u et ot h em o r ea n dm o r ed e m a n df r o mp r o d u c t s p i p e l i n e da d c s ， o n eo ft h em o s tp o p u l a ra d c s ，a r em a i n l yu s e di nt h o s ef i e l d sw h i c hl o o ka f t e rb o t h r e s o l u t i o na n ds p e e d ，s u c ha sw i r e l e s sl a ni n c o m m u n i c a t i o n ，c e l lp h o n ea n d h i g h r e s o l u t i o nd i g i t a lt v i nc u s t o me l e c t r o n i cp r o d u c t s i t sr e s e a r c h e da n dd e s i g n e da10 - b i t2 5 v8 0 m s p sp i p e l i n e dc m o sa d c ( a n a l o g t o - d i g i t a lc o n v e r t e r ) i nt h i sd e s i g n ：g i v e naf u l lc o n s i d e r a t i o no ft h es p e e d ， p o w e r , a r e aa n dd y n a m i cp e r f o r m a n c e ，t h e8 - s t a g e ，1 5 b i t s t a g ea n d2 - b i t f l a s ha d c l a s t s t a g es t r u c t u r ei si n t r o d u c e d a n dd i g i t a lc o r r e c t i o nc i r c u i t sa r ea d d e dt od i m i n i s he r r o r s b e t w e e ns t a g e s t h ew h o l ec i r c u i tc o n s i s t so ft h es a m p l e a n d - h o l dc i r c u i t ，t h es u b a d c ， t h es u b - d a c ，t h ec l o c kg e n e r a t o r ，t h et i m es y n c h r o n i z e ra n dt h ed i g i t a lc a l i b r a t i o n c i r c u i t f i n a l l y ，t h el a y o u to fs o m et y p i c a lb l o c k so ft h i sc h i pi sd e s i g n e dw i t ht h e v i r t u o s o t h es i m u l a t et o o lu s e di nt h i sp r o jc o ti ss p e c t r eo fc a d e n c e ，b a s e do nt h et s m c o 18 1 x mc m o sp r o c e s sl i b r a r ya n du n d e rt h el i n u xo p t h er e s u l t ss h o wt h a tt h ei n p u t o fa d c r a n g ef r o mo 6 5 vt o1 8 5 v ，i t sr e s o l u t i o ni s10b i t sa n ds a m p l er a t ei s8 0 m h z ， p o w e rc o n s u m p t i o ni sa b o u t16 0m wa n dt h ep a r a m e t e r sm e e tt h ed e s i g nr e q u i r e m e n t s k e yw o r d s ：p i p e l i n e da d cs hc i r c u i tt w o - s t a g eo p - a m pd i g i t a lc o r r e c t i o n 西安电子科技大学位论文创新性声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之 本人签名：硷堑签 处，本人承担一切的法律责任。 日期卫多二 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。 ( 保密的论文在解密后遵守此规定) 本人签名：蛰选塞 刷磴辄槲 日期煎兰：堑 第一章绪论 第一章绪论 1 1 研究背景及其意义 片上系统( s o c ) 已经成为现在集成电路发展的趋势，它需要将更多的数字 和模拟电路集成到一个硅片上，以降低成本、降低功耗、减小体积和减小印刷电 路板数据总线的辐射噪声。显然，对于这种数模混合集成的i c 而言，c m o s 工 艺在成本和功耗上的优势非常具有吸引力，并且随着工艺的进步，器件尺寸的按 比例缩小使得它也可达到双极( b i p o l a r ) 器件所具有的速度。 在信号的传输和处理领域，数字信号处理器( d s p ) 以其越来越强的数字处理 能力得到了广泛的应用，但是由于来自自然界的信号，如语音信号、传感器信号、 雷达回波信号等大多数都是模拟信号，并且系统在对数字信号处理完之后，往往 还需要将这些数字信号还原成连续的模拟信号以实现对外界的控制。因此，在这 种混合信号系统中，将模拟信号转换成数字信号的模数转换器( a d c ) 无疑是一 个十分关键的模块。随着数字信号处理技术在高分辨率图像、视频处理等领域的 应用，对高速度、高精度、基于标准c m o s 工艺的a d c 的需求日益迫切。 c m o sa d c 的性能主要取决于所采用的电路结构、主要单元电路( 运算放大 器和比较器) 的性能、合理的版图设计以及工艺等因素。流水线( p i p e l i n e ) 结构 是一种既能实现高速又能实现相当分辨率的结构，但是同其他多级结构的转换器 一样都面临着一个问题：随着信号一级一级的转换处理，来自级间和级内的误差 也会逐级累积下来，最终使输出产生误码【l 】。为了使系统达到1 0 位的转换精度， 本设计采用了在电路中引入冗余位设计和用数字校正技术来消除产生的误差；宽 带高速运放和高速动态比较器将提升a d c 的转换速率同时又可保证系统具有低的 功耗。 出于上述的考虑，本文基于t s c m0 1 8i tmc m o s 工艺库，采用了9 级流水 线结构设计了一种高速度高精度的a d 转换器，其目的是为了适用于视频信号处 理和c m o s 图像传感器等领域。 1 2a d c 的研究动态及其发展趋势 目前，可内嵌的高速、高精度、低功耗数据转换器成为模拟集成电路领域中 的研究热点。为了消除数模接口电路对系统性能造成的限制，近年来，国外的一 些研究机构更是加大了对高速数据转换器研究的投入并在该领域取得了较大的进 21 0 位8 0 m s p s 流水线a d c 的研究与设计 展f 2 】i3 1 。 在a d 转换器方面，用于前端视频信号处理的1 0 位高速a d 转换器是当前 研究的热门。这种转换器要求转换速率达到1 0 m s s 到5 0 m s s ，为了能够内嵌于 单片数字系统，并适合便携设备使用，除了需要满足精度和速度的要求外，也希 望a d 转换器消耗尽可能低的功耗和芯片面积。考虑到流水线结构可以在速度、 精度、功耗和芯片面积之间达到最好的折衷，目前大多数视频芯片中的a d 转换 器都采用这种结构。表1 1 列出了代表目前国外先进水平的两个高速、低功耗a d 转换器的主要性能指标【4 】【5 】。第一个a d 转换器由美国a n a l o gd e v i c e 公司的i u r i m e h r 设计，第二个a d 转换器由美国c a l i f o r n i a ，b e r k e l e y 大学的a n d r e wm a b o 设计。 表1 1 两个高速、低功耗a d c 的主要性能指标 i u r im e h r 的结构a n d r e wm a b o 的结构 分辨率1 0分辨率1 0 i n l o 7 5 l s b玳l o 7 l s b d n l o 3 l s bd n l 0 5 l s b 最大采样速率4 0 m s s最大采样速率1 4 3 m s s s n d r ( f 。l k = 4 0 m s s ，f i = 2 0 m h z ) 5 9 d b s n d r ( f c l k = 4 0 m s s ，f m = 1 0 0 k h z ) 5 8 5 d b 最大功耗 7 0 m w 最大功耗3 6 n i w 芯片面积 2 6 姗n 2 芯片面积 2 3 x 2 5 r a m 2 我国从7 0 年代开始研制a d 转换器，至今已研制出8 位、1 0 位、1 2 位、1 4 位、 1 6 位的a d c 产品，但产品的性能还远远达不到高端应用要求；高端a d c 还处于高 校和科研院所的研究阶段。目前我国应用的高性能a d c 主要依靠进口，对我国国 防现代化发展和民用电子工业的发展相当不利，并且严重限制了我国在集成电路 设计尤其是系统集成方面的发展。究其原因，除工艺水平限制以外，其基础研究 和设计能力是两大主要的制约环节。为了缩短与国外先进水平之间的差距，急需 加强在这个领域的研究。本论文以高速、高精度数据转换器的设计为研究方向， 深入探讨了高速数据转换电路的设计理论和设计方法。作者希望，论文期间所做 的这些研究能对高速、高精度a d 转换器的设计起到一定的借鉴作用。 1 3 本论文的主要工作及内容安排 本文的主要工作是分析了a d c 的基本原理及设计要点，以及引起噪声等的非 理想因素，在充分考虑系统指标的基础上，确定各模块电路的具体结构，完成单元 模块的设计与电路实现，最终完成部分模块的版图设计。 第一章绪论 3 第一章作为绪论，介绍了本论文的相关背景和a d 转换器的国内外研究动态 和发展趋势。 第二章首先简要的介绍了a d 转换器的参数，然后着重介绍了流水线结构 a d c 的基本工作原理，给出了本文所采用的流水线结构，最后对系统误差进行了 分析，并给出数字校正技术及原理。 第三章详细论述了流水线a d 转换器关键单元的电路实现过程和工作原理， 分析了对关键模块电路设计时的主要考虑因素和实现方式，并给出了仿真结果。 第四章简要地介绍了c m o s 工艺的版图设计规则，和设计本芯片模块版图时 所要考虑的问题。 第五章为总结和展望。 第二章流水线a d c 的性能参数、工作原理及误差分析 第二章流水线a d c 的性能参数、工作原理及误差分析 2 1 流水线a d c 的参数指标 模数转换器的实质就是在离散时间点处将模拟信号量化成数字组合的代码。 衡量一个a d c 是否适用于某个实际的应用，必须依据相应的指标来进行判断；要 想深入理解并设计达到需要指标的a d c ，必须非常清楚这些指标的涵义。本章将 先简短的介绍c m o s 流水线式a d c 的一些重要指标，为后面的具体设计打下一 定的理论基础。模数转换器的指标反映了a d c 的传递特性，可以分为静态指标和 动态指标。 2 1 1 静态参数 静态参数与时间无关，反应了在时域下实际量化曲线与理想量化曲线之间的 差异。就流水线结构模数转换器而言，最常用的静态参数有：失调误差( o f f s e t e r r o r s ) 、增益误差( g a i ne r r o r s ) 、积分非线性( i n l ) 和微分非线性( d n l ) 。图2 1 是一个3 位a d 转换器的传输曲线，其中实直线表示分辨率为无穷时的理想传输 曲线，实折线就是该a d ( 分辨率为3 ) 的理想传输曲线，实际的传输曲线由虚 线表示，通过虚线上的黑点可以拟合出实际的传输曲线。 图2 13 位a d 转换器的传输曲线 失调( o f f s e t ) a d c 的失调，导致了整个输出曲线水平右移，如图2 1 中虚直线所示，它是 指实际的模数转换器的最低的判决电平和理想的模数转换器的最低的一个判决电 平之问的差值。 61 0 位8 0 m s p s 流水线a d c 的研究与设计 增益误差( g a i ne r r o r ) 增益误差也称为满度( f s r ) 误差，定义为当a d c 输出为满度时实际输入电 压和理想输入电压之差，其实质是由于分辨率的有限性引起的。在测量的时候， 一般是把实际的模数转换器和理想的模数转换器的最低判决电平对齐之后，两者 最高判决电平之间的差值。 非线性( n o n l i n e a r i t y ) 在静态指标中积分非线性和微分非线性尤为重要，它们表明了整个转换的精 确度，包含了量化误差、非线性、失调和噪声等导致a d c 非理想化的多种因素。 微分非线性定义了a d c 传输曲线中步长的均衡性，它表示出了转换特性曲线中实 际码宽和理想码宽( 1 l s b ) 之间的相对偏差，其公式为： d n l ( 甩) ：v s c n - l s b ( 2 。1 ) ?lsb 其中v 湖表示代码n 的实际码宽，v s c n = v i n ( n ) 一v i n ( n 一1 ) 。由式( 2 1 ) 知一个代码 1 1 的d n l 不可能小于一1 ，如果等于一1 就意味着会产生失码。理想情况下，对所 有的代码d n l 都应该是0 。d n l 的具体数值依赖于具体的输出码字，如果不指定 具体的码字而衡量整个模数转换器的微分非线性误差指标，则所指为所有微分非 线性误差中最大的一个。积分非线性定义了a d c 的实际转换曲线与理想转换曲线 之间的偏差，从它可以看出整个传输曲线的线性化程度。为了计算积分非线性误 差，需要从实际芯片中测量出来的判决电平中拟合出一条最佳的直线。对于同一 个输出数字码n ，d n l 和i n l 之间存在关系： _ _ l i n l ( n ) = ：d n l ( n ) ( 2 2 ) 面 一般可以通过码密度直方图( c d t ) 【6 】来测得。 2 1 2 动态参数 动态参数主要表征a d c 在动态环境下的性能表现，反应了在频域下由于静态 特性所引起的噪声、谐波功率与信号功率之间的关系。它包括噪声、失真、建立 时间误差等，对它们的测试结果必须依据不同的频率和信号幅度进行，一般情况 下，本设计采用的都是满度的输入信号。 信噪比s n r ( s i g n a lt on o i s er a t i o ) 在量化的过程中不可避免的要引入噪声，这些误差就会限制动态范围。s n r 表示作为“信号”的基波频率分量的均方根( r m s ) 与作为“噪声”的直至1 2 采 样频率的全部非基波和非谐波的频率分量( d c 除外) 的均方根和之比。理想情况 下，噪声仅仅是由量化噪声引起，是理论上最大可能的s n r ： 第二章流水线a d c 的性能参数、工作原理及误筹分析 7 姗= 2 0 l o g vsignal)=602n+176+10log,ovnoise( 老2 灿仁3 ， ，二j 、 7 、 其中n 是a d c 的分辨率，z 是采样信号的频率，厶是输入信号的最大频率。如 果输入信号不变，随着采样信号的增加s n r 也会增加，这是因为量化噪声的总功 率本身是固定且与频率无关的，采样信号频率越大，这个总量会有更多的部分( 基 波和谐波的能量) 处在1 2 采样频率内，那么“噪声 能量就变小了。 信噪失真比s n d r ( s i g n a lt on o i s ea n dd i s t o r t i o nr a t i o ) 实际的采样a d c 除理论上的量化噪声外，还包括由于a d c 非线性、采样时 的抖动等引起的失真，所以实际的a d c 得到一个小于理论值的包括噪声和失真的 信噪失真比，即信号对噪声和失真的总和的比值： s n d r = 2 0 l 0 9 1 0 ( 若艺p p 可见一般来说，s n r 要高于s n d r 。 总谐波失真t h d ( t o t a lh a r m o n i cd i s t o r t i o n ) 总谐波失真定义为奈奎斯特频率内所有谐波频率分量的均方根之和与基波频 率分量的均方根之比，它描述了由于谐波失真而造成的信号失真比： 册划崦，。( 昔 = 2 0 l 。( 叵黼业卜， h d i ( 滓1 、2 ) 为第i 次谐波。在差分情况下，偶次谐波失真被取消，但是由 于误匹配和不对称等情况的存在，取消并不完全。 无杂散动态范围s f d r ( s p u r i o u sf r e ed y n a m i cr a n g e ) 无杂散动态范围也就是无噪声和谐波的动态范围，在定义这个概念的时候， 把噪声和谐波都称为杂散信号( s p u r i o u s ) 。它表示最大的谐波分量和基波频率分量 的均方根之比： 一= 2 0 1 0 9 l o l 等p 弘6 ， s f d r 反应了一个a d c 从一个很大信号中检测出一个小信号的能力。 等效比特位数e n o b ( e f f e c t i v en u m b e ro fb i t s ) 可以说，等效比特位数是s n r ( 或s d n r ) 的另一种表达方式： s d n r 一1 7 6 一l o l o g l oi i e n o b = j 型( 6 f 玲) (27)60 2 、， 、7 81 0 位8 0 m s p s 流水线a d c 的研究与设计 一般情况下，e n o b 都是在奈奎斯特频率点处定义，也就是采样信号为输入信号 频率的2 倍处。 2 2 流水线a d c 的工作原理及整体结构 2 2 1 流水线a d c 的工作原理 流水线结构a d c 由多级结构和功能都相似的子电路组成，子电路是在子区结 构的各级之间引入采样保持放大器( s h a ) 电路，将各级转换后剩余的模拟量进行保 持而得到的，这样各级电路就可以并行的对各s h a 电路所保持的模拟量进行转换。 从整个转换过程来看流水线工作方式可以看着是串行的，但就每一步转换来看是 并行工作的，每个时钟周期就能够完成一个模拟输入的转换，因而总的最大转换 速率取决于单级电路的最大速度，并且总的转换速率与流水线结构的级数无关， 其高分辨率可以通过增加子电路的级数和引入校准技术来获得。图2 2 给出了典型 的流水线a d c 的原理结构图。 载翰入；s h a浆级锵。：缀黎1 1 , 缀 f l a s h _ ：奢= 荨。 争- - - - - - 2 - 2 - 2 - 2 - 2 - 2 - 2 - 自-寺 a d c i 兜吩吩晚 毒s 事j i纯吩 k 1 佗! !k 2 乍l !k n 蚓 + 1 位 lt v甘1 时锄 音以 妊遨对准寄存器阵列 产乍 电路 亭略 硒2 + + 秭+ 1 ) 托。 带隙 毒t 吗 数饺j l ：魄路 橇准 l 兰路 绳 i l 兰l r 西。n io 。 图2 2 流水线a d c 的系统框图 如图2 2 所示，流水线a d c 的主要电路由流水线转换结构、延迟对准寄存器 阵列和数字校正逻辑等电路组成，另外还有时钟发生、带隙基准等辅助电路。为 了实现流水并行工作，时钟发生电路至少需要将时钟输入信号加工成两相不交叠 时钟，以供给流水线转换结构分成采样相和保持相两种状态相互独立工作( 第三 章第一节具体分析时钟产生电路) 。低噪声的带隙基准电路也会在第三章中进行分 析和设计。 其中，流水线转换的主体由s h a 、n 级流水线子级转换电路和f l a s ha d c 级 联而成。在进行模数转换的时候，s h a 在采样相对输入信号进行采样，然后在保 第二章流水线a d c 的性能参数、：r = 作原理及误差分析 9 持相给第一级输出，即作为第一级的输入信号v i ，第一级中的电路再对v i 进行 操作，输出k l 位的数字作为本级转换的输出结果到逻辑对准基准器阵列，同时通 过相应变换得到余量信号向下一级输入。第n 级的模拟输入送到f l a s ha d c 中， 实现最后一级的转换。 由于流水线转换结构对模拟输入信号的逐级串行处理，同一个模拟输入信号 的数字输出结果是逐级延迟输出的，但是在进入逻辑校准单元时必须要求保持同 步，所以采用了延迟对准寄存器阵列单元。它的作用就是给流水线结构的数字输 出加入一个恰恰是逐级减少的延迟时间，这样就使得对应于同一个模拟输入的各 级电路数字输出能在时序上对齐后输出。 由于电路设计中存在失调、不匹配等很多的不可仅仅通过单个电路的结构变 化就能消除或改善到所需要求的误差因素，一般在单级电路的设计中引入冗余分 辨率设计( 下一节中将有详细介绍) 。数字校正逻辑的作用就是将延迟对准寄存器 输出的( k l + k 2 + k 3 + + k + 1 ) 位数字码校正为n 位的标准二进制码输出。 2 2 21 5 b i t s t a g e 流水线式a d c 的工作原理 在采用冗余分辨率的设计前，必须得到最优的每级的有效位数，即级间分辨 率。级间分辨率对速度、功耗和精度都有很重要的影响，因此最好的选择就是依 据a d c 所需达到的指标来确定。尽管每级2 3 位的子级分辨率可以使得功耗较 优，但是每级的有效分辨率为l 位的时候可以更方便实现校准算法，也可以使得 速度最优【7 】【8 1 。因此，高速低分辨率指标的a d c 倾向于使用每级低分辨率的结构， 低速高分辨率指标的a d c 常使用每级高分辨率的结构，详细的分析可以参考文献 【7 】。 由于1 5 b i t s t a g e 流水线结构的许多优点【7 1 ，本论文采用了这种结构来实现这个 模数转换器。在这种结构中，每级的子a d c 电路只需要2 个比较电平，并且在把 数字电平转换成模拟量的过程中，只需要+ v r e f 和一e f 两个参考电平，它极大 的简化了子d a c ( 子数模转换器) 的设计【1 0 】。 利用每级1 5 位结构后电压误差校准范围很大，可以舍去输入s h a t l l 】，输入 信号直接送达电路中的开关电容放大器和比较器。最后一级与其它各级结构不同， 因为它不必向下一级提供输入信号，也就是它不必具有求取和放大余量的功能， 仅仅由几个个比较器来构成，输出的两位数字码直接连同其它各级输出进入数字 校正电路。 1 5 b i t s t a g e l 0 位流水线a d c 采用了图2 3 所示的结构，其中，第一、三、 五、七、九与第二、四、六、八级分别工作在两种模式，通过两相不交叠时钟控 制进行工作模式的相互切换，形成流水线工作方式【1 2 l 。当奇数级工作在采样模式 l o1 0 位8 0 m s p s 流水线a d c 的研究与设计 时，偶数级工作在保持模式，反之，奇数级工作在保持模式时，偶数级工作在采 样模式。其中每级流水线包括子模数转换器( s u ba d c ) 、子数模转换器( s u bd a c ) 、 加法电路和级间增益电路，通常将后三个电路构成的模块称为m d a c 。输入的模拟 信号经采样保持( s h ) 后送到第一级，每级子a d c 产生两位数字输出，同时保 持的输入信号减去由子d a c 变换输出的模拟量，余量被残差放大器放大2 倍后送 入下一级。其中前八级采用相同的1 5 b i t s t a g e 结构，第九级则是一个标准的2 位 f l a s h a d c 。由九级产生的1 8 位数字量送到数字校正电路，产生l o 位数字输出。 图2 3 采用每级1 5 位结构的流水线a d c 结构图 这种流水线结构每级的框图如图2 4 所示。为简单计，图中只画了单边结构， 实际应用中是采用全差分结构。这里采用了开关电容电路，在两相不交叠时钟下 工作。 i _ j iji一 j ，模数转换嚣r 数梭转搬勰2 岛臻蕴 图2 4 每级1 5 b i t 电路结构示意图 第二章流水线a d c 的性能参数、工作原理及误差分析 i i 在第一相时钟期间，输入信号v i 被加到子a d c 上，子a d c 有两个比较电压， + v r e f 4 ，v r e f 4 。输入信号的变化范围是从一v r e f 至l j + v r e f ( 差分结构) 。同时，输 入信号v i 也被加到采样电容c s 和c f 上。在第一相时钟结束时，v i 通过c s 和c f 被采样，并且子a d c 的输出被锁存。在第二相时钟时，c f 另一端接到运放的输出 端，形成负反馈。而c s 的另一端则接到d a c 的输出端。通过这个结构在v o 端将 产生残差输出。子a d c 的输出通过一个模拟多路器来选择d a c 的输出电压v d a c 。 假设运放的闭环增益为g ( 不是无穷大) ，则1 5 b i t s t a g e 流水线模数转换器的 每级传输函数可表示为如下形式1 1 3 ： 当v i 一所可， 胁扛胁飘c f 巧+ c s 撕矿飘c 巧s ；d = o o ( 2 - 8 ) 当一1 4 玢矿 所 丢阿， 忙飘c y 羽+ c s ；d = o l ( 2 - 9 j r d 甜，= m 汤 蚕砑c f + c s y 矿j 蓍砑c s ；d = l 。 ( 2 - l 。) l2 v i n + v r e fd = 0 0 所甩 - 1 4 v r e f 勋= 2 v i n ，d = 0 1 ； - 1 4 v r e f 所刀1 4 v r e f( 2 1 1 ) i2 v i n 一所订d = 1 0 v i n 1 4 v r e f 2 3 流水线a d c 的系统误差分析及校正技术 高分辨率、高速度a d c 的设计过程实际上就是一个与各种非理想因素作斗争 的过程，在保证所需精度的同时尽量提高速度。下面的两小节将详细分析各种非理 想因素的产生以及它们给电路带来的影响，为下面设计消除或改进这些影响的电 路奠定一个基础。 一般地，在开关电容流水线结构a d c 中，误差主要来源除热噪声外，还有由 1 21 0 位8 0 m s p s 流水线a d c 的研究与设计 于工艺和电路实现时的其它非理想因素：比较器失调、采样开关沟道电荷注入和 时钟馈通、运放的有限开环增益以及电容的失配等等【7 儿1 4 】。在实际的电路中，多种 非理想因素是同时存在的，但是为了理解的方便，除非特殊说明，本论文在分析 某一非理想因素影响的时候假设其它均为理想情况。并且，由于在流水线a d c 中， 很多指标比如：运放增益、比较器失调等都是随着级数的增加而逐渐变低【lj ，因此 在分析中总是考虑第一级也就是满足运放所需指标的最严格的一级。 2 3 1 热噪声 在上面提及的各种因素之中，热噪声是一种随机误差，它构成了a i d 转换输 出频谱中的噪声底部。在流水线a d c 中，采样保持电路( s h ) 是最重要的噪声 源，具体分为采样开关和s h 运放。 s h 运放在信号被处理的过程中产生热噪声，其具体的值与运放结构有关，并 且也是与一个电容值成反比：在单阶运放中，与输出电容成反比；在采用米勒 ( m i l l e r ) 补偿的多阶运放中与补偿电容成反比。 在开关电容电路中，m o s 开关的导通电阻产生的热噪声通过电容耦合到电路 的输入端成为等效输入噪声的主要部分。由于这个噪声的方差和k t c s ( k 是 b o l t z m a n 常数，t 是热力学温度，c s 是采样电容) 成正比，所以通常把这个噪声叫 做k t c 噪声。在全差分情况下，采样网络输出端噪声的标准差是单端情况的2 倍，其值为： 肭= 1 2 k t o ( 2 1 2 ) 其中是反馈因子。 另外，余量增益电路也会产生热噪声，与采样保持电路略有不同，余量增益 电路的k t c 噪声等效到输入端的值为： c r i j i l 62 ( 2 1 3 ) 同样，这个值是单端情况下的2 倍。其中g 是闭环增益，是反馈因子，c f 、c s 分别是反馈电容和采样电容。 热噪声是流水线a d c 中最基本的误差源，它在每次采样量化之间都是随机变 化的，不能够通过算法来进行校正。但是在许多高精度应用中，热噪声问题限制 了开关电容( s c ) 电路的性能。唯一改进的方法只能通过大尺寸器件或者用过采 样方法来实现。对于本设计选定的流水线结构，因为输入带宽被固定，只能通过 增大器件尺寸来减小热噪声带来的影响，但是这是以功耗的增加为代价的。关于 第二章流水线a d c 的性能参数、_ t 作原理及误差分析 1 3 热噪声、速度和功耗之间的折衷是设计中一个非常重要的环节，在确定运放指标 的时候必须认真分析。 2 3 2 电荷注入及时钟馈通效应 s h 电路中，为了完成两个时钟相的转换，必须大量采用以c m o s 为器件的 采样开关。这些开关的使用会带来很多速度和精度方面的考虑，这里本设计主要 分析电荷注入与时钟馈通产生的影响。 在图2 5 所示的采样电路中，当m o s f e t 处于导通状态的时候，二氧化硅与 硅的界面必然存在沟道，如左图所示，假如时钟信号v c l k 足够的大，输入与输出 可以近似相等：v i n v o u t ，反型层中的总电荷可以表示为【1 4 1 ： q c h = z e l c o , ( g d a v i n v t h ) ( 2 1 4 ) 式中w 表示器件宽度，l 表示有效沟道长度。当开关断开后，如右图，q c h 会 通过源端和漏端流出，这种现象就是“沟道电荷注入 。注入到左边的电荷会被信 号源吸收，不会产生误差，但是注入到右边的电荷被沉淀到采样电容c s 上，就给 储存在采样电容上的电压值带来了误差。 k 竹t - a , t )，露、l - ( i 图2 5 沟道电荷注入 由于源端和漏端对这个电荷的分配非常的复杂，比如每端对地的阻抗，时钟的跳 变时间等方面的影响，并且大多数的模拟软件对电荷的注入效应的模拟也不精确， 下面的考虑以最坏情况估计，也就是假设全部的沟道电荷都注入到采样电容上： g o u t = v i n a v = g i n 一丛 ( 2 1 5 ) o 通过将该式整理可得： v o u t = v i ( 1 4w l d c o xj 一警( 删堋) ( 2 1 6 ) c sc s 、。 、。 在上述的讨论中，假设m o s 管的门限电压v t h 为常数，但是对于实际的电 路中，体效应是必须考虑的，以n m o s 开关为例： 1 41 0 位8 0 m s p s 流水线a d c 的研究与设计 v t h = v t h o + y ( 4 2 k b + v s b 一厮) ( 2 - 1 7 ) 并且由于开关的源极和漏极可以在采样期间互换，有： v s b = 胁 ( 2 1 8 ) 综合( 2 1 6 ) ( 2 1 7 ) ( 2 1 8 ) ： v o u t = 胁( t + w l o c o x ) ，+ 7 百w l c o x 厢丽一警( 删一m 。+ 厂冈 从式( 2 1 9 ) 可以看出，c m o s 采样开关中的电荷注入产生了三种误差：第一项为增 益误差，与输入v i n 成线性关系；第二项非线性误差，不可修正：最后一项不是 输入v i n 的函数，只是直流失调。本设计会采取相应的结构，使得采样开关沟道 电荷注入的影响仅仅为失调，再通过全差分结构完全消除。 除了沟道电荷注入外，m o s 开关还会通过漏极或栅极交叠电容将时钟跳变耦 合到采样电容上。图2 5 右图中c 西为耦合电容，它是器件宽度和单位宽度交叠电 容c o v 的函数。时钟馈通给采样输出电压带来的误差为： a v ：v d d 坚垒! ( 2 2 0 ) v + o 可见它也是与输入v i n 无关的值，在输入输出特性中表现为固定的失调，并最终 作用到运放上，采用全差分结构的运算放大器能够有效消除这个非理想因素带来 的影响。 2 3 3 运放的增益误差与非线性误差 当余量放大器的实际增益与理想增益不等时，就会出现增益误差。增益偏大， 可能引起重码，增益偏小，可能引起失码。通常造成增益误差的原因有器件不匹 配和运放的有限增益。 下面分析运放的有限增益引起的增益误差。图2 6 为简单的余量采样保持放大 器电路，运放增益为g ，则传输函数如式( 2 1 0 ) 所示。 c l l 图2 6 简单余鼍放大器( a ) 采样阶段( b ) 保持阶段 第二章流水线a d c 的性能参数、工作原理及误差分析 1 5 由2 1 0 式可得增益为： 筹v n = 南= 焉= 如南 陋2 ， 一= 一= 一= 一i i 一一i z - z i a1 + g 1 + l g ig j 、 其中为反馈系数= c f ( c s + c o ，由2 2 1 可得运放的有限增益误差为： 1 2 南( 2 - 2 2 ) 理想运放的输出与输入是线性关系，实际上输出与输入不完全是线性关系， 存在一定程度的失真，即运放对不同输入电压的增益也略有不同，使传输曲线发 生扭曲，进而使级转换电路的输入输出特性发生严重的非线性变化，如图2 7 ( a ) 和( b ) 所示1 2 】。理论上偶次分量可以通过全差分电路结构消除，所以这里主要考虑 奇次分量。从图2 7 中可以看出，运放的非线性不仅会影响最终a d c 的动静态指 标，同时它也会使级转换电路的输出范围大于或小于理想值，从而引入失级或失 码现象。时间电路中多采用闭合结构减小非线性的影响。 v o u t 0 00 00 lo l1 01 0 一u n c o r r e c t e dc o d e s i 0 l 0 1 1 0 1 01 1 c o ， ， 一 ， ， | ，p， j ， j 0 ， ? l j ? ， ， ， 。， | 扩 _ 图2 7 ( a ) 级转换电路 i 0 1 1b i t e dc o d e s ( b ) 级转换电路输入输出特性( 非理想) 1 61 0 位8 0 m s p s 流水线a d c 的研究与设计 2 3 4 比较器失调 在本设计采用的每级1 5 位的结构中，比较器是一个非常重要的环节。它通过 将输入端的两个信号相减来比较两个输入信号，如果结果为正则输出为1 ，否则为 0 。如果比较器存在着失调，并且两个信号比较接近，那么就会得到一个错误的数 字码，进而在余量电路中会减去错误的基准电压，必然得到错误的结果。比较器 的失调会在结果中引入量化噪声，其在每级1 5 位结构中对门限电平转换的影响见 图2 8 ： v o u t i d e a l a c t u a l v i n 一1 2 v - e f 0l 2 v e f 图2 8 比较器的偏移误差 图中虚线表示理想情况下的传输曲线，实线则表示受到比较器失调影响的曲 线。比较器的失调使得转换曲线的门限电平向左或右移动，并且第一级失调产生 的错误会逐级向下传递直到最后一级，为了在最后一级不致产生错误的输出结果， 这个误差必须小于1 2 l s b ，所以用于n 级分辨率a d c 中的比较器能够允许的最 大失调电压【1 5 】： v o s ，c ：纂( 2 - 2 3 ) 可见，在不采用任何其它校准方法时，允许的比较器失调非常小，很难再要 求比较器有快的速度和小的功耗。关于校准和对比较器失调的影响会在下一节中 详细推导。 2 3 5 数字校正技术( 比较器误差校正) 由于比较器的失调电压，使比较电平发生偏移，使余量电压经残差放大器放 大以后超限，最终导致失码。采用数字校正技术【1 6 】以后可以使比较器的误差达到 + - - _ l s b 2 而不影响a d 转换器的输出。 为了阐述数字校j 下原理，现在以每级2 位流水线结构a d c 为例来说明。图2 9 左图为2 位流水线a d c 结构图，右图为理想传输函数。从右图可以看出每一级输 第二章流水线a d c 的性能参数、工作原理及误差分析 1 7 出到下一级的信号是满幅度的，如果子a d c 和子d a c 出现误差，则输出就会超 出4 - v r e f , 如图2 1 0 所示，输出超出了下一级输入范围，可能会丢失部分信息。 为了消除这种问题，可以降低级间增益。 jl v u 7 7 1 0 1 一v 1 v | 11l r r e f 图2 92 b i ta d c 结构及其传输函数 lk v u u l - 0 0 。 0 t 。t 0 7 母v 前 l州 v l 1 j 1 t r e i 图2 1 0 子a d c 或子d a c 存在误差时的传输函数 把级间增益降为2 ，则传输函数如图2 1 1 所示。这就允许子a d c 的误差可以 达到1 4 v r e f 而输出不会超出下一级的输入范围。当然，如果不采用数字校正技术， 那么第一级仍然是线性的，但是由于级间增益的存在，最终的数字输出必然存在 误差。现在假定第一级是理想的，加一个满幅度的信号到第一级，则输出将介于 + 1 2 v r e f 和1 2 v r e f 之间，在每级的底部和顶部分别留出一位，数字校正就是利用 留出的这一位来校正前一级超出+ l 2 v r e f 或一1 2 v r e f 的部分。 一t 移一一o 卜一1 鼽。1 4 椿v r t ?|? t ；y ? ? ； ，t r ，u u r o i 良，o 毒t “，l 肛b ；，1 t ? j 7 y ：， | ， r e f 图2 1 1 级问增益为2 时的传输函数 1 0 位8 0 m s p s 流水线a d c 的研究与设计 例如，当子a d c 的比较电平发生偏移，使第一级的输出超过+ l 2 v r e f 第二 级可以判断出第一级的电压超出范围，