（微电子学与固体电子学专业论文）flash内存控制芯片布局优化设计.pdf

i l l li i i l l11ie i i l l 1 1 1 1 1 1 1 1 1 t i l l l i i i l l i l l q l l i y 17 8 7 6 91 独创性声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他 人已经发表或撰写过的研究成果，也不包含为获得北京工业大学或其它教育机 构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献 均已在论文中作了明确的说明并表示了谢意。 签名：描整 日期：坐：主：纠 关于论文使用授权的说明 本人完全了解北京工业大学有关保留、使用学文论文的规定，即：学校有权 保留送交论文的复印件，允许论文被查阅和借阅；学校可以公布论文的全部或部 分内容，可以采用影印、缩印或其他复制手段保存论文。 ( 保密的论文在解密后应遵守此规定) 签名： 撞塑釜：导师签名- 塾叠茜期：z f 2 ：乞纠 - 一；丸 i 成为芯片发展过程中要面临的一大重要挑战。 芯片的集成度高，导致掩模板( m a s k ) 层数增多，以及掩模板的加工复杂度 增加；越来越细的工艺线宽，意味着光刻源波长越来越细，这些对光刻设备的要 求越来越高，每次光刻成本就越来越高：同时越来越细的线宽，还给工艺的每个 流程，工艺的生产参数控制，以及设备维护提出更高的要求，这些都大大增加了 芯片的生产成本。 由于芯片功能变得越来越复杂，测试向量也变得越来越多，测试费用也相应 提高。同时，越来越多和越来越细的芯片管脚也提高了对封装设备的要求，最终 提高了封装成本。总结起来： 最终芯片单位成本= 量产的裸片成本+ 封装成本+ 测试和组装成本 当芯片进入物理版图设计阶段，可以控制芯片成本的方法比较有限。只能是 从“量产的裸片成本”和“封装成本”两方面来考虑。在布局规划阶段，减少量 产的裸片成本，可以依靠减小芯片面积和减少使用金属层数来实现：减少封装成 本，可以依靠减少芯片封装金线条数来实现。同时在考虑减少芯片成本的前提下， 芯片布局规划仍要保证满足供应芯片充足的电源，以及为之后布线的步骤提供足 够布线资源的要求。 本文从控制芯片面积、金属层数、封装金线数几个方面入手，讨论芯片布局 对芯片成本的影响以及考虑降低芯片成本而进行芯片布局最优化设计的方法。以 一款s m i c0 1 8u mf l a s h 内存控制芯片( z d 5 8 2 0 ) 为例，结合不同芯片布局方 案的对比，分析对比不同设计方案的电源网络、布线资源的优劣，从而最终得出 一个最优化的设计方案，以达到最大限度的节约芯片成本，且满足芯片布局要求 的目的。 关键词芯片成本；布局最优化设计；电源网络；布线资源 a b s t r a c t a b s t r a c t w i t ht h ei n c r e a s i n gc h i pi n t e g r a t i o n ，t h ec h i pc o s t sg r a d u a l l ye x p o s e d ，a n di s b e c o m i n gi n c r e a s i n g l yi m p o r t a n ta sc h i pd e v e l o p m e n tp r o c e s st ot h ek e yc h a l l e n g e s f a c i n gam a j o r c h i pi sh i g h l yi n t e g r a t e d ，l e a d i n gt ot h em a s k ( m a s k ) l a y e r si n c r e a s e d ，a n dt h e m a s kt oi n c r e a s et h ep r o c e s s i n gc o m p l e x i t y ；m o r ea n dm o r ed e t a i l e dp r o c e s sw i & h ， m e a n st h a tt h ew a v e l e n g t hi s g e r i n g s m a l l e rl i t h o g r a p h ys o u r c e ，w h i c ho nt h e l i t h o g r a p h ye q u i p m e n tb e c o m ei n c r e a s i n g l yd e m a n d i n g ，t h ec o s t i s g e r i n gh i g h e r e a c hl i t h o g r a p h y ；a l s oi n c r e a s i n g l yf i n el i n ew i d t h ，r e t u r n e dt ot h ep r o c e s so fe a c h p r o c e s s ，p r o c e s sc o n t r o lo fp r o d u c t i o np a r a m e t e r s ，a n dt h eh i g h e rd e m a n d se q u i p m e n t m a i n t e n a n c e ，t h e s eh a v eg r e a t l yi n c r e a s e dt h ep r o d u c t i o nc o s tp e rc h i p a st h ec h i p sb e c o m em o r ec o m p l e xf u n c t i o n s ，h a sb e c o m em o r ea n dm o r et e s t v e c t o r s ，t e s tc o s t sa r eh i g h e r m e a n w h i l e ，m o r ea n dm o r ea n dm o r es m a l lc h i pp i n a l s o i n c r e a s e dd e m a n df o rp a c k a g i n ge q u i p m e n t ，a n du l t i m a t e l yi m p r o v et h ep a c k a g ec o s t t os u mu p ： t h ef i n a lc h i pc o s t = m a s s - p r o d u c t i o nd i ec o s t + p a c k a g ec o s t + t e s ta n da s s e m b l yc o s t w h e nt h ec h i p si n t ot h ep h y s i c a ll a y o u td e s i g ns t a g e ，t h em e t h o dc a nc o n t r o lt h e c h i pc o s t sm o r el i m i t e d w eo n l yc a nc o n s i d e ra b o u t “m a s s p r o d u c t i o nd i ec o s t a n d p a c k a g ec o s t ”i nt h el a y o u to f t h ep l a n n i n gs t a g et or e d u c et h ec o s to fp r o d u c t i o no f t h ed i e ，y o uc a nr e l yo ns m a l l e rc h i pa r e aa n dr e d u c et h eu s eo fm e t a ll a y e r st o a c h i e v e ；r e d u c ep a c k a g i n gc o s t sa n dr e d u c et h ec h i pp a c k a g ec a nd e p e n do nt h e n u m b e ro fl i n e st oa c h i e v eg o l d c o n s i d e rr e d u c i n gt h ec h i pc o s tw h i l et h ep r e m i s eo f t h ec h i pl a y o u tp l a n n i n gw i l ls t i l le n s u r ea d e q u a t es u p p l yt om e e tt h es u p p l yo fc h i p s ， a sw e l la st h es t e p sa f t e rt h ec a b l i n gr e q u i r e m e n t st op r o v i d es u f f i c i e n tr o u t i n g r e s 0 u r c e s t h i sp a p e rr e s e a r c ht h ee f f e c to fc h i pf l o o rp l a nt oc h i pc o s ta n dt h em e t h o do f t h eo p t i m i z a t i o nf l o o rp l a nt or e d u c et h ec h i pc o s la c c o r d i n gt oc o n t r o l l i n gt h ec h i p a r e a , m e t a ll a y e r sa n dp a c k a g eb o n d i n gw i r e s f o ri n s t a n c e ，t h ed e s i g no ff l a s h m e m o r yc o n t r o l l e rc h i pw i t hs m i c0 18 p a n a c c o r d i n gt ot h ed i f f e r e n tc h i pl a y o u t d e s i g n s c o n t r a s t ，a n a l y z et h ea d v a n t a g ea td i f f e r e n td e s i g n so fp o w e r n e ta n dr o u t i n g r e s o u r c e a tt h er e s u l t ，g e ta no p t i m i z a t i o nd e s i g n ，i no r d e rt os a v et h ec o s t ，r e d u c et h e a r e aa n dm e e tt h er o u t i n gr e s o u r c e k e y w o r d sc h i pc o s t ；o p t i m i z a t i o nl a y o u t ；p o w e rn e t ；r o u t i n gr e s o u r c e u 1 1 1 集成电路产业现状l 1 1 2 课题来源2 1 1 3 研究意义2 1 2 国外国内发展概况3 1 3 研究内容和设计思想。4 1 4 本文的结构5 第2 章集成电路的布局6 2 1 芯片布局规划概述。6 2 1 1 布局规划的内容和目标7 2 1 2i o 单元的放置与供电，8 2 1 3 模块摆放与布线通道9 2 2 电源规划l l 2 2 1 电源网络设计1 l 2 2 2 数字与模拟混合供电。1 6 2 3 标准单元摆放1 7 2 3 1 布局的目标1 7 2 3 2 整体布局l9 2 3 3 详细布局2 2 2 3 4 布局的模式2 3 2 4 本章小结j 2 4 第3 章分析芯片布局规划合理性的因素2 5 3 1 模块关联性及布线资源分析2 5 3 1 1 模块关联性及摆放2 5 3 1 2 布线资源分析2 8 3 2 电源网络合理性分析2 9 3 2 1 电压降i rd r o p 2 9 3 2 2 电迁移e m 。3 0 i i i 目录 3 3 本章小结3 l 第4 章集成电路布局对芯片成本的影响3 2 4 1 芯片成本的组成3 2 4 2 布局中影响芯片成本的因素3 2 4 2 1 设计使用的金属层数3 2 4 2 2 芯片面积3 2 4 2 3 芯片封装时的金线数目3 4 4 3 本章小结3 5 第5 章低成本z d 5 8 2 0 芯片布局设计3 6 5 1f l a s h 内存控制芯片z d 5 8 2 0 概述3 6 5 2 未考虑成本的布局设计3 7 5 3 布局规划面积与芯片成本的均衡3 8 5 4 布局规划所使用的金属层数与成本的均衡3 9 5 5 减少芯片封装成本的方法4 0 5 6 节约成本且满足布局要求的布局规划设计4 l 5 6 1 供电i o 的数目确定和摆放。4 l 5 6 2 模块摆放位置的设计4 l 5 6 3 电源环的设计4 5 5 6 4 电源条线的设计4 7 5 6 5 其他细节优化5 2 5 6 6 设计规则检查5 3 5 6 7 布局中的优化。5 4 5 7 布局规划合理性分析5 5 5 7 1 电压降分析5 5 5 7 2 电迁移分析5 9 5 8 本章小结6 0 结论。j 6 l 参：弩艾献6 2 攻读硕士学位期间发表的学术论文6 5 致谢6 6 1 9 5 8 年美国德克萨斯仪器公司发明全球第一块集成电路后，随着硅平面技 术的发展，2 0 世纪6 0 年代先后发明双极型和m o s 型两种重要电路，创造了一个 前所未有的具有极强渗透力和旺盛生命力的新兴产业集成电路产业。 今天的i c 集成度已经达到了一个前所未有的高度，芯片功能也越来越全面、 复杂，运算速度越来越快，这和摩尔定律n 1 的预见基本吻合。集成晶体管数目 最多的芯片已经不是c p u 了，而是f l a s hm e m o r y ，韩国三星的n a n df l a s h 芯片 集成度已达到了1 6 g b i t ，现代及三星的d r a m 芯片的单颗芯片已经达到1 g b i t ( 1 0 亿) 晶体管数日，各种图形处理加速芯片也达到了5 亿晶体管的集成度。而工艺 线宽也从最初的1 0um 缩小到了现在的6 5 n m 。 摩尔定律即将达到极限，很多工程师和科学家纷纷预言，摩尔定律将会在未 来几年内失去作用。集成电路发展在未来面临着多重挑战。由于从6 5 n m 的线宽 再向下缩小，很快就要接近原子尺寸，在这样小的尺寸下，半导体的许多量子特 征n 1 开始显现，半导体器件的稳定性越来越难控制，线宽越缩小，将会遇到很 多技术难题。随着芯片集成度的提高，单位时间运算速度变得越来越快，单位而 积上的集成管子数越来越多，导致单位面积上产生的热量越来越难散发，产品在 使用过程巾容易发生故障，甚至使芯片被无法散发的热量烧毁。对于高度集成的 电路，连线密度和长度也在以几何级数增长，这就要求更多层次的金属进行布线， 再加上线宽的不断减小，相邻信号越来越容易引发串扰( c r o s st a l k ) ，这对自 动布局布线的e d a 工具提出了更高的要求，而且对工艺也提出了更高的要求。 近几年，中国集成电路产业取得了飞速发展。中国集成电路产业已经成 为全球半导体产业关注的焦点，即使在全球半导体产业陷入有史以来程度最 严重的低迷阶段时，中国集成电路市场仍保持了两位数的年增长率，凭借巨 大的市场需求、较低的生产成本、丰富的人力资源，以及经济的稳定发展和 宽松的政策环境等众多优势条件，以京津唐地区、长江三角洲地区和珠江三 角洲地区为代表的产业基地迅速发展壮大，制造业、设计业和封装业等集成 电路产业各环节逐步完善。 目前，中国集成电路产业已经形成了i c 设计、制造、封装测试三业及 支撑配套业共同发展的较为完善的产业链格局，随着i c 设计和芯片制造行 业的迅猛发展，国内集成电路价值链格局继续改变，其总体趋势是设计业和 芯片制造业所占比例迅速上升。 ： 北京工业大学工学硕士学位论文 1 1 。2 课题来源 北京市嵌入式系统重点实验室是集成电路芯片设计人才的培养基地。实验室 建立并优化了从芯片系统设计，软硬件联合设计，射频、模拟和数字芯片联合设 计，芯片前端设计，到芯片后端设计的完整的集成电路芯片教学平台。实验室芯 片设计平台被公认处于国内外领先地位。本课题是来源于北京工业大学北京市嵌 入式系统重点实验室的f l a s h 内存控制芯片( z d 5 8 2 0 ) 的数字后端设计项目。本 人参与了其中z d 5 8 2 0 c 和z d 5 8 2 0 k 两款芯片的后端物理设计工作。 1 1 3 研究意义 随着i c 设计的口益复杂，纯粹的裸片而积以外的因素可能对最终芯片成本 有极大的影响。同时也要考虑成本因素，包括掩膜成本、探针板、负载板、晶圆 原型、预先和特许权i p 成本、工具成本、工程费和其他一次性花费。 估算现代i c 最终成本的关键是考虑各种不同变量之问的相互关系。设计流 程中早期制定的技术决策可能在经济成本上产生极大的不同。 进行早期分析是控制裸片和封装成本的最好方法。常常有要封装的裸片的成 本是硅的三倍。影响封装成本的因素包括管芯尺寸、管脚数、形状因子和功率。 考虑模拟和其他i p 对测试时间的影响也有必要，依据是否进行品圆测试、封装 测试和老化测试，可能显著增加单位价格。设计时当然应该尽早而不是后来知道 这些因素，以便灵活，重新考虑关键技术决策。 成本逐渐成为工程问题，而不是单纯的计算问题。要获得准确的最终芯片成 本估算，必须将成本作为设计流程的重要一项考虑，而不仅仅是一个完成结果。 可以在芯片设计的布局阶段就考虑控制芯片的成本，与布局规划有关的芯片 成本凶素主要是一次性花费、面积和封装金线。一次性花费是指做掩模板的总花 费，若在单个芯片成本和芯片数目不变的情况下，减少一次性花费即减少设计中 使用的金属层数则可以降低芯片总成本。但是如果减少芯片金属层数则可能增大 芯片的面积，那么芯片数目和单个芯片成本则会增大，芯片总成本有可能会比用 多层金属的时候还要大。因此说芯片而积与成本是密切相关的，所以减小芯片丽 积也就成了芯片设计以及降低成本的关键。而减小面积也是芯片后端物理设计的 一个难点。要达到的最终口标是：力争使用最少的金属层布线，做成芯片面积最 小，时序及布线都满足要求的设计。 在充分考虑芯片成本且努力降低芯片成本的同时，保证芯片的供电及充足的 布线资源也是十分重要的，这是保证芯片功能的前提。因此要在保证芯片功能的 前提下，考虑如何进行芯片布局最优化设计从而达到减少成本的目的是有很大的 研究意义的。布局规划后进行电压降( i r ：d r o p ) 分析是衡量一个芯片布局的电 第1 章绪论 源网络供电是否充足的方法，在芯片设计前期就分析电源网络的合理性，并及时 修改，可以省去在芯片设计后期的麻烦，节约芯片物理设计周期。芯片中的模块 摆放的是否合理，则要从系统考虑，首先要明白各个模块间的相互关系，才可以 考虑是否把关系密切的模块摆放的稍近一些。 综上所述，芯片的布局规划不仅要考虑芯片成本问题，还要设计最佳的电源 网格来满足1 0 i rd r o p r i s e 的需求，要满足i rd r o p r i s e 的需求，还要创建 一个有很大弹性的适合布线( d e t a i lr o u t e ) 的电源网格( p o w e rg r i d ) 。 1 2 国外国内发展概况 现今，世界集成电路技术已经进入纳米时代，世界上多条9 0 n m 1 2 英寸的生 产线已进入规模化生产；6 5 n m 的生产技术已经基本成型，采用6 5 r i m 技术的产品 已经出产。 整个半导体工艺技术的发展随着品体管的栅长及光刻间距持续地缩小，使得 芯片能够在面积越来越小的同时，获得较快的运行速度，同时也使得一个晶网所 能产出的芯片数目越来越多，大幅提高晶圆工艺的生产力。整个半导体工艺技术 的发展仍是呈现持续加速的状态，特别是在d r a m 、m p u 等领域，而光刻等微细 加工技术则呈现出稳定的发展。 2 0 世纪8 0 年代中期我国集成电路的加工水平为5um ，其后，经历了3 、1 、 0 8 、0 5 、0 3 5 、0 1 8 、0 1 3i lm 的水平，而当前国际水平仍比我国快约为2 3 代。我国集成电路产业起步于2 0 世纪6 0 年代，2 0 0 1 年全国集成电路产量为6 4 亿块，销售额2 0 0 亿元人民币。 集成电路技术的发展，并不意味着一代淘汰一代。实际上是多代并存，以成 本最低，收益投入比最大的原则各白占领相关应用领域。例如：目前3 0 0 m m 硅 片已开始使用，但生产上仍使用1 5 0 m m 、2 0 0 m m 硅圆片，实际上1 5 0 m m 和2 0 0 m m 硅片的生产量几乎相等。l o o m m 硅片的产量仍有一定的比例。而且特征加工尺 寸 0 5um 的在2 0 0 m m 硅片生产r f l 仍占有2 1 的比例。 针对硅i c ，由于0 0 5um 将出现量子效应，芯片特征尺寸的按比例缩小极 限已共识为0 0 5um 。但目前人们已制造出特征尺寸1 为0 0 4um 的芯片，人们 还可以寻找其它材料来替代硅，i c 将朝向装配分子或原子水平的纳米级发展。 其主要特点：特征尺寸越来越小、芯片尺寸越来越大、单片上的品体管数越来越 多、时钟速度越来越快、电源电压越来越低、布线层数越来越多、i o 引线越来 越多。这就使集成电路的物理设计越来越困难，对物理设计提出的要求越来越高。 北京工业大学工学硕士学位论文 1 3 研究内容和设计思想 研究使用s y n o p s y s 公司的自动布局布线e d a 工具a s t r o ，按照集成电路物 理设计流程来完成z d 5 8 2 0 芯片的设计。基于s m i c0 1 81 p 6 m 工艺的设计，使用 1 p 5 m 工艺进行设计对比，首先在芯片总成本与芯片面积之间进行权衡计算，计 算出能够真正节约成本的芯片面积，之后在此基础上进行多种布局的设计，并在 方案之间进行电源网络、布线拥塞的对比，从中总结出最优的布局设计方案。 其中不同的设计均会按照集成电路物理设计流程来完成，因此，它们之间是 具备可比性的。在布局上，选用s y n o p s y s 一个专门用来做f l o o rp l a n 的软件一 m j u p i t e r x t 来设计宏模块( m a c r o ) 之间的摆放位置。此软件可以显示出m a c r o 之间的连接关系，从而可以考虑是否把相互连接关系较紧密的m a c r o 摆放在一 起，而关系不太大的m a c r o 放得相对远一些。对于m a c r o 与标准单元之间的关系， 则要优于m a c r o 之问的关系来考虑。m a c r o 基本上都是矩形，其出信号端口的一 边最好是要朝向标准单元摆放的位置，这样有利于m a c r o 与标准单元之间信号线 的连接。 布局规划( f l o o rp l a n ) 是关系到之后布线是否能布通的因素之一。布局规 划可参考基于1 p 6 m 的设计，在纲节上略有改变，但不能影响芯片整体的电源网 络供应。这一部分内容不作为重点，但是会有所涉及。 布局规划后的时序如何优化且不会影响之后的布线是又一个问题。为保证布 线布通，在布局规划阶段就要分析拥塞问题，为后续布线工作预留出足够的布线 空问。其中要解决的主要问题是模块与模块之问、模块与标准单元之问如何摆放 才能在后续的步骤中使时序满足要求且布线布通。还有另一个要解决的问题是如 何才能使后续布线能够有足够的布线通道。布局规划同时还要为芯片提供合理且 充足的电源供给。 在1 p 6 m 的基础上，考虑减少金属层后的i p 5 m 工艺下，如何仍然能够使布线 布通也是要解决的主要问题。在模块已经占据了4 层金属层的条件下，布线资源 已经被占据了一大部分，变得比1 p 6 m 要拮据得多，如何为布线提供足够的通道， 如何将布线违规消除，都是需要考虑的问题。 技术关键是最大限度的减小芯片的拥塞问题，这就需要在布局和布局规划时 为后续布线留出足够的空间，且不能够浪费。同时也要考虑在拥塞严重的位置加 上硬封锁( h a r db l o c k a g e ) ，来减轻拥塞问题。 4 一 第1 章绪论 1 4 本文的结构 本文分为5 个章节，第一章绪论主要介绍所选课题的背景，国内外研究现状， 阐述研究本课题的必要性和重要性。 第二章介绍集成电路布局在芯片物理设计流程中所处的位置，以及其重要的 地位。详细讲述布局规划的内容及要达到的目标。之后从与布局规划有关的i o 单元放置、模块摆放等方面介绍布图规划，电源规划是在布图规划确定后的一个 重要步骤，此部分进行重点介绍。电源网络设计中涉及的电源环，电源条线设计 均为实际设计中的工作经验总结。对于布局规划后的布局步骤，也一并介绍，因 为在布局规划和电源网络构建后的布线拥塞需要整体布局后才可以得到。 第三章在介绍布局规划设计的基础上，介绍如何分析一个布局规划是合理的 方法。主要从模块关联性、布线资源、电源网络分析来判断一个布局规划是否合 理，是否可行。一个合理布局规划能够使芯片的供电、时序、以及整体功能都有 很大的提升。布局过程也会在此章予以介绍，其中还包括一些布局优化的方法。 第四章基于降低芯片成本这个核心问题，研究芯片布局规划中能够影响芯片 成本的因素。在芯片布局规划初期就考虑这些因素，才能够将其融入设计中去， 尽量设计出能够降低芯片成本的布局规划。布局过程在此过程中不是主要问题， 其对芯片成本基本没有影响。 第五章在前几章的理论基础上，将理论转化为实际的芯片布局规划设计，以 z d 5 8 2 0 系列的z d 5 8 2 0 c 和z d 5 8 2 0 k 芯片设计为例，研究能够降低芯片成本且满 足要求又合理的布局规划设计方法。且结合实际讨论布局中的一些处理方法以保 证后续物理设计过程的顺利进行。 结论部分总结所做工作的新颖之处，不足以及研究的展望。 第2 章集成电路的布局 第2 章集成电路的布局 芯片设计的物理实现过程通常被称为布局布线( p & r ，p l a c ea n dr o u t e ) ， 本章讲述的内容为布局( 1 a y o u t ) 包括布局规划( f l o o rp l a n ) 和标准单元摆放 ( p l a c e m e n t ) 两个步骤。其中布局规划( f l o o rp l a n ) 又包括布图规划，即模 块的摆放、i o 的摆放和电源规划( p o w e rp l a n ) 。一般会把布局就认为是标准 单元摆放的过程，因此下文中会将标准单元摆放过程称为布局。 2 1 芯片布局规划概述 布局规划在芯片设计中占据重要地位，它的合理性与否直接关系到芯片的时 序收敛、布线通畅、电源稳定以及良品率。所以在整个芯片设计中，布局规划( 包 括布图规划和电源规划和电源分析) 一般要占据整个物理设计的1 3 的时间。如 图2 - 1 集成电路物理设计流程所示，布图规划和电源规划处于整个设计流程的中 间部分，对后续步骤有着及其关键的作用。 图2 - 1 物理设计流程 f i g u r e2 - 1p h y s i c a ld e s i g nf l o w 6 2 1 1 布局规划的内容和目标 单元( s t a n dc e l l ) 的摆放做好准备。 - ， n 凹f f f豳川m 幽i旷 一、 一一 藿 一 、：窿 l渐 j 宦 一 一一 ! ： ； t_ 、 i i 一 _ ：j 一耋 ： 垂 l _ ： 墼 f j h - “ 书 斗 一 1 一n 拜弱 0 卜 一 ：工 重 一 主一，吾 卜 f 一 ：垂幽 一 ；e l 需 一一一一一 卜 j 一一 一 一亏 一 一f 一 。： 标准单元 j 羟 脚 t _ 一 够 + 一 j l - - - - - 一 一 r 目珊 一r p 一 o e 目h 一 一一 卜 一一 一 i t 。： | 一“ j ： ： 撇i i 一 4 。 中r 。 i ”1 。j il | l + 。一 埘珊_ | l ! | l 彳卞 笆 f 一一一 一 e ： u ：格卅 j p k j 一一- = = 一 r f - k：毛；= = 享 f 2 一j l一中” 阱 ；一j， 一一一 一、 w 山型一- 。_ 匿_ 暇弼0 一i i 1 一l 酬冈团 _ - - 。_ _ _ _ - 。_ _ _ 。一- 。_ 。一 第2 章集成电路的布局 初日标是估计芯片面积的大小。 ( 2 ) 保证芯片的稳定 芯片能稳定的工作是芯片价值的重要组成部分，芯片输入输出单元( i 0 ) 的静电保护和供电设计都是保证芯片输入输出稳定的重要条件。电源规划也是保 证芯片内部电源分布均匀、供电充足、芯片工作稳定的必要条件。 ( 3 ) 满足布线的要求 布图规划与布局完成芯片的器件摆放，而芯片功能的实现需要将所有的器件 按照要求连线，故布图规划的r 的是为了方便走线，在保证布线通畅的同时，尽 量缩短走线的长度，也即减小互连线的延迟；从而有效的提高芯片的性能。这就 需要设计者对逻辑设计和功能有一定的了解，例如各个模块之间的连接关系，数 据通路结构等，一个好的布图规划和一个差的布图规划在时序上差别会很大。 2 1 2i 0 单元的放置与供电 ( 1 ) i 0 单元的类型和布局 作为连接芯片内部信号与封装管脚的桥梁，i o 单元的分配要综合考虑印制 板( p c b ) 走线、封装形式、供电情况以及内部模块结构，从而保证信号从芯片 内部传递到外部其路径最短，同时要求从i 0 单元关键引线到封装点时，避免信 号交叉，方便封装基板的制作，减少基板上的金线数目，从而降低芯片成本。图 2 - 3 为一个i o 单元的结构图。 p l t d l t , e r ( 1 8 vf o r0 1 s p , mp r o c e s s ) ( 2 5 vf o ro 珊t mp r n c e s s ) p o s t - t h i v e r0 3 vf o rb o t h0 1 8a n d 0 2 5 l a mp r o c e s s ) b o n d i n gp a d p 柚 图2 - 3i o 单元的结构 f i g u r e2 - 3i 0c e l ls t r u c t u r e i o 单元一般分为3 个部分，b o n d i n gp a d 部分就是封装时与外部管脚以金 线连接的部分；p o s t - d r i v e r 是为i o 单元提供电源以保证静电保护( e s d ) 正 8 北京工业大学工学硕士学位论文 常工作的部分：p r e - d r i v e r s 是与芯片内部的电源环相连接的部分同时也为i o 内部的逻辑单元供电。 i 0 单元分为信号接口和电源两种类型，信号i o 单元的关键是选择驱动的 大小，而电源i o 单元需要重点考虑的是供电电源的数量计算和摆放。在数模混 合的标准i o 单元库中，电源i o 单元可以大致分为3 类：给模拟器件供电的 i o 单元、给数字器件供电的i o 单元和用于隔离数字供电i o 单元和模拟供电 i o 单元的隔离i 0 单元。 ( 2 ) i 0 单元的供电 数字i 0 电源单元分为给i o 单元供电和给芯片内部供电两种。因此在设计 i 0 单元供电时，需要计算两组电源的数量以及其分布。给芯片内部供电的i 0 单元的数量n 根据芯片的功耗，i o 单元的供电电压以及供电电流来估算n 1 。 力= _ ：i 一 j r 蒯 ( 2 1 ) 式中p 。，l - 芯片的平均功耗； v 。厂- 供电i o 单元的最大电流； i 。d _ 川电i 0 单元正常条件下的供电电压。 给i o 单元供电的供电单元数量也由多种因素来决定，i 0 单元的功耗，输 出i 0 单元的驱动能力等都影响此类i o 的数量，经验做法是给i o 单元供电的 单元数量与给输出信号端口的比例为1 ：( 5 1 0 ) 的关系，与给芯片内部供电的 i o 单元的数量是1 ：2 的关系。 供电单元的位置摆放还需要考虑电压降( i rd r o p ) 的大小，一般需要在电 源环设计完成后，做功耗分析，从而选择一个最佳的布局。另外，还需要充分利 用供电i 0 单元来降低噪声。例如，将信号翻转率高的信号端口以及频率较高的 端口放在供电i 0 单元周围。 2 1 3 模块摆放与布线通道 模块或宏模块( m a c r o ) 的摆放是布局规划中比较繁琐但又重要的工作，和 i o 单元的摆放方法类似，模块的摆放属于布局，但是它又是在布图规划阶段完 成的。由于占据空间很大，它们的布局完成后，电源规划才有实际意义。 模块摆放位置是建立在布局规划基础上的，模块布局的结果又会对前期布局 规划的期望目标产生直接影响，其中，能否保证布线的完成是通过布线通道的分 析来进行的。图2 - 4 为布线通道的示意图。 9 第2 章集成电路的布局 i i i o l 、 ；单元块i 、一q 一 一 一 一 一， ， | ， - ： 二二 布线区域 一 ： 一 图2 4 布线通道的预留 f i g u r e2 4r o u t i n gr e s o u r c eb u d g e t 当芯片大小确定后，在整个芯片内部会自动生成各金属层连续、规则的布线 通道。布线轨道( r o u t i n gt r a c k ) 是指芯片内部专门用于布线的路径，布线通 道( r o u t i n gc h a n n e l ) 是每两条或多条布线轨道的空间，它们的上面是不允许 摆放标准单元的。一般在某些模块( 如r a m ) 四周通常会预留不允许摆放标准单 元仅供专门布线的通道。这是因为在基于标准单元的设计中，标准单元在布局阶 段完成整个芯片内部的摆放，由于标准单元中占据了底层金属的绝大多数布线轨 道，当芯片局部出现拥塞时，采用一些布线通道会缓解这种问题。当然这种预留 底层布线通道的做法，解决了当前局部拥塞的问题，但也会产生其他区域的拥塞 问题。 当布线所需要的通道数超过芯片实际能够提供的通道数时，就产生了拥塞 ( c o n g e s t i o n ) 。拥塞过于严重时会导致布线无法布通，严重制约了后续物理设 计步骤的进行，因此，在布局规划时就应该把拥塞尽量控制好。图2 5 是工具分 析布线拥塞时产生的图例，从中可以得到布线拥塞的信息。 - 6 肛t 吖卜 2 h o r i z o n t a ld e m a n d = 1 4 o 一 立h o r i z o n t a ls u p p l y = 1 2 l 6 1 5 一8 5 1 2 1 1 气 v e r t i c a ld e m a n d = 6 v e r t i c a ls u p p l y = 5 图2 - 5 拥塞通道示意图 f ig u r e2 - 5c o n g e s ti o ns k e t c hm a p 垂直的竖线表示水平通道的拥塞，水平的横线表示垂直通道的拥塞，例如垂 直竖线上标明1 4 1 2 ，则意为在水平方向上，可提供1 2 条布线通道，但实际需 1 0 口口 口 口口 北京工业大学工学硕士学位论文 要1 4 条。在此情况下，布线时会把1 4 条通道挤在1 2 条通道的范围内，布线会 比较紧张，还有可能引起d r c 问题。如果实际需要的通道远大于可提供的通道， 则有可能无法布线。 布线拥塞度分析是以全局网格概念为基础进行的，对于一个给定的芯片，将 其划分为多个矩形区域，每个区域为一个全局网格，对于每个全局网格的边界e ， 布线需要d 。表示穿越该网格边界的线网个数，布线资源s 。表示该网格边界允许 穿越的网线个数，布线需要与布线资源的差值称作布线拥塞： 朋删沪k 0 足 见 墨 ( 2 2 ) d t s s 。 当且仅当网格边界的布线需要超出布线资源时，网格边界出现布线拥塞，此 时布线拥塞度大于零。芯片布局中的布线总拥塞度是所有全局网格边界布线拥塞 度的综合，因此布线拥塞度可以评价布局的好坏。 2 2 电源规划 电源规划是给整个芯片的供电设计出一个均匀的网络，它是芯片物理设计中 非常关键的一部分。电源规划在芯片布图规划后或在布图规划中交叉完成，它贯 穿于整个设计巾，需要在芯片设计的不同阶段对电源的供电网络进行分析并根据 要求进行修改。本节重点在于阐述电源规划，主要分三部分进行分析：电源网络 设置，数字与模拟混合供电。其中电源环线( c o r er i n g ) 和电源条线( s t r a p ) 的设 置( 图2 - 2 ) 为主要工作。 芯片供电是通过i o 单元来实现的，在做电源规划和电源网络设计时，首先 要做电源预算( 式2 一1 ) 。 2 2 1 电源网络设计 供电网络设计主要内容有以下几部分组成：电源连接关系的定义：芯片核内 ( c o r e ) 部分的电源设计，又称为c o r er i n g ；芯片内所包含的硬核( 如r a m ， r o m 以及i p 模块等) 的电源环设计；芯片核内电源网格的设计，又称为s t r a p ； 芯片的供电i o 与电源环的连接；芯片内部电源网格和硬核电源环的连接；将标 准单元的供电网络与芯片电源网格连接。 ( 1 ) 全局电源 在电源网络设计中，首先要对电源进行定义，主要包括：全局电源的定义以 及连接关系的定义。全局电源网络连接是指把相应的端口和网络连接到合适的电 源和地网络上去，从而使得我们针对整个设计可以正确无误的顺利完成供电网络 设计、电源布线、详细布线和功耗分析等步骤。这些端口和网络的连接信息一部 分包含在网表中。 第2 章集成电路的布局 一般的电源设计都是单一电源供电：一组电源v d d 和一组地v s s 。日前的芯 片低功耗设计越来越通用，这就可能用到多个电源供电，即不止一组电源和地。 这样就需要明确不同电源之间的相互关系，将不同电压的电源分开规划，以免相 互干扰而使芯片的性能收到影响。 ( 2 ) 电源环线 电源环线( c o r er i n g ) 是指为了均匀供电，包围在标准单元周围的环形供 电金属，它也是连接供电i o 单元和标准单元的桥梁，供电i o 通过金属连接到 电源环，标准单元通过金属连接到电源环，从而构成了供电i o 给标准单元以及 硬核供电( 图2 2 和图2 - 6 ) 。电源网格