（微电子学与固体电子学专业论文）基于adiabatic电路的低功耗加法器设计.pdf

摘要 摘要 近几年里，电路的功耗逐渐地成为v l s i 系统设计考虑的关键因素，尤其是 随着便携式电池供电系统的广泛应用，功耗的重要性口益显著，并已经成为继工 作频率和芯片面积之后，又一个限制电路性能和成本的关键因素。这为集成电路 的设计增加了一个新的设计考虑，从而增加了集成电路设计的复杂件。目前已经 涌现出很多降低电路功耗的设计技术，其中a d i a b a t i c 技术是众多低功耗设训技术 中比较新颖的一种，具有较好的发展优势和潜力。 本文分析了a d i a b a t i c 电路的功耗模型和传统c m o s 电路的功耗模型，从理 论r 阐明a d i a b a t i c 电路在降低功耗方面的优越性。针对目前a d i a b a t i c 电路设计 技术，总结了a d i a b a t i c 电路主要的一些电路形式，重点对单相时钟a d i a b a t i c 屯 路做了深入的分析。在前人成粜的基础上，对a d i a b a t i c 电路进行进一步的研究， 从电路级的设计层面上对a d i a b a t i c 电路进行改进，提出了改进后的电路结构，包 括改进的单相时钟a d i a b a t i c 电路和可控制单相时钟a d i a b a t i c 电路。后者实现了 对电路功耗的控制，进一步增加了a d i a b a t i c 电路的优越性。最后通过一个8 b i t s 超前进位加法器的设计，从系统角度对改进a d i a b a t i c 电路进行模拟验证。模拟采 用的工岂条件是t s m c 的o 3 5t tm 工艺，模拟结果证明基于改进a d i 曲a t i c 电路 的加法器在性能上有了很大的提高，降低了功耗，提高了工作频率。 由于c m o s 电路是目前数字电路设计的主流，相应的有很多比较成熟的低 功耗设计技术。所以论文自始至终都将a d i a b a t i c 电路和传统的c m o s 电路进行 比较，从基本的功耗模型到具体的电路，从而充分地体现了a d i a b a t i c 电路在降低 电路功耗方面所具有的优越性。 关键字：低功耗、a d i a b a t i c 电路、能量同收、超前进位加法器 东南大学t 学硕士学位论立 a b s t r a c t i nr e c e n ty e a r s ，p o w e rc o n s u n l p 虹o nh a sb e c o m eac r i t i c a ld e s i g nc o n c e r nf o r m a n yv l s is y s t e m se s p e c i a l l yf o rp o r t a b l e ，b a t t e r y - o p e r a t e da p p l i c a t i o n s ，p o w e r c o n s u m p t i o nh a sb e c o m em o r ei m p o r t a ma n ds u p e r s e d e ds p e e da n da r e aa st h e o v m x i d i n gp e r f o r m a n c ea n dc o s tc o n s t r a i n tt h i sa d d san e wc o n c e r nf o rv l s ld e i g n a n dm a k e st h ed e s i g nm o r ec o m p l e x i t y t h e r eh a sb e e nm a n yd e s i g nt e c h n o l o g i e so n l o wp o w e rv l s id e s i g na d i a b a t i cc i m u i ti san e wt e c h n o l o g ya m o n go ft h e m ，a n d h a sa d v a n t a g ea n dp o t e n t i a l t h ep o w e rm o d e l so f a d i a b a t i ca n dc m o sa r ea n a l y s i si ni b i st h e s i sr e s p e c t i v e l y , a n dt h ea d i a b a t i cc i r c u i ti sp r o v e dt ob ea d v a n t a g ei nt h e o r y s o m ek i n d so fa d i a b a t i c c i r c u i t sa r cs t u d i e d e s p e c i a l l yt h et r u es i n g l e - p h a s ea d i a b a t i cc i r c u i t s b yt h ea n a l y s i s | w ok i n d so fm o d i f i e dc i r c u i t sa r ed e s i g n e dt oi m p r o v et h ep e r f o r m a n c eo fa d i a b a t i c c i r c u i ta tt h el e v e lo f t r a n s i s t o r t h e ya r ei m p r o v e ds i n g l e - p h a s ea d i a b a t i cc i r c u i ta n d c o n t r o l l e ds i n g l e o h a s ea d i a b a t i cc i r c u i t f i n a l l ya n8 b i t sc a n yl o o k a h e a da d d e ro n t h ei m p r o v e da d i a b a t i cc i r c u i t si sd e f i g n e da n ds i m u l a t e dw i t ht h et s m c 0 3 5 u m t o c b a a o l o g y t h er e s u i tp r o v e st h a tt h ep e r f o r m a n c eo f a d d e ri si m p r o v e d t h ep o w e ri s r e d u c e da n dt h ef r e q u e n c yi si n c r e a s e d b e c a u s et h ec m o sc k c u i ti st h em a i n s l a e a mo fd i g i t a lv l s id e s i g n ，a n dh a s m a n yt e c h n o l o g i e so nl o wp o w e rd e s i g n ，t h ea d i a b a t i cc i r c u i ta n dc o n v e n t i o n a l c m o sc i r c u i ta r ec o m p a r e df r o mt h ep o w e rm o d e lt ot h ea c t u a lc i r c u i ti nt h i st h e s i s ， a n dt h er e s u l tp r o v e st h a ta d i a b a t i cc i r c u i th a sa d v a n t a g eo nt h el o wp o w e rc i r c u i t d e s i g n k e y w o r d ：l o w - p o w e r 、a d i a b a t i cc i r c u i t 、e n e r g yr e c o v e r y 、c a r r yl o o k a h e a da d d e r i i 学位论文独创性声明 驴4 5 2 1 l 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 己在论文中作了明确的说明若表示了谢意。 签名： 关于学位论文使用授权的说明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位 论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人 电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论 文被查阅和借阅，可以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包 括刊登) 授权东南大学研究生院办理。 盥日期：趟 第1 章绪论 第1 章绪论 随着集成电路设计技术的不断进步和电路规模的不断扩大，功耗成为继工作 频率和芯片面积之后，又一个限制电路性能和成本的关键因素。而且，这种影响 在不断的扩大，在一些电路设计中，功耗已经超过频率，成为首要考虑的因素。 对于集成电路设计工程师，尤其是数字电路设计工程师，怎样在电路的设计过程 中降低功耗成为设计的重点。 1 1 研究背景 在以往的集成电路设计过程中，设计者通常是把电路的工作频率作为主要 的性能与芯片的面积进行综合考虑，要求尽量的提高电路的工作频率，降低芯片 的面积。而这两者是互相矛盾，相互制约的，所以设计者的注意力便集中到怎样 在速度和面积间进行协调，电路的功耗被作为一个非限制因素在最后进行考虑。 但是随着集成电路规模的不断扩大和广泛应用，这种格局已经逐渐被打破，功耗 越来越成为集成电路设计过程中一个突出的关键因素，成为检测电路性能的一个 关键指标【1 ，主要有下面两个决定因素： 采用电池供电的便携式时尚消费类和商务类电子产品( 如笔记本电脑、移动 电话、掌上电脑等电子产品) 已得到广泛的应用，电池的供电时间成为这类电子 产品性能的一个关键的指标。从一个消费者的角度来考虑，需要电池的供电时间 尽可能的长。一方面，从电池本身的角度，现在有很多先进的电池技术来增加电 池的存储电量；另一方面，从电子产品的角度，需要设计者在进行电路设计时将 功耗作为一个关键的性能指标，充分地应用各种降低功耗的设计方法，来降低芯 片本身的功耗，从而增加电子产品的电池供电时间。 随着集成电路制造工艺的不断进步和电路集成度的不断提高，目前集成电路 的设计已经进入了甚大规模集成电路( u l s i ) 的时代。由于电路集成度在不断 提高，同时电路的工作频率也在不断提高，芯片的功耗越来越高，从而增加了芯 片本身的温度。随着温度的升高，会出现电参数的漂移、电磁感应、结失效、内 连接失效等问题，使芯片不能正常工作。为了降低芯片的温度，就需要采用利于 降低温度的封装、散热等措施，但这样就增加了芯片的成本。为了降低芯片自身 东南大学t 学硕士学位论文 由于高功耗而导致的高温，就需要在芯片的设计过程中，充分的采用低功耗的设 计方法，来降低电路的功耗。 无论从芯片本身的性能与成本考虑，还是从电子产品市场的角度考虑，功耗 已经逐渐成为体现电路性能的一个关键指标，低功耗集成电路设计方法已成为目 前集成电路设计的热点和难点。 1 2 低功耗电路设计基本理论 c m o s 集成电路设计考虑充放电过程的动态功耗，可以忽略其静态功耗，所 阻c m o s 本身是一种比较适合低功耗集成电路设计的工艺技术。图1 1 表示了 传统c m o s 电路开关转换期间的能量损耗过程。当开关闭合后，在瞬间会有一 个大的电流流过电阻，对电容进行充电，经过一段时间后电容两端的电压被充电 到v d d o 从电源释放的能量为c v d d 2 ，其中的一半存储在电容上，另一半则消耗 在电阻上。 c 2 v 图1 1 传统c m o s 的r c 充电模型 c m o s 电路的动态功耗与等效电容、工作电压的平方、工作频率成正比。为 了降低功耗，可以减小晶体管的尺寸，降低工作电压，降低工作频率 2 】 3 。但 是，等比例缩小原理表明缩小晶体管尺寸并不会明显地降低功耗：电源电压的降 低是明显降低功耗的最佳选择，但电源电压的降低有其自然限制，当电源电压降 低到一定程度，电路的噪声就会很明显，严重影响电路的性能；电路的工作频率 涉及到电路的性能，很难降低。所以采用传统的c m o s 设计方法来进行低功耗 集成电路设计受到很多因素的制约，不能很好的实现降低功耗的目标。 第1 章绪论 早在八十年代仞期，i b m 公司的r o l fl a n d a u e r 和c h a r l e sb e n n e t t 提出一种 全新的理论：通过可逆的计算过程可以将能量循环利用，从而降低功耗。这一理 论揭示了在理想的情况下，如果集成电路设计是用可逆的方式来实现的，那么就 不存在最小功耗的限制。该理论在1 9 8 5 年得到证实，一些科学家提出一个模型， 通过这个模型可以将标准的c m o s 电路转换为低功耗的可逆电路。其基本的设 计思想是把电荷逐渐的移动，而不是瞬间的移动，这样就可以降低功耗，并可以 实现电荷的循环利用。这种电路设计技术就叫做a d i a b a t i c 电路，因为在理想情况 下，这种电路是不消耗能量的。 c 2 v a 图1 2a d i a b a t i c 电路的r c 充电模型 图1 2 采用r c 模型来分析能量在a d i a b a t i c 电路中是怎样消耗的。在充电的 过程中，当电压源逐渐地从低电压升高到高电压时，由于这个过程是缓慢进行的， 在电阻r 上的电压降很小，所以电阻上消耗的能量很小。在放电过程中，存储 在电容c 上的电荷逐渐回流到电压源，此时电阻r 上消耗的能量与充电过程基 本相当。所以完成一个完整的充放电过程中，电路消耗的能量很少，同时也实现 了电荷的循环。 1 3 研究内容及目标 经过近十几年的研究，a d i a b a t i c 电路在设计上有了很大的进展和突破。现在 a d i a b a t i c 电路已经从多时钟电路发展到单时钟电路，电路结构不断简化，工作频 率越来越高，正在向实用化迈进。目前，a d i a b a t i c 电路基本可以工作在2 0 0 m h z 的频率条件下；对于一个基本的加法器电路，在1 0 0 m h z 条件下，其功耗是传统 二 东南大学工学硕上学位论文 c m o s 电路功耗的一半。本人在目前a d i a b a t i c 电路的基础上，对a d i a b a t i c 电路 的理论进行进一步的分析和研究，从电路的设计角度，做进一步的改进工作，并 设计一个8 b i t s 的加法器，希望能够进一步优化电路的功耗，提高电路的工作频 率。 本文共分五章，第一章介绍低功耗集成电路设计的目的和意义，并简单地概 述了a d i a b a t i c 电路的基本理论思想和论文的工作及目标。第二章介绍传统c m o s 电路和a d i a b a t i c 电路的低功耗理论基础和设计方法，然后重点将各种a d i a b a t i c 电路的设计思想和结构作一个综合的回顾，从理论的角度分析a d i a b a t i c 电路在低 功耗设计中的优越性。第三章对a d i a b a t i c 电路进行改进，并设计出基本的单元门 电路，通过模拟验证来证明其在设计上所取得的进步。第四章利用改进的 a d i a b a t i c 电路设计一个8 b i t s 的加法器，通过模拟验证来证明是否达到设计的指 标要求，并从系统的角度对a d i a b a t i c 电路设计中的重点和难点进行分析总结。第 五章对整个论文工作进行总结，列举在工作中取得的突破和成效，并对进一步的 工作做一个展望。 4 第2 章a d i a b a t i c 电路工作原理和基本电路 第2 章a d i a b a t i c 电路工作原理和基本电路 a d i a b a t i c 电路的工作机理与c m o s 电路完全不同，它可以实现能量的循环 利用，所以在功耗方面比c m o s 电路要具有优越性。可以通过对a d i a b a t i c 电路 的基本理论模型进行分析，计算出电路的功耗，从而可以与c m o s 电路的功耗 进行比较。既然a d i a b a t i c 电路的工作机理不同，那么它的电路结构就具有一定的 特殊性，与传统的c m o s 电路不同。这种特殊的设计方法必然会对电路的工作 频率、芯片面积等因素产生影响，使得a d i a b a t i c 电路在整体性能上与c m o s 电 路相比较有一定的差别。本章就对a d i a b a t i c 电路的工作原理和基本电路做分析、 总结，并与c m o s 电路进行比较。 2 1 传统c m o s 低功耗设计 随着对低功耗集成电路设计方法研究的不断深入，到目前为止，已经涌现出 许多基于传统c m o s 的低功耗设计技术 1 】。这些设计方法覆盖了自顶向下的电 路设计思想的各个层面，从系统层面到结构层面，再到电路层面，最后是版图的 物理层面。本节将这些低功耗设计技术做一个分析和总结。 为了讨论低功耗设计技术，需要对c m o s 电路的功耗进行理论上的分析， 这样可以很直观地显示出与功耗相关的因素，方便低功耗设计技术的讨论 4 6 】。 c m o s 电路的功耗分为静态功耗和动态功耗两部分。从理论上分析，c m o s 电 路是没有静态功耗( 直流功耗) ，因为在c m o s 电路中没有从电源到地的直流通 路。但是由于m o s 管不是一个完美的开关，不可避免的存在漏电流、亚阈值电 流和衬底结电流，所以c m o s 电路中存在静态功耗。但这部分静态功耗比较小， 相对于电路的动态功耗可以忽略。下面就以c m o s 倒相器为例，重点分析c m o s 电路的动态功耗。 c m o s 倒相器的输入在电平转换的过程中，可能导致所有的p m o s 和n m o s 都导通，在电源与地之间形成短路，有很大的电流通过。实际上这只是c m o s 电路动态功耗的一部分，如果能够比较好的设计p m o s 与n m o s 的尺寸比例， 使得上升时间和下降时间一样，那么这部分短路动态功耗可以只占到总功耗的 l o 1 5 。c m o s 电路真正的动态功耗是发生在对寄生负载电容的充放电过程， 东南大学t 学硕上学位论文 整个过程可以参考图2 1 ，输入从电源电压v d d 降低到地电平，然后再升高到电 源电压vd d ，在这样一个完整的周期内，考虑电路的能量损耗。在输入电压降低 过程中，p m o s 上拉电路导通，输出负载电容首先被充电到电源电压v d d o 这个 充电过程从电源电压吸收了c v d d 2 的能量，其中的一半消耗在p m o s 管，另一半 则存储在电容上。然后，在输入从地电平升高到电源电压过程中，n m o s 管导 通，负载电容对地放电，上半周期存储在电容上的能量全部消耗在n m o s 管上。 所以在一个完整的周期内，c m o s 电路消耗的能量是c v d d 2 。 v d d y c ：= 图2 1c m o s 倒相器的动态功耗模型图 对c m o s 倒相器功耗的分析可以看出，电路功耗与开关活动有关。如果在 一个周期内电荷从电源存储到负载电容，然后又释放到地，那么所有的能量都被 损耗，这可以被定义为一次开关活动。本文定义6 r 为每个转换周期内电路开关的 次数。以倒相器为例，只要输入变化，输出必然变化，所以a = 1 ：其他的逻辑门 电路的a l ，比如一个与非门，当其一个输入端为零电平时，不管另一个输入端 如何变化，输出保持不变，即没有开关活动。在一定时钟频率，条件下，电路的 等效开关频率为口五所以c m o s 的动态功耗如公式( 2 1 ) 所示： 只= a c l 吆f ( 2 1 ) 可以看出，c m o s 电路的动态功耗与开关几率、工作频率、电容负载、电源 电压的平方四个因素成正比，动态功耗占电路总功耗的9 0 以上。 第2 荜a d i a b a t i c 电路工作原理和基本电路 2 1 1系统级低功耗设计技术 ( 1 ) 、功耗管理 功耗管理的核心思想是设计并区分不同的工作模式，这对于避免在待机工作 模式下不必要的功耗浪费是至关重要的1 1 1 1 7 。功耗管理可以分为动态功耗管理 和静态功耗管理两种。动态功耗管理是对正常工作模式的功耗进行管理，在执行 一个特定的操作时，电路各个模块的活动级别不同，有的需要被调用，有的可能 就不会被调用。动态功耗管理的思想就是有选择地将不被调用的模块挂起，从而 降低功耗。静态功耗管理是对待机工作模式的功耗进行管理，它所要监测的是整 个系统的工作状态而不是只针对某个模块。如果系统在一段时间内一直处于空 闲状态，那么静态功耗管理就会把整个芯片挂起，系统进入睡眠状态。 ( 2 ) 、编码技术 在系统级设计层面上，通过降低翻转活动来降低功耗是一个非常有效的设计 方法，尤其是对于结点电容很大的信号线，比如总线。在系统级，通过对总线使 用合适的编码技术，可以使翻转活动最小化，从而降低功耗。 如g r a y c o d e 通 过对二进制数编码，实现连续的两个二进制数之间只有一位不同，这样在总线传 输连续变化的数据时( t g 如地址总线的变化) ，在总线上只有一位发生变化，总线 的活动大大减少，从而降低功耗。3 位g r a y c o d e 与二进制编码的比较如表2 1 所示。 表2 1 三位二进制编码与g r a y c o d e 编码的比较 b i n a r y c o d eg r a y c o d e d e c i m a ld a t a 0 0 00 0 0o 0 0 10 0 11 o l o0 1 l2 0 1 10 1 0 3 l o o1 l o4 1 0 l1 1 15 1 1 01 0 16 1 1 11 0 07 显然，在连续变化时，g r a y - c o d e 编码只有一位发生变化，而二进制编码则 可能有很多个位发生变化。通过将这两种编码方法应用到指令地址总线进行比 东南大学工学硕士学位论文 较，结果是g r a y c o d e 编码可以将位变化降低，最大达5 8 ，而平均降低也达到 3 7 。除了g r a y c o d e 编码，还有其它的些总线编码技术，如t 0 编码、自适应 编码、b i 编码等 8 。各种编码实现的机理不同，有的需要加标志位，有的需要 对过去一段时间的数据进行特征统计，但目的都是尽量地降低总线上的位变化。 2 1 2 结构级低功耗设计技术 结构级低功耗设计技术中经常用到乘法器、加法器、存储器和寄存器堆等。 结构级的低功耗设计技术主要有并行结构、流水线结构等 1 】 9 。 ( 1 ) 并行结构 并行结构降低功耗是以牺牲芯片面积为代价的。并行结构降低功耗的主要原 因是其获得与参考结构相同的计算速度的前提下，其工作频率可以降低为原来的 1 2 ，同时电源电压也可降低。由于电路的加倍和外部布线的增加，其等效的电 容也要增加为原来的2 2 倍。通过上面的数值关系，可以得出并行结构功耗与参 考结构功耗近似的对应关系： p ，r = 2 2 c r , 2 争= 0 3 3 c , 。y - o s s c z 固 其中c ，盯= c ，o f ，是整个乘法器的等效电容，通过比较可以看出，功耗有明显的 降低。 并行结构可以采用多个单元并行，但随着单元数的增加会出现一些问题。首 先是芯片面积增大，成本增加：其次是布线长度增加，从而使线电容增加；此外 电压的降低受阈值电压的限制，当电压接近阈值电压时，延迟退化，由于以上问 题的影响，并行单元过多反而可能使功耗增加。在设计时要进行充分的考虑，使 并行的效果达到最优。 ( 2 ) 流水线结构 流水线结构电路的工作频率没有改变，但每一级的电路减少，所以电源电压 可以减少为原来的l 1 8 3 。由于加入了流水线寄存器，等效电容变为原来的1 2 倍。其功耗的估算公式如下： p p ，= 1 2 c , , f 搿局= o s s ( 2 s ) 第2 荜a d i a b a t i c 屯路丁作原理和基本电路 可见采用流水线结构也可以显著地降低功耗。 当然，采用流水线结构由于引入了流水线寄存器而导致芯片面积增加，更重 要的是由于寄存器需要时钟控制而导致时钟单元负载增大。另外，使用流水线的 一个缺陷是输出信号的等待时间增加。 2 13 逻辑级低功耗设计技术 逻辑级低功耗设计技术种类繁多，形式多变，目前已有很多基于逻辑级的低 功耗电路结构涌现( 1 】【7 1 0 1 l 】，下面把几种典型的设计方法加以分析。 ( 1 ) 、逻辑优化设计 逻辑优化设计的主要目的是减少信号的翻转活动，它通过将逻辑电路的逻辑 功能尽可能地分解，使翻转活动最小。然后将翻转活动高的结点隐藏到复杂的门 电路里，以此来降低这些翻转活动高的结点的等效电容。图2 2 示出了逻辑优化 设计的过程，图2 2 ( a ) 是将逻辑功能用最简单的门表示，图2 2 ( b ) 是把翻转活动 高的结点进行隐藏。逻辑优化设计在不影响电路性能的条件下可以将功耗减少 2 0 。 ( 8 )( b ) 图2 2 逻辑优化( a ) 初始功能；( b ) 最小功耗设计 ( 2 ) 、预计算设计技术 预计算设计技术是在逻辑级实现的挂起方法，通过加入预计算逻辑，在一定 的输入条件下，使所有或部分输入寄存器的负载无效，从而降低了功耗。图2 3 显示了一个预计算比较器的结构，当a 与b 的最高位不同时，起预计算作用的 异或门会使寄存器2 和寄存器3 无效，即让这部分电路挂起；而输出比较结果f 由一位比较器( m s b ) 输出。假设首位输入的取值为0 或“1 ”的几率是相等的， 那么电路被挂起的几率就是0 5 ，对于位数较多的比较器，功耗降低显著。 东南大学t 学颂七学位论文 图2 3 带预计算电路的比较器 ( 3 ) 、多阈值电压设计技术 目前，随着芯片集成度的提高，电源电压不断降低，多阈值电压逻辑电路在 低功耗设计中越来越体现了重要的作用。该设计技术一方面降低内部工作电压的 逻辑摆幅，使功耗大大的降低；另一方面又有效地控制了泄漏电流的增加，克服 了以往由于工作电压和阈值电压降低而导致的漏电流增加。 髓上t m 撕 孵 图2 4 多阈值电压倒相器电路 图2 4 示出了三种采用多闽值电压技术的电路结构，其输出端的逻辑电压摆 幅各不相同，但都比普通电路结构的电压摆幅小。图2 4 ( a ) 的电压摆幅是从0 到 l o * d 掣h 弋户1丁一 h 第2 誊a d i a b a t i c 电路【作原理和基本电路 ( r o d - v h t n ) ，图2 4 ( b ) 的电压摆幅是从v h t p 到v d d ，图2 4 ( c ) 的电压摆幅是从v h t p 到( v u d - v h t n ) 。可见第三种电路结构的电压摆幅最小，其功耗也最低。 2 1 4 物理级低功耗设计技术 ( 1 1 、s o i 设计技术 s o i 技术在低压低功耗设计中应用广泛，主要是因为采用这种技术在较低的 电压条件下可以改善器件的性能和降低成本 1 【1 2 。薄膜s o c m o s 工艺由于在 低电压条件下具有很好的性能而应用到深亚微米u l s i 。s o i 器件采用绝缘介质 作为隔离，所以与普通的c m o s 器件相比，具有比较好的性能：没有自锁效应， 具有高的集成度、低的寄生电容和理想的亚闽值漏电流。采用s o l 器件，电路的 电容可以降低约3 0 ，再加上较低的工作电压，可以大大降低电路的功耗。 ( 2 ) 、布局布线优化设计 随着功耗问题的同益突出，对版图的布局布线有了更高的要求，在保证1 0 0 布通率的前提下，还要考虑实现低功耗。布局布线优化设计主要集中在寄生电容 的考虑，通过将连线合理的安排在不同的层面上达到降低功耗的目的。主要方法 包括：( a ) 、找出翻转活动比较频繁的结点，把这些结点安排在容性较小的层面 上，如第二层金属布线层或更高的布线层；c o ) 、翻转活动比较频繁的结点连线 要尽量的短；( c ) 、把高容性的结点和总线放在电容较小的层面上；对于大尺寸 的器件可采用梳状和环形结构，可减小漏结电容。 2 1 5c m o s 电路功耗优化的限制 c m o s 电路功耗的优化可以从几个与功耗相关的因素来考虑，但是由于电路 本身的限制和几个因素之间的相互影响，各种降低功耗的考虑都有其局限性 4 1 3 1 。首先，电源电压的降低是明显降低功耗的最佳选择，但是电源电压的降 低有几个限制；电压的降低导致延迟的增加，影响电路的工作频率，尤其是当电 压降低到接近阂值电压时，电路的延迟是不可预测的：当电源电压降低到一定程 度，电路的噪声就会很明显，严重影响电路的性能，一般的估计是电源电压不能 低于o 5 v ；另外，随着电压的降低，不同电路的工作电压会有很大的差异，为 保证不同电路的正常工作，需要提供很多个电源电压，这就增加了电源电路的成 东南大学工学硕学位论史 本。其次，电容的降低会使得电路的驱动电流减小，增加了延时，从而限制了电 源电压的降低；另外，随着工艺的进步，连线电容对电路的影响也越来越大。最 后，等效丌关频率的降低受到电路工作频率的影响，为了保持电路的性能，工作 频率一般不会降低；开关几率a 的降低需要对电路的逻辑进行设计，比较复杂， 而且可能导致电容的增加。通过上面的分析可以看出采用传统的c m o s 设计方 法来进行低功耗集成电路设计受到很多因素的制约，不能很好的实现降低功耗的 目标。 2 2a d i a b a t i c 电路基本原理 c m o s 工艺的广泛应用主要是源于其内在较低的功耗和可以实现高级的综 合，然而从能量的角度来分析，传统c m o s 电路设计技术总是存在这样一个能 量消耗的过程：从电源电压对负载电容进行充电，然后再将电容上存储的电荷释 放到地。在整个过程中，从电源流蹦的所有电荷全部被消耗掉。如果能够将电荷 全部或部分循环利用，那么就可以消除或降低能量的消耗。目前超低功耗的研究 已经开始集中在怎样在电路中实现能量的回收循环【1 3 1 5 。早期的研究者主要 是注重于探索能量损耗为零的物理机器的可能性，同时通过计算，来寻找能量损 耗的更低的限定。结果发现如果要实现零能耗的物理过程，那么按照自然定律， 就要求该过程的物理熵是恒定的，而物理熵的恒定又要求整个过程是物理上可逆 的。所以早期的研究得到的结论是为了实现零能耗，逻辑操作必须是可逆的，即 信息熵必须是恒定的。 能量可逆技术也叫做a d i a b a t i c 或q u a s i a d i a b a t i c ，是指没有损耗或不产生热 量地执行一个物理过程。然而在现实生活中这种理想情况是不可能实现的，因为 一些能耗元件的存在，比如在电路中电阻的存在。但是，可以通过降低工作频率 和只在特定的情况下开关晶体管来实现非常低的能量损耗。所以在绝大多数情况 下，都用q u a s i a d i a b a t i c 来定义物理过程。为了进一步理解这一概念，可以用r c 模型来分析电路的能量损耗。 用一个晶体管沟道电阻和负载电容来组成r c 模型，令其工作在线性区，来 对其功耗进行分析。考虑p m o s 晶体管，当电源时钟端的电压从0 v 变化到v d d 来对负载电容充电，由于沟道电阻的存在，在该电阻上会产生压降。其过程可以 1 2 第2 章a d i a b a t i c 电路工作原理和基本电路 参考图2 5 。 r 一 v c c 图2 5a d i a b a t i c 电路功耗的r c 模型 对这个充电过程进行功耗的计算，可以得到： 舱( l d 出v 。j + i = m 其中 o = ( 2 4 ) 0t 0 f 筝 r 0 - ( 2 5 ) l t t 通过( 2 4 ) 、( 2 5 ) 可以计算出v c 的表达式 k = 0t 0 中一( 等) o - - e - t r c ) o t t ， 。一( 等灿_ _ e - t l r c 胪”。脚 电路消耗的能量可以用公式( 2 7 ) 表达： e 。，= f f 诈西= ff k 出+ r i v r d t 其中的第一项计算如下： ( 2 7 ) 工|i 东南大学工学硕 学位论丈 似西：f 华西：f 逝篆乒盟 = 等c 屹r1 - - e - t r c ) 2 d ( 2 s ， = ( 等川一吾( 静z ( 等- ) e - * e c - i ( r c l 2 tj e m p 哪! 篱墨嚣8 。”h p _ 2 m n m c 】础b ，= 2 c 屹阻e ”) 2 、。 e l m e r = ( 等) c 吃( ，一- 5 - + 丁r ce ”) 亿坳 ：( 等) c 2 ( 2 1 1 ) ，= ( 等 c 屹 一等+ 等 ，一去+ 丢( 去) 2 弘j 1 c 吆c z m ， 第2 章a d i a b a t i c 电路工作原理和基本电路 中 y 丑二7 、 图2 6 闽值电压对a d i a b a t i c 输出的影响 在这个过程中，p m o s 管的漏端和源端之间有v d s = v t i i 的电压差，这便导致 能量的损耗，这个过程是非绝热的，所以我们称这- - f t i 耗为n o n a d i a b a t i c 能耗， 其近似值为： 氏“1 2 c 呢2 ( 2 1 3 ) 通过与上面一样的分析方法可以得到v c ： v ( = 0 r t 。 。一( 等 憎抄”) 蛳七训 o _ t o t t 巾一( 矧o - e - ( r - 。) r c k - o - t ) r c - - 咱) ，”旧 口 以计算出捎耗的能量为： 删= 三c 瑶+ ( 等) c 屹( ，一万r c + 面r c s 帼 + ( 等) c v vl ( r c _ e _ a r mr 刀c 矿刚”) = ( 等) c 屹夸1 瑶+ 。( ( 等) 2 e h n e r + 其中= 1 一。可以看出：考虑闽值电压的影响，a d i a b a t i c 电路的能量损耗 在理想的情况下，增加了由于闽值电压引起的n o n - a d i a b a t i c 能耗。如果工作电压 比较高，这个能耗与c m o s 电路的能耗相比要小得多，所以不会对a d i a b a t i c 电 路的忡能诰成影响。如果工作审压比较低。n o n a d i a b a t i c 功耗所占的比重就会增 东南大学j = 学硕十学位论文 加。当然随着工艺的进步，阚值电压也在不断的减小。 另外，a d i a b a t i c 电路与c m o s 电路一样，由于m o s 管不是一个完美的开关， 不可避免的存在漏电流、亚阈值电流和衬底结电流，所以实际上a d i a b a t i c 电路中 存在另一种非理想的功耗：漏电流功耗。漏电流功耗可以通过表达式( 2 1 6 ) 来进 行估算。 e m = i t e a k ( n 一1 ) t( 2 1 6 ) 其中n 为电路正常工作需要的时钟相数，由于多相时钟a d i a b a t i c 电路中存在一 段时间是空闲状态，此时电路的电源电压为低电平，没有漏电流功耗，所以漏电 流功耗与f n 一1 ) 个时钟周期成正比。从表达式( 2 1 6 ) n j 以看出漏电流功耗与电路的 工作频率成反比。 通过对a d i a b a t i c 电路功耗的分析可以总结出，实际的a d i a b a t i c 电路的功耗 由三部分组成：a d i a b a t i c 功耗、n o n a d i a b a t i c 功耗、漏电流功耗。从功耗的表达 式( 2 1 1 ) 、( 2 1 3 ) 、( 2 1 6 ) 可以看出：a d i a b a t i c 功耗与工作频率成正比，n o n - a d i a b a t i c 功耗与工作频率无关，而漏电流功耗与工作频率成反比。图2 7 给出了这三种功 耗与工作频率的对应关系。 f i e q u e r l c y 图2 7 非理想情况a d i a b a t i c 电路能耗与工作频率分布图。 鲁驾口盏bg 第2 章a d i a b a t i c 电路工作原理和基本电路 根据三种功耗与频率的对应关系，可以将a d i a b a t i c 电路的功耗分成三个区 域。图2 7 中的l d 表示漏电流功耗为主要功耗的区域，n d 表示n o n a d i a b a t i c 功耗为主要功耗的区域，a d 表示a d i a b a t i c 功耗为主要功耗的区域。当电路的工 作频率很低时，漏电流功耗占主导地位；当电路的工作频率很高时，a d i a b a t i c 功 耗占主导地位。从而可以分析出a d i a b a t i c 电路总的功耗存在一个最低点，如果 a d i a b a t i c 电路工作在该点所对应的频率条件下，其功耗是最小的，这是a d i a b a t i c 电路的最佳工作点。但是这个点对应的工作频率往往是很低的，在现在的电路设 计中根本无法满足性能要求。目前研究的a d i a b a t i c 电路都是工作在频率较高的区 域，a d i a b a t i c 功耗占主导地位，漏电流功耗一般不考虑。所以在下面的分析过程 中，主要考虑电路的a d i a b a t i c 功耗和阈值电压引起的n o n a d i a b a t i c 功耗。 a d i a b a t i c 电路采用电荷回收的工作原理，从一个全新的角度提出了降低电 路能量损耗的设计思想。根据公式( 2 1 2 ) 和( 2 1 5 ) 可以看出a d i a b a t i c 电路功耗与传 统c m o s 电路功耗相比较的优势所在：传统c m o s 电路完成一个操作所消耗的 能量是固定的，而a d i a b a t i c 电路完成个操作所消耗的能量与工作频率有关。只 要满足一定的条件( 公式2 1 1 所需的工作条件) ，a d i a b a t i c 电路消耗的能量就会低 于c m o s 电路消耗的能量，而且工作频率越低，a d i a b a t i c 电路消耗的能量越低。 2 3 典型电路结构 a d i a b a t i c 电路经过近十几年的研究，在电路设计上已经取得很大的成就和突 破。电路设计的重点从单纯的追求最小的功耗逐渐地转变成电路的实用化，在简 化电路结构，提高电路工作频率等方面做出了很多的努j 3 1 6 3 1 3 9 1 。在不断的 改进过程中，研究者设计出了很多不同的电路形式，本节把一些典型的电路结构 加以分析、总结。 2 3 1 传输门a d i a b a t i c 电路 a d i a b a t i c 电路由于m o s 管阈值电压的存在而不能完全地实现绝热操作，在 设计之初，为了消除阈值电压的影响，早期的设计者采用传输门电路进行设计。 传输门电路具有两个优点：一是传输门在导通时没有闽值电压的影响；另个是 采用两个互补m o s 管的并联，降低了等效电阻，这两个优点对于a d i a b a t i c 电路 东南大学工学硕上学位论文 的设计是非常有利的。传输门a d i a b a t i c 电路不仅消除了由于阈值电压而引起的 n o n - a d i a b a t i c 功耗，同时等效电阻的减小也降低了电路的a d i a b a t i c 功耗，能最大 程度体现a d i a b a t i c 电路的低功耗优势。 图2 8 传输门实现的a d i a b a t i ci n v e r t e r 图2 8 是采用传输门电路实现的a d i a b a t i c 倒相器，采用两个对称结构实现互 补输入、互补输出。每条支路由四个传输门组成：输入x i 和x ，b 控制充电通路， i s 。和i s i b 控制输入与输出的通路，放电通路由c 和c b 控制，同时下一级的输 出x i + 2 和x m b 也反馈回来控制放电通路，这样可以保证在下一级执行完后本级 门电路再放电。从时序关系来看，i s 的有效信号必须在x i 之前出现，才能够实 现输入与输出的隔离。同样x i 有效信号必须在p c i 之前出现，才能使得输出跟 随p c i 的变化而变化，所以i s i 比p c i 要提前两相。另外，在p c i 变化时，i s i 要 保持不变，只有当p c i 稳定后，i s i 才可以变化，将输出与输入隔离。可以看出完 成充电过程需要三相时钟，与此对应放电过程也需要三相时钟，所以整个电路需 要六相时钟才能工作。 2 3 22 n 2 n 2 da d i a b a t i c 电路 采用传输门实现a d i a b a t i c 电路由于消除了阈值电压的影响，在功耗上具有很 大的优势。但是传输门电路需要的m o s 管数量太多，电路结构过于复杂，从而 占用了很大的芯片面积，增加了成本。为了简化电路，可以采用图2 9 的方式进 行电路设计。 翠 第2 章a d i a b a t i c 电路1 _ 作原理和基本电路 i n i n c k 图2 92 n - 2 n 2 di n v e r t e r o u t 图2 9 为采用二极管实现的a d i a b a t i