纳米MOS器件的研究-学位论文(毕业设计)硕士开题报告

安徽大学学位论文（毕业设计）安徽大学学位论文（毕业设计） 开开 题题 报报 告告 书书 学号P12202222 姓名 所在院系电子科学与技术学院 学 位级 别博士硕士 学 科、专 业电路与系统 研究方向微电子器件模拟与建模 论文题目纳米 MOS 器件 的研究 导 师 姓 名 入 学 年 月2015 年 9 月 安徽大学研究生部制安徽大学研究生部制 年年月月日填日填 姓姓名名学号学号P12202222 联系联系 电话电话导师导师 姓名姓名 学科专业学科专业电路与系统 研究研究 方向方向 微电子器件模拟与建模 学位类别学位类别学历博士学历博士学历硕士学历硕士同力硕士同力硕士专业学位专业学位高校教师高校教师 论文题目论文题目纳米纳米 MOSMOS 器件的研究器件的研究 论文（设计）选题来源：论文（设计）选题来源：随着集成度的不断提高，器件特征尺寸的不断减小，研究其 面临的技术挑战和物理问题已成为当前重要课题。为了理解器件缩小进程中的极限，必须对 纳米器件进行建模和模拟，重新评估器件的性能。 论文（设计）的研究目的、意义及国内外发展趋势论文（设计）的研究目的、意义及国内外发展趋势, ,论文（设计）的主要内容、研究方法和论文（设计）的主要内容、研究方法和 研究思路研究思路 (5000(5000 左右左右) )： 一、论文的研究目的、意义及国内外研究现状分析：一、论文的研究目的、意义及国内外研究现状分析： 众所周知， 实现社会信息化的关键是各种计算机和通讯机， 但是其基础都是微电子产品。 目前，微电子产业的核心是 MOS 集成电路，自 20 世纪 60 年代以来，集成电路的发展一直遵 循着 1965 年 Intel 公司的创始人之一 Gordon E.Moore 预言的集成电路产业的发展规律:集 成电路的集成度每 3 年增长 4 倍,特征尺寸每 3 年缩小 2 倍。四十多年来,为了提高电子集 成系统的性能、降低成本,器件的特征尺寸不断缩小,制作工艺的加工精度不断提高,硅片的 面积不断增大,同时,集成电路的性能价格比也迅速提高。现代电子学中使用的 MOS 器件实际 上是基于 CMOS（互补金属氧化物半导体）工艺的，这种技术由于同时具有低功耗和高集成度 的特点，已经成为微电子技术的主流。IC 芯片的特征尺寸也已经从 1978 年的 10um 进入到了 纳米尺度。据预测，在 21 世纪前半叶，微电子产业仍将以尺寸不断缩小的硅基 CMOS 工艺技 术为主流。 目前 CMOS 工艺中主要采用的两种器件结构是体硅 MOSFET 和 SOI MOSFET。体硅 MOSFET 是传统的 MOS 器件，相对比较容易生产，体硅 CMOS 技术已经发展成为微电子产品的主导技 术，几乎是所有基于 CMOS 工艺的产品的标准结构。但是随着尺寸的缩小，MOS 器件会出现一 系列的二级物理效应即短沟道效应，为了减小这些效应，必须对体硅 MOSFET 采取一系列的 改进措施，如提高沟道的掺杂浓度，减薄栅氧化层的厚度等 1。为了减小短沟道效应，经常 采用 halo 注入 2，因为 halo 注入后使得源/漏结附近杂质浓度梯度非常高，这样就可以屏蔽 来自漏电极电场对沟道近源端的影响，即漏致势垒下降效应（DIBL） 。如果沟道长度太短， 两个 halo 区域就会越来越靠近直至融合在一起，使得沟道区实际掺杂浓度更高，这样就会 阻止阈值电压的减小。同时沟道内掺杂浓度的提高会导致载流子迁移率的退化、源/漏结电 容的增加以及源/漏结泄漏电流的提高。 若减薄栅氧化层的厚度，Si/SiO2 界面下的沟道电势就能很好地被栅控制，而抑制泄漏电 流产生的一种方法就是尽可能地减少不被栅有效控制的沟道组成部分，如除去沟道底部的硅 层。这样，超薄体单栅 MOSFET 和超薄体双栅 MOSFET 两种结构被提出。这两种结构与体硅 MOSFET 最显著的区别就是远离栅电极控制的源漏之间的电流通道被消除， 栅电压可以有效地 控制整个沟道内的电势分布。 薄体 SOI MOSFETs 由于硅层的减薄也引入了大的寄生电阻，类似于体硅器件中超浅结和 低源、漏区寄生电阻的一对矛盾。解决这对矛盾的一种方法就是提升源/漏结构 3，采用提升 的多晶硅源、漏区结构，可以有效的减小薄体源、漏区的串联电阻。 当氧化层中的电场强度超过一定界线时，将会引起氧化层的击穿。在强电场下引起的碰 撞离化产生大量高能量的电子，这些电子越过二氧化硅禁带进入导带，破坏了二氧化硅的绝 缘性（二氧化硅击穿的临界电场强度为 10MV/cm） ，即绝缘介质的本征击穿。若氧化层很薄， 则在达到本征击穿电场强度之前，会由于隧穿效应使一些电子越过二氧化硅势垒，形成穿越 氧化层的隧穿电流。特别是氧化层中存在的缺陷会增加电荷穿越氧化层的途径，电荷穿越氧 化层会造成氧化层损伤。隧穿电流形成栅极泄漏电流，隧穿电流不仅存在于反型沟道内，也 存在于栅源，栅漏覆盖区的积累层内。随着沟长缩小，覆盖区所占的比例增大，穿越覆 盖区的隧穿电流影响更加显著，它增加了电路的泄漏电流，从而增加了电路的静态功耗，影 响 I-V 特性和器件的阈值电压。此外，造成氧化层损伤，进一步降低了氧化层的可靠性。 器件尺寸进入到亚 0.1um 尺寸范围内时， 为保证栅对沟道有很好的控制， 若仍采用 SiO2 或 SiON 作为栅绝缘介质层，厚度将小于 3nm。在这尺度下，直接隧穿电流随介质层厚度的减 小而呈指数性增长，于是栅与沟道间的直接隧穿变得非常显著，栅对沟道控制能力降低，器 件的功耗也将增大，为此，有一种方案就是采用比 SiO2 介电常数更高的材料作为栅介质。 根据预测，70nm 技术时代就需要高 K 材料，它将主要应用于要求栅极漏电流很小的低功耗器 件。 至此，MOSFET 器件经历了从体硅结构SOI 结构（单栅或多栅）高 K 栅介质结构的 发展历程。但是，在工作速度不断提高和功耗进一步降低的同时，由于多晶硅栅耗尽效应导 致的电流驱动能力退化成为日益严重的问题。目前，国际上大量的研究致力于用金属栅代替 多晶硅栅。据报道将高 K 栅介质和金属栅电极同时用于晶体管可以显著地抑制栅漏电流和提 高工作速度 4。 为了适应器件尺寸缩小的趋势，为各种尺寸体硅 MOSFET 提供适当的模型，对其电学特 性模拟引起了人们的广泛注意。目前已出现了许多模拟程序，其中 SPICE 和加州大学伯克莱 分校研究的 BSIM4 体硅 MOSFET 模型和 BSIM SOI MOSFET 模型是两个优秀的具有代表性的器 件模拟程序，它们作为工艺技术和电路设计的连接桥梁在 IC 设计中扮演了重要的角色。 但是在 SPICE 和 BSIM 发挥了重要作用的同时，微电子器件的研究和生产人员也发现了 这两个程序在高速数字/模拟中存在许多局限性，主要有以下几个问题： 1.由于器件温度模型精度差，引起超深亚微米 SOI 自加热的模拟结果与实验测试结果偏 离了 50%； 2.无量子力学效应所引起的阈值电压增加模型。而量子化效应将使得超深亚微米 SOI MOSFET 的阈值电压增加 10%左右； 3. SPICE 和 BSIM 两个模型中都没有考虑多晶硅栅耗尽、多晶硅迁移率、薄栅引起的直 接隧穿电流，以及饱和漏源电压模型并不能用于高介电常数栅极的问题。 论文将对上述问题进行深入的理论和应用研究，并同时发展先进的器件模型及其模型参 数提取方法，使之用于有效沟道长度在 0.10um 以下的体硅超高速数字电路模拟。 二、论文的主要内容、研究方法和研究思路：二、论文的主要内容、研究方法和研究思路： 论文拟对体硅 MOSFET 建模和模拟的关键前沿问题作深入研究，并将所提出的解决方案 与实际结果相比较以得到验证。主要内容、目标和关键问题有以下几点： 1、双界面量子化效应模型：超薄栅氧化层厚度（EDT）结构中的强电场迫使氧化层下 界面沟道内载流子能量量子化、态密度降低、阈值电压增加。同时氧化层上界面多晶硅栅 内载流子也将出现量子效应，态密度降低。我们将用量子力学建立阈值电压模型，有效栅 电容降低与栅电场的解析表达式，并用三维数值模拟程序 TAURUS 对相应的数学物理方程直 接求解，对所建立的解析关系式予以验证。 2、建立精确的亚阈区电容电压模型：传统的基于表面势的器件模型均用有限差分数 值迭代方法求解，而 SPICE 不仅需要电路层次上的 Newton-Raphson 迭代，而且还须对每个 置点的器件模型至少三次迭代，才能求出表面势，这样引起跨导，漏源电导和电流的不连续， 并产生数值计算噪声。为了克服上述缺点，我们将基于非均匀掺杂下的泊松方程，考虑高介 电常数结构的栅，求出表面势的显式表达式，使得表面势从积累区、弱反型区，中等反型区、 直到强反型区内连续可导，与求泊松方程数值解得到的表面势误差小于 0.1%.并可以建立连 续高阶可导的电荷和电流/电容模型，使其模拟精度远高于基于阈值电压的 MOSFET 模型在亚 阈区的精度。为低电压 CMOS 电路设计解决关键问题。 我们将用数学物理的渐近方法与复变函数的相关理论来变换泊松方程的求解区域以 求解沟道表面电势，建立统一的电荷、电流、电容模型框架。同时对上述已阐述的研究内容 和各项关键技术问题逐一研究得到子模型。把已经得到的子模型加入到上述表面势框架总模 型平台中去。在建立模型的过程中，还将对各子模型用实验结果和三维数值模型软件 Taurus 模拟结果进行验证。 在发展这些模型的同时，我们同时研究参数提取的数值方法，以用于局域的物理参数提 取和全局参数优化。其中参数提取的算法程序的研究和开发已进行了一年，已被证明是可行 的。 主要参考文献：主要参考文献： 1K.Miyano,I.Mizushima,A.Hokazona,K.Ohuchi,Y.Tsunashima.Lowthermalbudget elevated source/drain technology utilizing novel solid phase epitaxy and seletive vapor phase etching J ,IEEE IEDM Technical Digest,2000:433-436. 2Hwang H,Lee D H,Hwang J M.,Degradation of MOSFETs drive current due to HALO ion ImplantationJ,IEDM Tech Dig,1996,1:567-570. 3甘学温,黄如,刘晓彦,张兴. 纳米 CMOS 器件 M.北京：科学出版社，2004：10-11. 4Robert Chau. Role of High-K Gate Dielectrics and Metal GateElectrodes in EmergingNanoelectronicDevicesC.Plenarytalk,14thBiennialConferenceon Insulating Films on Semiconductors 2005. 论文（设计）的创新点及特色论文（设计）的创新点及特色： 1、考虑双界面量子效应，求解薛定谔方程，以得到表面势的显示表达式。 2、 建立精确阈值电压表达式和连续高阶可导的电荷电流/电容模型， 并使用 medici 模拟软件 验证建立的模型。 学位论文（毕业设计）开题报告会记录学位论文（毕业设计）开题报告会记录 导师导师 1 1 姓名姓名学学号号 研究研究 方向方向 微电子器件模拟与 建模 导师导师 2 2 姓名姓名研究生姓名研究生姓名 论文题目论文题目纳米 MOS 器件的研究 论证时间论证时间年年 月月 日日时至时至时时地地 点点 会议主席会议主席记录人记录人 参会人员参会人员 开题报告会上提出的主要问题及解决办法：开题报告会上提出的主要问题及解决办法： 1 1、双界面量子化效应与通常研究的量子化效应有什么区别？双界面量子化效应与通常研究的量子化效应有什么区别？ 对超深亚微米 MOSFET 器件，量子化效应对器件电学特性的影响已经被广泛关注。但通常 只考虑二氧化硅绝缘栅与沟道这一个界面处的量子效应，其结果导致阈值电压增大、栅电容 减小以及漏电流驱动能力下降等。但是，二氧化硅绝缘栅与多晶硅栅这个界面同样也存在量 子化效应。 经过初步研究，我们发现这个界面处的量子效应对阈值电压、栅电容等电学量 的影响与前者不一样，它会引起阈值电压和栅电容都减小。所以，综合考虑双界面量子化效 应就会得出新的结论：量子化效应对超深亚微米 MOSFET 器件的阈值电压影响不大，但 量子化效应大大减小其栅电容，从而进一步影响到超深亚微米 MOSFET 器件的交流特性。 2 2、medicimedici 软件能否对你拟建立的模型进行验证？软件能否对你拟建立的模型进行验证？ 我们拥有的 medici 软件版本