毕业设计（论文）-基于CPLD的步进电机控制系统设计.doc

基于CPLD的步进电机控制系统目 录摘要 1Abstract 21引言 31.1 EDA技术 31.2 步进电机概述41.2.1 步进电机简介 41.2.2 步进电机控制方式 4 1.2.3 步进电机的驱动 52系统设计及说明 52.1 系统结构52.2 步进电机驱动电路62.3 步进电机控制板62.3.1 数码管显示 62.3.2 可编程芯片 72.3.3 键盘8 2.3.4 其他部分 82.4 芯片引脚分配83软件模块 93.1 硬件描述语言VHDL9 3.1.1 VHDL语言的特点9 3.1.2 VHDL的基本结构9 3.1.3 CPLD设计流程103.2电路构成及各模块功能实现103.3 CPLD设计及电路时序11 3.3.1 步进电机控制模块113.3.2 波形信号发生模块123.3.3 数码动态显示模块143.3.4 步进电机方向控制和弹跳消除电路 163.3.5 时钟分频 174 配置方法及运行 175结论 19参考文献 19基于CPLD的步进电机控制系统摘要本文给出了一种基于CPLD(复杂可编程逻辑器件)构成的步进电机控制系统的设计和实现，以CPLD作为核心器件，极大地减少了分立元件的使用，系统扩展性能好、可靠性高、抗干扰能力强、结构简单、成本低廉，具有可在系统改变功能、不占用CPU时间、易于高速控制等优点，也可用于各种多步进电机控制场合。关键词：CPLD/FPGA 步进电机 VHDL The control system of stepper motor based on CPLDAbstractThis paper introduces a kind of control system of stepper motor based upon CPLD. As the core of the device, CPLD implements the most logic functions and minimizes the number of using discrete components. The distinctive advantages of the system are expandable, stable, simple and low-cost, also have the advantages of changing functions on system and doesnt occupy CPU time, etc. It can be used in controlling situation of every multiple stepper motor.Keywords: CPLD/FPGA, stepper motor, VHDL1引言 近些年来,由于步进电机的控制精度不断提高,越来越多有较高控制精度要求的系统也开始采用步进电机。对于大功率步进电机，一般采用CPU与专用步进电机驱动器联合工作的方式，CPU产生脉冲，控制停启、正反转等，专用步进电机驱动器则进行脉冲环形分配及功率驱动。而对于小型功率步进电机，为了降低成本，缩小体积，更常用的是采用嵌入式CPU直接产生环形脉冲驱动功率器件去控制步进电机工作。上述两种控制方式，简单方便，易于实现，但步进电机工作时，都要占用CPU时间，降低了控制系统的实时处理性能。CPLD器件由于开发方式灵活、功能扩展方便、集成度较高，在各类设计中占据了越来越重要的地位。本文采用ALTERA公司的FLEX10K10系列CPLD器件，设计了专用的步进电机控制电路，取得了较好的效果。1.1 EDA技术当今社会是数字化的社会，是数字集成电路广泛应用的社会。随着大规模集成电路技术的发展,EDA(Electronic Design Automation)技术作为现代电子设计技术的核心发挥了巨大的作用。EDA技术的出现改变了传统设计时多采用原理图输入的设计模式,而是采用HDL(Hardware Description Language)作为设计输入。设计得可以自己定义器件的内部逻辑和管脚,将原来由电路板设计完成的大部分工作放在芯片的设计中。这大大缩短了系统的设计周期,提高了产品的设计及开发效率。由于EDA技术的不断发展,复杂可编程逻辑器件CPLD(Complex Programmable Logic Device)在各个领域的应用也越来越广泛。 1.1.1 CPLD及其应用特点 与传统的电路设计方法相比，CPLD的优势是多方面的，可归纳如下：（1）编程方式简便先进。CPLD产品中部分是采用菊花在系统编程方式的。这种先进的编程方式已成为当今世界上各类可编程器件发展的趋势。因为它省却了价格昂贵，操作不便的专用编程器，只需一个十分简单的下载编程电路和一条PC机的打印机通讯线就行了。它无须编程高压，在TTL电平下随时可进行在线编程，并可进行所谓菊花链式多片串行编程。其编程次数多达1万次。此外，还可轻易地实现红外编程，超声编程或无线编程，或通过电话线远程在线编程。这些功能在通讯器件和军事器件上有特殊用途。（2）高速。CPLD的时钟延迟可达纳秒级，结合其并行工作方式，在超高速应用领域和实时测控方面有非常广阔的应用前景。（2）高可靠性。在高可靠应用领域，MCU的缺憾为CPLD的应用留下了很大的用武之地。这族器件尽管在功能开发上是通过EDA软件实现的。但物理机制却像一片74LS164那样属纯硬件电路，十分可靠。通过合理设计，大多数应用中，无须考虑复杂的复位和初始化。设计中只需利用简单的语句将闲置状态导入同一初始入口，就能有效防止任何可能的“死机”现象。由于是并行工作，它的任一初始输入脚都可用做类似于MCU的中断监测引脚，且反应上速度仅为纳秒级。CPLD的高可靠性还表现在几乎可将整个系统下载于同一芯片中，从而大大缩小了体积，易于管理和屏蔽。（4）功能强大，应用广阔。CPLD的可选择范围很大，可根据不同的应用选用不同容量的芯片，可实现几乎任何形式的数字电路或数字系统的设计。（5）易学易用，开发便捷。单片机应用系统的设计对于行家里手来说是十分简单的事，然而对于初学者着实不是一件容易的事。相比之下，CPLD应用的学习却不需太多的预备知识，只要稍具一点数字电路和计算机软件设计的基础知识，就能在短期内掌握基本的设计方法和开发技巧。而且反过来去学单片机，就显得轻车熟路多了。（6）开发周期短。由于相应的EDA软件功能完善而强大，仿真能力便捷而实时，开发过程形象而直观，兼之硬件因素涉及甚少。因此我们可以在很短时间内完成十分复杂的系统设计，这是产品快速进入市场的最宝贵的特征。1.2步进电机概述电机在自动化控制中使用的场合相当频繁，步进电机作为电机的一种，可以靠开路控制做精确的定位，因此普遍应用于电脑的外设及工业生产的自动化机具设备中，如NC车床、切割机，此外机器人的各个关节控制也大量的使用步进电机。1.2.1步进电机简介步进电机是一种以数字脉冲信号控制的电机装置，将相对的信号转变为输出的旋转角度，每一个基本旋转角度称为一个步进角度，此为步进电机名称的由来，因此它可以做精确的定位。步进电机分三种：永磁式（PM），反应式（VR）和混合式（HB）。常见的步进角度为1.8度，若输入200个控制脉冲即可令电机旋转一圈。其主要特性如下：(1)电机的旋转角度与输入脉冲数成比例，角度的误差小，而且不会产生累积的误差。(2)可以数字脉冲控制信号做开路方式控制，避免使用复杂的反馈控制电路，降低系统制作成本。(3)利用输入脉冲的频率高低即可做转速的调整。(4)电机的启动、停止、加速、减速、正反转反应快，容易控制。(5)直接连至负载如轮子，做超低速同步运转。(6)步进电机的结构简单，可靠性高，几乎不需要太多的保养，使用寿命长。四相六线式步进电机如图1所示：1.2.2步进电机控制方式 一般步进电机的驱动方式可以采用以下3种方式：1 单相激磁控制2 二相激磁控制3 半步激磁控制图2为二相激磁控制的工作时序图，每一步级运转时有两相线圈被激磁，因此它的耗电是单相激磁电流的2倍，扭矩可以增为2倍，阻尼效果佳，一般采用此方式控制较多。下表为数字驱动脉冲信号设计：20B7 B6 B5 B4 B3 B2 B1 B0 数字输出值00001001900000011300000110600001100121.2.3步进电机的驱动步进电机的定位精度与动态响应不仅与电机本身的结构参数有关，而且与驱动方式、驱动电流波形等外部因数有关。此外，由于步进电机需要一定的驱动功率，而控制信号往往功率很小，因此必须经过缓冲放大环节。可见，对驱动电路的基本要求是：能改善电流波形，有续流功能，电路简单，可靠，功耗低，效率高，有时还要求有细分功能，即将常规的矩形波供电方式改为阶梯波供电方式。常见的驱动电路有：1）单极性驱动电路，此种方式驱动线路简单，效率低，启动和运行频率均不高。本系统即采用此种方式，具体电路见2.2节。2）高低压驱动电路，即采用高压和低压双电源，具体见第4章。3）细分驱动，又叫微步驱动，它是将绕组中的电流细分，用阶梯波供电代替常规的矩形波供电。这样可以使步距角减小，步进误差减小，提高精度；同时也减弱了低频震荡问题，运行特别好，但电路复杂。此外，还有双极性驱动电路、双绕组驱动、斩波驱动、调频调压驱动等多种方式。2 系统设计及说明2.2系统结构本系统结构如图3所示，主要有以下几部分组成：驱动电路，显示电路，FPGA芯片，键盘和电源等部分。通过键盘预置了转动的步数,CPLD完成一定的逻辑转换功能,并将逻辑信号馈送给功率放大器,最后由功率放大器输出达到一定功率的逻辑信号来驱动步进电动机转动指定的步数。图3 系统结构框图2.2步进电机驱动电路图3为步进电机的驱动控制电路，为单极性驱动：图4 步进电机的驱动电路 2.3步进电机控制板 2.3. 1数码管显示 图5 显示电路2.3.2可编程逻辑芯片引脚为 84脚的EEPROM工艺的CPLD的引脚图： 图6 Altera FLEX10K10LC84-42.3.3键盘电路 图7 键盘电路2.3.4 其他部分系统采用5V直流电源，相关电路图如下 图8 电源电路2.4 芯片引脚分配下面列出在本系统中所使用的一些引脚信息及说明。数码管显示部分引脚分配LED段abcdefgdp引脚分配2730242825293522其它输入输出引脚说明 引脚号性质功能2INPUTKEY142INPUTKEY244INPUTKEY348INPUTKEY449INPUTKEY550INPUTKEY61INPUTCLK系统时钟47OUTPUTSPEAKER数码管位引脚（左至右）：19，18，17，16，10，11，8，93软件模块3.1硬件描述语言VHDL是Very High-Speed Integrated Circuit Hardware Description Language的缩写，即超高速集成电路(VHSIC)硬件描述语言。它是一种面向设计的多领域、多层次的标准语言。它是美国国防部在80年代初研究计划时组织开发的并成功用于军方的设计项目。由于当时工业界的迫切需要，标准化委员会于1987年将其确定为标准硬件描述语言，即1076-1987标准。1993年，又对此标准作了进一步修订，推出新标准，即1076-1993标准。现在，由于语言的覆盖面广、描述能力强，电子设计自动化()开发厂商都推出以为基础的产品，支持的仿真和综合，把语言看成数字电路设计的新方法。语言成为十分流行的硬件描述工具。3.1.1 语言的特点运用语言设计系统一般采用自上而下分层设计的方法，首先从系统级功能设计开始，对系统高层模块进行行为描述和功能验证。这样，在电路细节设计之前，先对系统的功能和结构进行验证，可参存在的问题早发现早修改，提高设计效率。完成系统的功能验证后，就可以将抽象的高层设计，自顶而下逐级细化，直到所用(可编程逻辑器件)结构相对应的逻辑描述。在细化的过程中，对电路结构清楚的模块可采用结构描述：对采用什么电路结构不确定的模块可采用行为描述。现在的(电子设计自动化)工具一般都具有逻辑综合的功能，可将行为描述自动转换为与器件结构相对应的逻辑描述，这给设计者带来了极大的方便，并大大缩短了产品的开发周期。支持行为描述与结构描述的混合使用，是的一个重要特征，具有很大的优越性。因为语言的功能强大，优点突出，因此语言自从被定为标准后，在各系统中迅速出现，成为十分流行的硬件描述工具。3.1.2 的基本结构语言的描述对象称为实体( )，实体可以代表任意简单或复杂的系统，比如简单如一个门电路，复杂如一块电路板或设计模块顶层的系统模块是顶级实体，低层次的设计模块是低级实体。对实体进行描述时分为实体说明和结构体两部分。一般先进行实体说明，即定义设计模块的外部端口输入输出信号，然后再具体描述模块的细节。1实体说明包括给出实体命名、描述实体外部接口情况，而不管其内部结构和功能等。2 结构体描述实体内部的具体细节，包括实体的硬件结构、元件之间的互连关系、实体所完成的逻辑功能以及数据的传输变换等方面。在编写结构体时，根据具体情况可先用结构式描述(描述电路结构)、行为式描述(描述实体的功能和行为)或算法式描述(描述实体输入和输出间的算法关系)。 3 配置有时为了满足不同的需要，对同一个实体而给出的不同结构体的描述，配置语句的作用是根据设计者的要求来选择不同的结构描述。4程序包实体说明和结构体是针对特定的实体的，不能被其他实体使用，而程序包是用来定义常用的公用数据类型、常量、子程序等。5设计库存放编译过的设计单元(包括实体说明、结构体、配置说明、程序包等)，库中的内容可用作描述的资源，接受其设计单元的访问。通常，以上5个部分就是一个完整的程序应该包含的内容。31.3设计流程即复杂可编程逻辑器件，它可以使电子设计工程师在实验室内快速方便地开发专用集成电路()。器件的设计流程通常分为设计准备、设计输入、设计验证、布局布线、设计仿真、熔线图生成和下载等步骤。1设计准备设计准备是为了选择合适的器件。从逻辑上看，首先要考虑器件的/资源是否够用2设计输入设计输入是将所设计的电路以开发软件要求的某种形式表达出来，并输入计算机，如逻辑图和硬件描述语言()。 3设计验证逻辑设计输入后，应对输入的文件进行检验，包括语法检验、设计规则检验、逻辑最小化检验、逻辑适配检验和全局设计规则检查。 4布局布线此项工作由软件自动完成，并能以最优的方式对逻辑元件布局。 5设计仿真仿真包括逻辑仿真和时序仿真。按照开发软件的要求输入一定的测试序列，软件可以将这种电路的这种序列作用下的输出波形显示出来。6 熔丝图生成和下载软件自动生成文件，并通过下载电缆装入芯片中。3.2电路构成及各模块功能实现在此使用4相反应式步进电机。整个电路由波形信号发生器（SQUARE），步进电机控制器（MYBJDJ），数码动态显示（XIANSHI），步进电机方向控制器（MYBJDJDIR）及键盘去抖动电路（JPQDD）五个模块组成。顶层原理图如图9所示。CLK16M为时钟信号，RST为开始/复位键，通过SQUARE模块产生预置的步进脉冲，步进脉冲分别输入MYBJDJ模块和XIANSHI模块，使电机转动相应的步数并显示出电机转动的步数，其中Y3-Y0输出至功放电路，SPEAK关喇叭，Q7-Q0输出至数码管，MYBJDJDIR模块控制电机转动方向，JPQDD消除键盘按键的弹跳抖动，KEY1键为步进电机的正/反转控制。图9 步进电机控制顶层原理图3.3 CPLD设计及电路时序 在此选用ALTERA公司FLEX系列的EPF10K10可编程逻辑电路芯片，整个设计是在MAX+PLUS软件下实现的。采用了电路行为描述手段，分层设计的方法。底层模块由VHDL硬件描述语言设计，顶层文件采用图形方法，完成各个模块间的连接。3.3.1 步进电机控制模块MYBJDJ模块采用了状态机的方法，由两个进程组成，程序如下：Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_unsigned.all;-Entity mybjdj is port (clk1,rst,dir:in std_logic; speak:out std_logic; y:out std_logic_vector(3 downto 0);End;-Architecture one of mybjdj is signal cnt:integer range 0 to 16000000; signal a:std_logic_vector(3 downto 0); signal b:std_logic_vector(3 downto 0); type mystate is (st0,st1,st2,st3); signal state:mystate;- P1：Process(clk1,rst) begin if rst=0 then statestate=st1;a=1001;bstate=st2;a=0011;bstate=st3;a=0110;bstate=st0;a=1100;b=1001; end case; end if; end process;-P2：Process(clk1)Begin if(clk1event and clk1=1) then if dir=1 then y=a; elsif dir=0 then y=b; end if; end if;End process;-Speak=1;-End;P1进程为控制步进电机的二相激磁方式，VHDL语言用状态机描述方法设计该模块。P2进程为步进电机转动方向的选择，输出A为正转，输出B为反转。3.3.2 波形信号发生模块SQUARE模块输出脉冲信号至电机控制模块作步进脉冲，决定步进电机的转步，KEY2，KEY3，KEY4，KEY5分别为20步，40步，70步，100步。共有三个进程，程序如下：Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_unsigned.all; -Entity square1 is port (clk16m:in std_logic; key2,key3,key4,key5:in std_logic; rst: in std_logic; qout: out std_logic);End;-Architecture one of square1 is signal cnt:integer range 0 to 16000000; signal a:std_logic; signal count:integer range 0 to 255; signal data:integer range 0 to 255; signal enb:std_logic; signal q:std_logic;Begin- Process(clk16m,rst) begin if rst=0 then a=1;count=0; elsif clk16mevent and clk16m=1 then if cnt1600000-1 then cnt=cnt+1; -cnt控制步进电机的转速 else cnt=0;a=not a;count=data then enb=0; -转数超过指定的脉冲数则停止 elsif rst=0 then enb=1; -rst控制步进电机启动 end if; end if; end process;-Process(clk16m) begin if clk16mevent and clk16m=1 then if enb=1 then if a=1 then q=1; else q=0; end if; end if; end if; end process;-Process(key2,key3,key4,key5) -此进程预置步进电机转动步数 begin if key2=0 then data=40; -20step elsif key3=0 then data=80; -40step elsif key4=0 then data=140; -70step elsif key5=0 then data=200; -100step end if;End process;-Qout=q;End;3.3.3 数码动态显示模块XIANSHI为显示模块，把步进脉冲输入此模块，在系统中实时显示转动步数，可检查与预置参数是否一致。程序如下：Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_arith.all;Use ieee.std_logic_unsigned.all;-Entity xianshi is port(clk16m,rst,d:in std_logic; w:out std_logic_vector(7 downto 0); q:out std_logic_vector(7 downto 0);End;-Architecture one of xianshi is signal sl:integer range 0 to 15; signal sh:integer range 0 to 15; signal hh:integer range 0 to 15; signal cntwei:integer range 0 to 15; signal cntt:integer range 0 to 16000000; signal clk2:std_logic; signal clkts:std_logic; signal clktt:std_logic; signal disp:integer range 0 to 9;-Begin process (d,rst) -SL为个位显示 begin if rst=0 then sl=0; elsif (devent and d=1) then if sl=9 then sl=0;clkts=1; else sl=sl+1;clkts=0; end if; end if; end process;-Process(clkts,rst) -SH为十位显示 begin if rst=0 then sh=0; elsif clktsevent and clkts=1 then if sh=9 then sh=0; clktt=1; else sh=sh+1; clktt=0 end if; end if; end process;-Process(clktt,rst) -HH为百位显示 begin if rst=0 then hh=0; elsif clkttevent and clktt=1 then if hh=9 then hh=0; else hhqqqqqqqqqqq=10000000; End case; End process;-Process(clk16m) -采用动态扫描法显示 Begin if clk16mevent and clk16m=1 then if cntt=10000-1 then cntt=0;clk2=1; else cntt=cntt+1;clk2=0; end if; end if;End process;-Process(clk2)Begin if clk2event and clk2=1 then if cntwei=8 then cntwei=0; else cntweiw=11111110;dispw=11111101;dispw=11111011;dispw=11111111; end case;End if;End process;End;3.3.4 步进电机方向控制和弹跳消除电路步进电机的方向控制采用一个D触发器，并加上反相器构成回路，实现电机的正反转轮流控制。因系统采用按键构成触点输入回路，通过键的闭合或断开，以电平的形式反映工作状态。由于键盘闭合或断开时触点有机械抖动，使输出信号波形出现振荡，即虽然只是按下按键一次然后放掉，结果在按键信号稳定前后，会出现了一些不该存在的噪声。如果将这样的信号直接输入至计数器之类的电路，结果将可能造成错误的计数而导致系统控制混乱。弹跳消除电路的功能就是将弹跳信号中的噪声消除，使之变为只有一个时钟周期的稳定的按键信号。弹跳消除模块的设计块采用原理图设计输入形式，其原理图如图10所示。按键的信号为KEY1， 其中CLK16M是电路的时钟脉冲信号(应视为取样信号)。KEY1信号经过两级的触发器延迟后，然后再用触发器作处理。图10弹跳消除模块的原理图在触发器之前接上-之后， 因在本系统中键盘是低电平有效，所以在-前加入反相器，则的组态如表1所示。当0为1，且1也为1时，结果=1，=0，-才会输出0。这代表被取样的信号，能被取样到连续两次0，所以认为它已是稳定的按下按钮。同理0为0，且1也为0时，结果=0，=1，-才会输出1。这代表被取样的信号，能被取样到连续两次1，所以认为它已是稳定的放掉按钮。同理若是0为1，且1为0，结果=0，=0，-将维持先前的输出不变。0=0，1=1也是如此。总之，必须取样到两次才会输出1或0。弹跳消除电路的时序仿真波形如图11所示。由仿真图形中可以发现，由外部输入按键的1信号前后噪声都被消除掉，如-所示。图11 弹跳消除电路时序仿真图3.3.5 时钟分频触发器的前端连接与非门的处理原则是因为一般人的按键速度至多是10次/，亦即一次按键时间是100，所以按下的时间可估算为50。以取样信号CLK频率为8，则可取样到6次。为得到取样信号，在弹跳消除模块前需加入时钟分频模块，把16兆时钟信号分频，程序如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all; -entity div is port (clk16m:in std_logic; clk:out std_logic);end;-architecture one of div is signal cnt:integer range 0 to 128000; begin process(clk16m) begin if clk16mevent and clk16m=1 then if cnt=128000-1 then cnt=0; else cnt=cnt+1; end if; end if; end process;-clk=1 when cnt64000 else 0;end;4 运行结果实际应用时采用JTAG 模式配置方法，配置时我们需要4 个必要的Pin 脚，分別为TDI、TDO、TMS 及TCK，还有一个选择性的Pin 脚TRST。配置步骤如下：1. 先将我们的VHDL code 用Max-Plus II compile ，Compiler 会自动产生生出一个.sof 的文件(要配置到FLEX 系列的芯片的文件格式)或.pof 文件(MAX 系列的芯片的文件格式)。2. 将ByteBlasterMV Download Cable 安装到PC 上的插槽上及FPGA系统的下载插口上。3. 打开Max-Plus II 上的Programmer，点击在Option 选项上的Hardware Setup 指令，选择ByteBlasterMV cable 及对应的LPT Port。4. 点击在File 选项的Select Programming File 指令，并选择