数字电子技术(第3章).ppt

第3章组合逻辑电路,（1）从电路结构上看，组合逻辑电路由门电路组成，不包含记忆元件。（2）从逻辑功能上看，任一时刻的输出仅与该时刻的输入有关，与该时刻之前电路的状态无关。,一、组合逻辑电路的特点,二、小规模集成电路构成的组合逻辑电路的分析和设计,1、组合逻辑电路的分析:(1)由逻辑电路图得到逻辑表达式，(2)由逻辑表达式得到真值表，(3)分析真值表规律，说明电路的逻辑功能。例3-1：分析下面逻辑功能，说明其逻辑功能。,由逻辑电路图得到逻辑表达式,第一步,由逻辑表达式得到真值表,第二步,第三步分析真值表说明电路功能,A1A0=00时，F0=1，其余为0A1A0=01时，F1=1，其余为0A1A0=10时，F2=1，其余为0A1A0=11时，F3=1，其余为0,说明有效电平为高电平，且由输出状态便知道输入代码值，此种功能称为译码功能。结论:电路为2-4译码器（高电平有效）。,例3-2:若逻辑图为图3-3所示,同样的分析方法.结论:电路为2-4译码器（低电平有效）。,例3-3:试分析图3-4所示电路的逻辑功能,由表看出，A1A0=00时，F=D0；A1A0=01时，F=D1；A1A0=10时，F=D2；A1A0=11时，F=D3。,电路具有选择数据输入功能。结论：电路为4选1数据选择器。,课堂练习,分析下图所示逻辑电路的功能,2、组合逻辑电路的设计,用基本门电路设计组合逻辑电路的一般步骤(1)分析逻辑功能要求,确定输入/输出逻辑变量,列出真值表;(2)由公式法或卡诺图化简逻辑函数;(3)用基本门电路实现所得函数.,例3-4:试用与非门设计一个三人表决器。A、B、C三者中多数同意，提案通过，否则提案不被通过。,课堂练习,1、设A、B、C为保密锁的3个按键，当A、B、C键单独按下时，锁既不打开也不报警；只有当A、B、C或者A、B或者A、C分别同时按下时，锁才能被打开，当不符合上述组合状态时，将发出报警信息，试用门电路设计完成此保密锁功能的逻辑电路。2、假定X是一个两位二进制正整数，用“与非”门设计逻辑电路完成如下运算：Y=X2（Y也用二进制数表示）。3、有一热水器如图所求，图中虚线表示水位，A、B、C电极被水浸没时会有信号输出。水面在A、B间时为正常状态，绿灯G亮；水面在B，C间或A以上时为异常状态，黄灯Y亮;水面在C以下时为危险状态，红灯R亮。试用或非门设计实现该逻辑功能的电路。,三、组合逻辑电路的竞争-冒险,图3-52边沿不陡竞争产生尖脉冲,意外吧！,（1）竞争-冒险的产生,F=AA,小心噢！,信号到达门电路时间不等竞争造成的尖脉冲,（2）竞争-冒险的判断只要输出逻辑函数在一定条件下变换成F=AA或F=A+A就可能产生竞争-冒险。,（3）竞争-冒险的消除（修改设计，增加门电路）,在公式中增加冗余项,也不麻烦嘛！,为什么？,也可以由卡诺图得到冗余项,什么规律？,OK！,课堂练习,判断下图所示电路是否存在竞争-冒险现象，如果存在，说明是什么类型的冒险？会在什么情况下产生？如何消除？,四、常用MSI组合电路模块的应用,1、编码器（1）二进制普通编码器,编码输入有效电平?,（2）二-十进制普通编码器,编码输入有效电平?,74148的引脚图及符号图,二进制编码器标准芯片产品,（3）74148二进制优先编码器,编码输入有效电平?,输出编码?,编码器级联扩展,74138的符号图及引脚图,2、译码器,（1）74138二进制译码器,译码输出有效电平?,译码器级联扩展,译码器应用:用74138实现逻辑函数F=m(1，2，4，7),课堂练习,设计一个一位二进制全加器(1)用门电路实现;(2)用3-8译码器74LS138及门电路实现.,二-十进制译码器标准芯片产品,（2）二-十进制译码器,（3）半导体数码管和七段字型译码器,abcdefg共阳级段码共阴极段码,给出数字填段码,七段字型译码器标准芯片产品,接共阳极数码管,接共阴极数码管,共阳级数码管译码器74LS47功能表,七段字型译码器内部电路结构,电路实例,3、数据选择器,(1)定义:数据选择器又叫多路开关，简称MUX(Multiplexer)。数据选择器的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。,数据选择器原理示意图,(2)典型芯片:双四选一数据选择器74153,双四选一数据选择器74153的逻辑图,八选一数据选择器74151的逻辑图,(3)典型芯片:八选一数据选择器74151,（4）用MSI数据选择器实现逻辑函数,例3-11试用74151实现逻辑函数Y(A,B,C)=(m1,m2,m4,m7),4、数据分配器,定义:数据分配器又称多路解调器,简称DEMUX.其功能是将一路数据根据需要送到被指定的一路输出通道上去。,当A2A1A0=000时,A2A1A0=001时,A2A1A0=111时,用三线-八线译码器74138可以实现八路DEMUX。,若令S1=D，则构成另一种DEMUX。,A2A1A0=001时，,A2A1A0=111时，,用三线-八线译码器74138可以实现八路DEMUX。,课堂练习,设计逻辑电路实现一个三人裁决器.要求:用简单门电路实现;用译码器实现;用数据选择器实现.,5、数值比较器,数值比较电路是用来比较两个二进制数的大小或是否相等的电路。,1位数值比较器,4位数值比较器,4位比较器级联形成8位比较器,6、算术运算电路,(1)加法器,半加和全加的概念,两个n位二进制数相加，是从最低有效位开始相加，得到“和数”并传送进位最后得到结果。最低位只有加数和被加数相加，称为半加；其余各位是加数、被加数和相邻低位的进位相加称为全加。,半加器的逻辑符号和真值表,全加器的逻辑符号和真值表,（3）,MSI74283加法器及应用,实验4选题参考,1、用74LS151设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯均由红、黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其他情况时，要求发出故障信号提醒维修人员前去维修。2、用4位并行加法器74LS283设计一个加/减运算电路。当控制信号