电工电子技术形成性考核作业五.doc

电工电子技术形成性考核作业（五）数字电子技术部分一、单项选择题1、数字电路内部的电路三极管电路器件，一般处于（ ）工作状态，即数字开关状态，其输入、输出只有高、低两种电位。A. 截止或放大 B. 导通或放大 C. 截止或导通 2、一个二进制表达式为：(11010.11)2=124+123+022+121+020+12-1+12-2，其中24项称为（ ）。A. 基数 B. 权 C. 系数 3异或运算表达式为: F=AB =（ ）。A. AB+AB B. AB+AB C. AB+AB 4. 描述逻辑功能的方法是： （ ）。2.A. 可由用真值表、逻辑图、表达式三种方法中的任何一种B. 只能用真值表、逻辑图两种方法中的任何一种C. 只能用逻辑图、表达式两种方法中的任何一种5. 对于TTL门电路，（ ） 。3.A. 输出为高电位时，带负载的能力强。B. 输出为低电位时，带负载的能力强。C. 输出为高电位、低电位时，带负载的能力相同。6. 基本RS触发器，其动作要点是：（ ） 。4.A. “1看S”、“1看R”B. “1看S”、“0看R”C. “0看S”、“1看R”7. D触发器功能：（ ） 。5.A. 具有置位、复位、保持和翻转四种功能B. 只具有置位、复位、保持三种功能C. 只具有置位、复位两种功能8. 555定时器电路在应用中，当输出为高电位时：其7脚处于（ ）工作状态 。6.A. 开路B. 短路C. 开路或短路二、简答题1.逻辑代数中，应用反演律将一个原函数变为其反函数，需进行哪些“互换”？2. 对于或门、或非门，它们的多余输入端应当如何处理？对于与门、与非门，它们的多余输入端又应当如何处理？对于CMOS电路多余输入端是否不允许悬空？3. 组合逻辑电路的逻辑功能和电路结构的特点是什么？4. 对组合逻辑电路的分析步骤是什么？5. 结合图1电路图，简述其执行置位功能的过程。图16. 主从型JK触发器，在CP上升沿的作用下，其动作有何特点？7. 边沿型JK触发器，在CP脉冲信号的作用下，其动作有何特点？（分为负边沿、正边沿两种情形）8.写出JK触发器的特性方程，并确定下述几种情形下的输出次态（Qn1）、说明触发器所对应的功能。当J=1时，若Qn=0时， 当K=1时，若Qn=1时， 当J=0、K=0时，初态为Qn时， 当J=1、K=1时，初态为Qn时，三、 综合题1. 一个三位二进制数码由高位至低位分别送至电路的三个输入端，要求三位数码中有奇数个1时，电路输出为1，否则为0。试画出逻辑图。 2. 根据下图所示波形，利用与非门画出实现其逻辑功能的逻辑图。AtBtCtFt3.对下图组合逻辑电路进行分析，写出逻辑函数FI、F2、F3、的表达式，并指出其逻辑功能。4. 8线3线优先编码器74148逻辑框图、功能表如下图所示，分析其逻辑功能 逻辑图 功能表（1） 其输入、输出的有效电位是什么？（2分）（2） 若以L表示低电位，H表示高电位，x表示高电位或者低电位，则当输入为01234567=xxxxxxL时，输出为A2A1A0为何值？相当于什么十进制数？（4分）（3） 输出为A2A1A0=LLH=110(6)10，相当于十进制数6时，当输入01234567为何值？（4分）5.由中规模计数器74161构成的计数电路如下图所示。设计数器的初态为0，即QDQCQBQA=0000，（1）绘出其计数状态图，（2）分析其计数长度是多少？6. 下图为二进制加法计